JPS60214622A - 切換型コンデンサ・フイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般的には、フィルタに関し、更に特定する
に、この発明は、線形位相特性を有し、しかも通過−停
止上帯域の境界に急勾配の縁を持つ改良された帯域フィ
ルタに関する。

帯域フィルタは、高性能のデータ通信機器において採用
されるモデム及び他のコンポーネントのような多くの応
用において広く使用されている。

こうした応用において、フィルタは、歪を最小にするよ
うに、その通過帯域における線形位相と、そして停止す
なわち非伝達帯域における鋭いカットφオフ縁を達成す
ることが必要である。１９６４年３月発行、Ｐｒｏｃｅ
ｅｄｉｎｇ　ｏｆ　ｔｈｅ　ＩＥＥＥ、ロバ−）Ｍ、ｌ
ｚルナ−による、”Ｂａｎｄ　Ｐａ５ｓ　Ｆｉｌｔｅｒ
ｓ　ｗｉｔｈ　Ｌｉｎｅａｒ　Ｐｈａｓｅ”という題の
文献では、受動ＬＣ共振器と組合せ回路とを採用したか
かる所望の特性を持つフィルタが理論的に取扱われてい
る。レルナーによって論じられているフィルタは理論的
には有効であるけれども、実際の誘導子及びコンデンサ
の使用において本来的に付随する制約のために、フィル
タとして具体化するにはかなりの困難がある。

結果的に、レルナーの文献が出現してから数年間という
間、実際のフィルタ設計にそのレルナーによるフィルタ
設計法を採用するという活動及び関心はほとんどなく、
また、線形位相応答を伴なうほぼ長方形の振幅応答を与
える帯域フィルタを設計且つ製作するのは事実上不可能
であると思われた。こうした状況は、デヴイットに対す
る米国特許第３，７２７，１４７号及び、１９７９年２
月１５日発行、Ｅｌｅｃｔｒｏｎｉｃ　Ｄｅｓｉｇ　ｎ
、デラグランジによる、”Ｂｒｉｎｇ　Ｌｅｒｎｅｒ　
Ｆｉｌｔｅｒｓ　Ｕｐ　−Ｔｏ　−Ｄａｔｅ　：　Ｒｅ
ｐｌａｃｅ　Ｐａ５ｓｉｖｅ　Ｃｏｍｐｏｎｅｎｔｓ　
Ｗｉｔｈ　Ｏｐ−Ａｍｐｓ”という題の文献によって例
示されているように、レルナー設計法に対する関心が再
び喚起される１９７０年の後半まで続いた。

こうした２つの刊行物では、能動フィルタ区間の使用を
通してレルナーによるフィルタ設計法の具体的履行を提
案している。これらの刊行物で提案されているフィルタ
設計法はレルナーの設計法に比較して一層実用性に富ん
ではいるけれども、ＭＯ５集積回路を製作するのには容
易に適用することができない。最近のデータ通信システ
ムは大半において集積回路として製作されており、しか
もレルナー理論は集積回路として製作されるフィルタに
は容易に適用できないので、実際の市販機器に使用する
ための帯域フィルタの設計にレルナー概念を使用するに
は大きな制約がある。

最近では、米国特許第４，３１５，２２７号において開
示されているように、ＭＯ５集積回路の形態において履
行される切換型コンデンサ・フィルタが開発されている
。しかしながら、複数の切換型コンデンサ・フィルタか
ら構成されるフィルタでもって線形位相応答を達成する
には、今迄、複数の切換型コンデンサ・フィルタ区間を
縦続接続して配列する必要があると考えられていた。し
かしながら、これは、フィルタ区間の数を増大させ、そ
れに応じて、費用及び集積回路チップ領域を増加させる
と同時に、成る場合ではフィルタの設置時間を増大させ
るという決定的不都合を持っている。

依って、本発明の目的は、急勾配の縁と線形位相応答と
を持つ改良された帯域フィルタを提供するにある。

本発明の他の目的は、集積回路として容易に履行又は製
作できる記述された型式の改良されたフィルタを提供す
るにある。

本発明の目的は切換型コンデンサ・フィルタ区間を採用
している記述された型式の改良された帯域フィルタを提
供するにある。

こうした目的のために、本発明は、フィルタ区間の配列
と、そしてそれによってそのフィルタ区間の能動共役極
対が単位円に対して同心にあってしかもその隣接極から
半値角で漸増的に隔置されている矯正極を除いて等しい
角度において隔置される円上での２面において配列され
るそうした区間の帯域関数を重み付けし比つ加算するた
めの手段とから成るフィルタを提供する。以下において
記述される本発明の実施例において、そのフィルタ区間
は、その所望の能動共役様を達成する予め決められた帯
域関数を持つデジタル的に制御される切換型コンデンサ
・フィルタの形態にある。

本発明による如上の目的及び以下の記載で見られるよう
な更に別な目的は、添付図面を参照しての以下の詳細な
記載から一層明らかとなろう。

前に述べたレルナー及びデラグランジによる文献におい
て詳細に記述されているように、　”Ｓ”面におけるフ
ィルタの伝達関数は、従来での最も一搬的な極−零縦続
表示法によるよりはむしろ極−残留加算法（ｐｏｌｅ−
ｒｅｓｉｄｕｅ　ｓｕｍｍａｔｉｏｎ）という概念にお
いて記述できる。極−残留加算法において、そのフィル
タの周波数応答特性は、分子が定数又は来会を表わし、
そして分母が周波数の関数としての変数を表わしかくし
て極の場所を規定している分数の総和として表現される
。レルナー理論において論じられている”Ｓ″面極残留
加算は、”２″面において、以下において示されるよう
に書き改めることができる。すなわち；主帯域 “極残留発生器” ｂ／２　（１−Ｚ　） 矯正帯域 式（１）は、交互する極性係数によって重み付けされた
帯域関数の総和から成っている。式（１）の１次乗数は
、それがそのフィルタの帯域外にあるときには無視でき
る。かくして、以下詳細に記述されるような本発明のフ
ィルタにおいて、個々のフィルタ区間及びそうしたフィ
ルタ区間の出力関数を組合せるための手段の配列は、そ
の佳動極が”Ｓ”面でのｊｗ−軸に対応する単位２円２
に対して同心の円ｌ上に配列されているという、その”
２″面変換関数が１であるフィルタを生じさせる０円１
は、単位円２のものよりも小さい半径を持っている。第
３図は、第１図において概略的に例示されているような
本発明の実施例によって履行される６−区間フィルタに
対する共役様ＰＩ−Ｐ６及びＰｉ”−ＦＢ”のための極
配列を示している。第３図にも示されているように、主
極Ｐ２．Ｐ３．Ｐ４及びＰ５　（並びに、それらの共役
様）は、角度φだけ等角において互いに隔置され、そし
て矯正極Ｐ１及びＰ６は、角度φ／２だけ隣接極から隔
置されている。

第１図に例示されているフィルタの実施例は、複数の、
ここでは６つの帯域フィルタ区間ＢＰＦ１０−２０を含
んでいる。各フィルタ区間は、第３図での２面において
示されている全フィルタ変換関数に対して１対の共役極
を与えている。かくして、例えばフィルタ区間ｌＯは共
役極Ｐ１及びＰｌ”　、フィルタ区間２０はＰ２及びＰ
２”　、そしてフィルタ区間１４は共役極Ｐ３及びＰ３
”　をそれぞれ与えている。フィルタ区間の数は任意で
あり、依って、共役極対の数もその区間の増減と共に変
えることができる。従って、第１図での６−区間フィル
タは本発明の単なる例示であり、本発明を何等かの数の
フィルタ区間に限定するものではないことを銘記された
い。

フィルタ区間ＢＰＦの各々は、構成において実質的に同
じであり、第２図に例示されているように、デジタル的
に切換えられるコンデンサ・フィルタの形態にあるのが
好ましい。第１図に例示されているように、フィルタ区
間の各々の入力は入力端子２２に対して共通に接続され
ている。また、フィルタ区間の各々は、互いに反対の位
相又は極性にあるクロック信号φｌ及びφ２、すなわち
、クロック信号φｌがハイ（高）にあるときにはクロッ
ク信号φ２がロー（低）に、又はその逆にあるタイミン
グを受信する。更に、それらフィルタ区間の各々は、供
給電圧Ｖｓｓ及びＶｄｄを受けそして１対の接地ライン
を持っている。

選択された対のフィルタ区間の出力は、それらのゲート
に印加されるクロック信号φ１及びφ２によって交互に
導通及び非導通状態にされる対にあるＭＯＳスイ−２チ
ング・トランジスタを通して重み付けされる加算コンデ
ンサに接続されている。かくして、第１図に示されてい
るように、フィルタ区間２０及び１８の出力は、それら
のゲートに印加されるφ２及びφｌクロック信号を持つ
ＭＯ３電界効果トランジスタ（ＦＥＴ）Ｑ２及びＱ５の
ソース−ドレイン回路へとそれぞれ印加される。同様に
して、フィルタ区間１６及び１４の出力はそれらのゲー
トに印加されるΦ２及びφｌクロック信号を持つＦＥＴ
Ｑ４及びＱ３のソース１ 一ドレイン回路に接続され、そしてフィルタ区間１２及
び１０の出力はそれらのゲートにおいてφ２及びφ１ク
ロック信号をそれぞれ受信しているＦＥＴＱ８及びＱｌ
のソース−ドレイン回路にそれぞれ接続されている。

ＦＥＴＱ２及びＱ５の出力はコンデンサＣ１の一つの端
子に印加され、そしてＦＥＴＱ４及びＱ３の出力は、コ
ンデンサＣ１と同じ値の静電容量を持つコンデンサＣ２
の１つの端子に印加される。ＦＥＴＱＢ及びＱｌの出力
は、コンデンサＣ１及びＣ２のものの半分の値の静電容
量を持つコンデンサＣ３に接続されている。

コンデンサＣ１，Ｃ２及びＣ３の他の端子は加算ライン
２４に対して共通に接続され、ライン２４は、それらの
ゲートに印加されるφ２及びφ１クロック信号をそれぞ
れ持つＦＥＴＱ７及びＱ８のソース−ドレイン回路に接
続されている。ＦＥＴＱ８の出力は接地されているが、
ＦＥＴＱ７の出力は、演算増幅器Ｐ及び標本−保持回路
２８を含む出力回路２６に接続されている。棟木−保持
２ 回路２８は、増幅器Ｐの入力と１つの出力を横切って接
続されているコンデンサＣ４と、そしてそれらのゲート
にそれぞれ印加されるφ２及びφ１クロック信号を持つ
１対のＦＥＴＱ９及びＱＩＯとを含んでいる。ＦＥＴＱ
ＩＩＩ及びＱ１０出力はコンデンサＣ５の１つの端子に
対して共通に接続され、そのコンデンサＣ５の他の端子
は、増幅器Ｐの他の入力と同様に、接地されている。増
幅器Ｐの出力３０はそのフィルタの出力となる。

第２図において見られるように、フィルタ区間ｔｏ−２
０の各々は、切換型コンデンサ構成にある。このフィル
タ区間の２変換関数は次式によって与えられる。すなわ
ち： ＣＦＺ　＋　（ＢＥ−ＦＤ−２ＣＦＩＺ　＋　ＦＤ　十
ＣＦ式（２）において、定数Ａ、Ｂ、Ｃ，Ｄ、Ｅ。

Ｆは、その切換型コンデンサ・フィルタ区間の各々にお
いて対応的に指定されるコンデンサの値を表わしている
。かくして、第２図のフィルタ区間の各々におけるコン
デンサＡ−Ｆの値を適切に選択することにより、各フィ
ルタ区間によって与えられる共役極は、第３図において
例示されているように、極内ｌ」−での所望の場所に確
立される。

切換型コンデンサ・フィルタ区間についての設計及び動
作は、新規ではなく、例えば、米国特許第４．３１５，
２２７号においても記述されている。従って、このフ・
ｆルタ区間についての詳細な説明については、省略する
。

第１図の実施例において例示されているような本発明の
フィルタの動作において、クロック信号φ２に応答した
ＦＥＴＱ２　、Ｑ４及びＱ６の択一的伝導度、クロック
信号φ１に応答したＦＥＴＱ５　、Ｑ３及びＱｌの択一
的伝導度、そして加算コンデンサＣ１，Ｃ２及びＣ３の
相対的重み付けは、反対のクロック位相において中−の
加算コンデンサへと隣接対の個々のフィルタ区間の出力
を交互にクロック駆動することによって、その帯域関数
の均等に重み付けされた正及び負の”残留”項をグルー
プとしてまとめることで加算されるフィルタ区間１０−
２０の帯域関数を生じさせる。

更に特定するに、帯域フィルタ区間２０及び１８のそし
てフィルタ区間１６及び１４の出力関数は、反対のクロ
ック信号φ２及びφｌ中に加算コンデンサＣ１及びＣ２
へとそれぞれ印加されるが、矯正様Ｐ１及びＰ６を与え
るフィルタ区間１２及びｌＯの帯域関数は、矯正様が式
（］）において示されている如く主極のものの半分の大
きさで加算されるように、反対のクロックの位相中に、
コンデンサＣ１及びＣ２のものの半分の静電容量値を持
つコンデンサＣ３において加算される。クロック信号φ
２中、ＦＥＴＱ７は導通されるので、それにより、ライ
ン２４」二における総合されたフィルタ出力関数が出力
回路２６へと接続される。他方、クロック信号φｌ中で
はＦＥＴＱ８が導通するので、ライン２４は接地される
。増幅器Ｐの出力３０におけるフィルタ出力は、棟木−
保持回路２８でのコンデンサＣ４及びＣ５によって達成
ｙれる帯域関数総和の標本化されてそして保持された値
である。コンデンサＣ４及びＣ５ ５の値はＦＥＴＱ９が導通しているときでのクロック信
号φ２中にコンデンサＣ４上に蓄積される前のサイクル
からの電荷がＦＥＴＱＩＯが導通しているときでのクロ
ック信号φｌ中にコンデンサＣ５上に完全に放電される
ように、等しくあることが好ましい。各フィルタ区間Ｂ
ＰＦにおける極場所の選択は、大部分、その全フィルタ
の所望とする周波数応答特性により、すなわち、そのフ
ィルタの通過帯域を規定する中心周波数とそして上側及
び下側破断点とによって決定される。本発明に従って製
作された１つのフィルタは、ＩＫＨｚを中心として、−
６ｄｂ点によって規定される１オクターブの通過帯域を
実現した。６つのフィルタ区間は、０．９９０４３９の
半径における２面において、±８．８０？°、±８．２
５７°、±７．１５８°、　＋８．０５５°。

±４．９５４及び±４．４０４°の角度で位置される極
を持っていた。以上記述された本発明の帯域フィルタは
、従来の帯域フィルタでは全く達成されなかった幾かの
望ましい高度な特性を与えている。

本発明のフィルタは、通過帯域での線形位相並び６ に停止Ｆ帯域での鋭いカット・オフ縁を呈示するので、
レルナー型フィルタと理論的に良く合致する最善の振幅
及び位相応答を与える。本発明のフィルタは、フィルタ
区間及び加算回路におけるコンデンサが多−ゲート酸化
物ｎ＋注入構造として形成すれるテフレションーエンハ
ンスメ７トｎ−１−ヤンネル法を使用するような単一の
半導体集積回路チップ上に製作する方法に順応できると
いう付加的利点を持っている。本発明のフィルタは、多
くの縦続接続されたフィルタ回路網に比較して早い設置
時間を達成する並列構成という更に別な利点を持ってい
る。

本発明のフィルタが６つのフィルタ区間を含むものとし
て記述されているけれども、所望のフィルタ特性に依存
して一層多いか又は少ない数のフィルタ区間を採用した
フィルタを使用しても良い。以下本発明のフィルタが単
一の実施例に関連して記述されてはいるが、当業者にお
いては、本発明の精神及びその範囲から逸脱することな
く幾多の変更及び修正が可能であろうことは明白である
。

【図面の簡単な説明】

第１図は本発明によるフィル、り配列の概略ブロック図
であり； 第２図は、第１図のフィルタにおいて使用できる切替型
コンデンサ・フィルタ区間の概略図であり；そして 第３図は、第１図において概略的に例示されているフィ
ルタの２面における図式的表示である。 １０〜２０：　フィルタ区間 ２２：　入力端子　２４：加算ライン ２６：　出力回路 ２８：　棟木−保持回路　３０：　出力Ｐ：　演算増幅
器　Ｑ１〜ＱＩＯ：ＦＥＴＣ１−Ｃ５：　コンデンサ ９ ＦＩＧ、　Ｉ ＦＩＧ、３

Claims (1)

1. 【特許請求の範囲】 １）入力端子と、予め決められた変換関数を持ちしかも
   各々が前記入力端子に作用的に接続される入力を持つ複
   数のフィルタ区間と、出力端子と、そして前記複数のフ
   ィルタ区間の出力間に作用的に介在されている手段とを
   備え、前記出力端子は、前記フィルタ区間の各々によっ
   て与えられる能動極がその区間の単位円と同心にあって
   且つそれよりも小さい半径を持つ円上に配列されるよう
   に、前記フィルタ区間の出力を選択的に重み付けし且つ
   加算するように作用し、前記重は、矯正極を除いて、前
   記極内に沿って互いに等角度において隔置されているこ
   とを特徴とする帯域フィルタ。 ２）前記複数のフィルタ区間の各々は複数の切換型コン
   デンサを含む切換型コンデンサ・フィルタから成り、前
   記切換型コンデンサの静電容量の値は、前記フィルタ区
   間の各々がその全フィルタ変換関数に対して１対の共役
   極を与えるように選択されることを特徴とする特許請求
   の範囲第１項に記載の帯域フィルタ。 ３）前記重み付兼加算手段は、前記フィルタ区間の各対
   の出力にそれぞれ接続される第１及び第２のスイッチン
   グ手段と、そして第１及び第２の反対に位相付けされた
   制御信号源を有し、前記第１及び第２のスイッチング手
   段を交互に作動させるための手段とを含んでいることを
   特徴とする特許請求の範囲第１項に記載の帯域フィルタ
   。 ４）前記重み付は兼加算手段は更に、前記第１および第
   ２のスイッチング手段を通して前記フィルタ区間の各対
   の出力にそれぞれ連結される複数の加算コンデンサを含
   み、前記加算コンデンサの静電容量の相対的値は前記フ
   ィルタ区間の出力のその所望とする重み付けを確立する
   ために前厄って選択されることを特徴とする特許請求の
   範囲第３項に記載の帯域フィルタ。 ５）前記加算コンデンサに連結される加算ラインと、そ
   して前記加算ライン及び前記出力端子間に介在され目一
   つ前記制御信号の１つによって作動され、前記１つの制
   御信号の存在において前記フィルタ区間の出力を前記出
   力端子へと作用的に接続するための第３のスイッチング
   手段とを更に含んでいることを特徴とする特許請求の範
   囲第４項に記載の帯域フィルタ。 ６）前記出力端子に接続される出力及び前記第３のスイ
   ッチング手段に連結される入力を持つ増幅器と、そして
   前記増幅器の入力及び出力を横切って連結される標本−
   保持回路とを更に含んでいることを特徴とする特許請求
   の範囲第５項に記載の帯域フィルタ。 ７）前記標本−保持回路は、前記制御信号によって交互
   に作動される第４及び第５のスイッチング手段と、そし
   て前記第４及び第５のスイッチング手段に接続されてい
   て、前記第１及び第２の制御信号の発生中に交互に充電
   及び放電される充電手段とを含んでいることを特徴とす
   る特許請求の範囲第６項に記載の帯域フィルタ。