JPS60217663A - 光電変換素子 - Google Patents
光電変換素子Info
- Publication number
- JPS60217663A JPS60217663A JP59074733A JP7473384A JPS60217663A JP S60217663 A JPS60217663 A JP S60217663A JP 59074733 A JP59074733 A JP 59074733A JP 7473384 A JP7473384 A JP 7473384A JP S60217663 A JPS60217663 A JP S60217663A
- Authority
- JP
- Japan
- Prior art keywords
- type
- photoelectric conversion
- layer
- conversion element
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F10/00—Individual photovoltaic cells, e.g. solar cells
- H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
- H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
- H10F10/142—Photovoltaic cells having only PN homojunction potential barriers comprising multiple PN homojunctions, e.g. tandem cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の背景と目的〕
本発明は°、化合物半導体単結晶のｐ −ｎ接合より成
るセル複数個を同一チップ中にモノシリツクに形成した
光電変換素子に関するものである。
るセル複数個を同一チップ中にモノシリツクに形成した
光電変換素子に関するものである。
従来、ＧａＡＳ等の化合物半導体単結晶のｐ −ｎ接合
を用いだ光電変換素子用セル複数個を、−同一チップ中
にモノシリツクに形成するためには、主として並列接続
形のダイオード・プレイが用いられており、第１図にそ
の構造断面図を示す。すなわち、それぞれｎ形（又はｐ
形）化合物半導体単結晶ウェハ１の表面付近に複数個の
ｐ形（又はｎ形）領域２を形成し、共通電極３および個
別電極４を接続した構造である。しかしながらこの様な
構造では各ｐ −ｎ接合より成る各セルを直列に接続す
ることは不可能である。
を用いだ光電変換素子用セル複数個を、−同一チップ中
にモノシリツクに形成するためには、主として並列接続
形のダイオード・プレイが用いられており、第１図にそ
の構造断面図を示す。すなわち、それぞれｎ形（又はｐ
形）化合物半導体単結晶ウェハ１の表面付近に複数個の
ｐ形（又はｎ形）領域２を形成し、共通電極３および個
別電極４を接続した構造である。しかしながらこの様な
構造では各ｐ −ｎ接合より成る各セルを直列に接続す
ることは不可能である。
又、ＳＩＩ結晶ウェハを用いたものでは直列接続形のダ
イオード・アレイがあり、第２図にその構造断面図を示
す。すなわち、ｎ形（又はｐ形）ＳＩ単単結ラウェハフ
２ケ所以上の部分に、アクセプタ（又はドナー）不純物
を選択拡散してｐ形（又はｎ形）領域２を作シ、更にこ
れらの各領域の表面伺近の部分にドナー（又はアクセプ
タ）不純物を選択拡散してｎ形（又はｐ形）領域８を形
成する。各領域内の各伝導形部分にそれぞれオーミック
電極５および６を形成すれば、各領域内に形成された各
セルは直列に接続することが可能である。しかし麿から
、ＧａＡｓなど化合物半導体では、実用的な拡散速度を
有する不純物はＺｎなどの如きアクセプタしかなく、シ
かもドナー不純物の拡散は著しく困離であり、拡散によ
って上記の各セルを含むアイソレートされたアイランド
を形成することは不可能であるといってよい。
イオード・アレイがあり、第２図にその構造断面図を示
す。すなわち、ｎ形（又はｐ形）ＳＩ単単結ラウェハフ
２ケ所以上の部分に、アクセプタ（又はドナー）不純物
を選択拡散してｐ形（又はｎ形）領域２を作シ、更にこ
れらの各領域の表面伺近の部分にドナー（又はアクセプ
タ）不純物を選択拡散してｎ形（又はｐ形）領域８を形
成する。各領域内の各伝導形部分にそれぞれオーミック
電極５および６を形成すれば、各領域内に形成された各
セルは直列に接続することが可能である。しかし麿から
、ＧａＡｓなど化合物半導体では、実用的な拡散速度を
有する不純物はＺｎなどの如きアクセプタしかなく、シ
かもドナー不純物の拡散は著しく困離であり、拡散によ
って上記の各セルを含むアイソレートされたアイランド
を形成することは不可能であるといってよい。
例えばＧａＡｓ 、 ＧａＡｌＡｓなどで直列接続形の
ダイオード・アレイを形成するには、選択成長法を用い
るかあるいはイオン打込み法を用いるしかない。しかし
選択成長法は技術的に複雑であり、イオン打込み法はイ
オン打込み後の高温アニール処理の際、ＡＳなどの■族
元素の解離枚重手段を必要としこれも離しい技術である
。
ダイオード・アレイを形成するには、選択成長法を用い
るかあるいはイオン打込み法を用いるしかない。しかし
選択成長法は技術的に複雑であり、イオン打込み法はイ
オン打込み後の高温アニール処理の際、ＡＳなどの■族
元素の解離枚重手段を必要としこれも離しい技術である
。
なお、ＧａＡＳなどのセン亜鉛鉱形化合物半導体単結晶
を用いて第２図に示すが如きＳｉの場合と類似したアイ
ランドを形成した場合、第３図に示す構造が考えられる
。すなわち、化合物半導体単結晶ウェハ１の少なくとも
表面部分をｐ形層１ａとし、この上にｎ形層９をエピタ
キシャル成長させる。次にこのｎ形層９０表面からＺｎ
を拡散源として、深いｐ影領域１０ａおよび浅いｐ影領
域１０ｂをそれぞれ選択拡散により形成し、オーミック
電極５および６を設ければ直列連結可能なモノシリツク
形光電変換素子となる。しかしながらこのような構造の
場合、深い、浅いの２回の選択拡散工程を必要とし、こ
れに伴う拡散マスク用被覆の被着並びにフォトエツチン
グ工程等も必要となり、生産コストが増加するばかりで
なく、光電変換用のｐ−ｎ接合部の伝導形を構成できな
い場合がある。特にＱａＡｓにおいては、ｎ形層とｐ形
層とでは光吸収により発生する少数キャリヤーの寿命に
著しい差があり、光入射面をｎ形にする上記構造では光
電変換効率の上で不利となる場合が多い。
を用いて第２図に示すが如きＳｉの場合と類似したアイ
ランドを形成した場合、第３図に示す構造が考えられる
。すなわち、化合物半導体単結晶ウェハ１の少なくとも
表面部分をｐ形層１ａとし、この上にｎ形層９をエピタ
キシャル成長させる。次にこのｎ形層９０表面からＺｎ
を拡散源として、深いｐ影領域１０ａおよび浅いｐ影領
域１０ｂをそれぞれ選択拡散により形成し、オーミック
電極５および６を設ければ直列連結可能なモノシリツク
形光電変換素子となる。しかしながらこのような構造の
場合、深い、浅いの２回の選択拡散工程を必要とし、こ
れに伴う拡散マスク用被覆の被着並びにフォトエツチン
グ工程等も必要となり、生産コストが増加するばかりで
なく、光電変換用のｐ−ｎ接合部の伝導形を構成できな
い場合がある。特にＱａＡｓにおいては、ｎ形層とｐ形
層とでは光吸収により発生する少数キャリヤーの寿命に
著しい差があり、光入射面をｎ形にする上記構造では光
電変換効率の上で不利となる場合が多い。
本発明は前記した従来技術に鑑みなされたものであり、
選択成長、選択拡散あるいはイオン打込み等の手段を用
いることなく簡単に直列連結がＴ５Ｊ能で、しかも光電
変換用ｐ −ｎ接合の伝導形の選択が自由にできるモノ
シリツク形の光電変換素子を提供することを目的とする
。
選択成長、選択拡散あるいはイオン打込み等の手段を用
いることなく簡単に直列連結がＴ５Ｊ能で、しかも光電
変換用ｐ −ｎ接合の伝導形の選択が自由にできるモノ
シリツク形の光電変換素子を提供することを目的とする
。
すなわち、本発明の光電変換素子は、面方位がほぼ（ｉ
ｏｏ）面のセン亜鉛鉱形化合物半導単結晶から成るモノ
シリツク形の光電変換素子において、基板の上には少な
くとも二つのｐ −ｎ接合面が生ずるように二層以上の
エピタキシャル成長層が形成されておシ、前記光電変換
素子の表面から少なくとも二つの前記ｐ −ｎ接合面を
貫通する深さのエツチング溝が順メサ方向に設けられて
いることを特徴とするものである。
ｏｏ）面のセン亜鉛鉱形化合物半導単結晶から成るモノ
シリツク形の光電変換素子において、基板の上には少な
くとも二つのｐ −ｎ接合面が生ずるように二層以上の
エピタキシャル成長層が形成されておシ、前記光電変換
素子の表面から少なくとも二つの前記ｐ −ｎ接合面を
貫通する深さのエツチング溝が順メサ方向に設けられて
いることを特徴とするものである。
以下、本発明の実施例を図面に基づいて具体的に説明す
る。
る。
第４図は本発明の一実施例を示す構造断面図である。面
方位がほぼ（ｉｏｏ）面のｎ形ＧａＡＳ基板１１の表面
層１１ａはＺｎの拡散又はエピタキシャル成長によりｐ
形化されている。その上にエピタキシャル成長によシロ
形ＧａＡｓ層１２、ｐ形ＧａＡｓ層１３を形成する。１
１０はｎ形ＧａＡ ｓ層１２とｐ形ＧａＡＳ層１３との
接合面である第１のｐ −ｎ接合面、１１１は表面層ｔ
’ｔａとｎ形ＧａＡｓ層１２との接合面である第２のｐ
−ｎ接合面である。
方位がほぼ（ｉｏｏ）面のｎ形ＧａＡＳ基板１１の表面
層１１ａはＺｎの拡散又はエピタキシャル成長によりｐ
形化されている。その上にエピタキシャル成長によシロ
形ＧａＡｓ層１２、ｐ形ＧａＡｓ層１３を形成する。１
１０はｎ形ＧａＡ ｓ層１２とｐ形ＧａＡＳ層１３との
接合面である第１のｐ −ｎ接合面、１１１は表面層ｔ
’ｔａとｎ形ＧａＡｓ層１２との接合面である第２のｐ
−ｎ接合面である。
ｐ形ＧａＡ ８層１３の上には少数キャリヤの表面再結
合防止層となるｐ形Ｑａ１．工人１工Ａｓ層１４が形成
され、このｐ形Ｑａ１−χＡ１χＡｓ層１４を貫通して
ｐ形層 ａ Ａ ８層１３およびｎ形ＧａＡ ８層１２
に対してそれぞれオーミック電極１７．１７’、１８お
よび１８′が形成される。
合防止層となるｐ形Ｑａ１．工人１工Ａｓ層１４が形成
され、このｐ形Ｑａ１−χＡ１χＡｓ層１４を貫通して
ｐ形層 ａ Ａ ８層１３およびｎ形ＧａＡ ８層１２
に対してそれぞれオーミック電極１７．１７’、１８お
よび１８′が形成される。
左右のセルをアイソレートするエツチング溝１５は、第
１のｐ −ｎ接合面１１０および第２のｐ−１１接合面
１１１を貫通しておシ、ｎ形ＧａＡＳ基板１１の順メサ
方向である＜ＯＩＴ＞軸方向に設けられる。とこで順メ
サ方向とは、ある面方位の基板に対しエツチングにより
生ずるエツチング溝の側壁間隔が深さ方向に狭くなる軸
方向のことである。
１のｐ −ｎ接合面１１０および第２のｐ−１１接合面
１１１を貫通しておシ、ｎ形ＧａＡＳ基板１１の順メサ
方向である＜ＯＩＴ＞軸方向に設けられる。とこで順メ
サ方向とは、ある面方位の基板に対しエツチングにより
生ずるエツチング溝の側壁間隔が深さ方向に狭くなる軸
方向のことである。
したがって、エツチング溝１５の側壁が水平方向となす
角度は鈍角となりオーバハングしない。
角度は鈍角となりオーバハングしない。
従って、エツチング溝工５をＰＳＧ（リンガラス）等の
絶縁膜１９で段切れなく被覆でき、金員配線膜１６で複
数個のセルを直列に連結した構造を得ることが容易であ
る。
絶縁膜１９で段切れなく被覆でき、金員配線膜１６で複
数個のセルを直列に連結した構造を得ることが容易であ
る。
次に本発明の他の実施例について説明する。第５図は本
発明の他の実施例を示す説明図であり、（ａ）は本発明
の光電変換素子の上面図、（ｂ）は（ａ）におけるＡ−
Ａ’断面の構造図である。
発明の他の実施例を示す説明図であり、（ａ）は本発明
の光電変換素子の上面図、（ｂ）は（ａ）におけるＡ−
Ａ’断面の構造図である。
２１はｐ形ＱａＡ、ｓ基板、２２および２３はそれぞれ
エピタキシャル成長で形成された＋１形およびｐ形のＧ
ａＡｓ層であり、ｐ形ＧａＡ ５層２３と！］形ＧａＡ
５層２２の接合面を第１の接合面２１０、ｎ形ＧａＡ
ｓ層２２とｐ形ＧａＡＳ基板の接合ｉｎ１を第２の接合
面２１１とする。
エピタキシャル成長で形成された＋１形およびｐ形のＧ
ａＡｓ層であり、ｐ形ＧａＡ ５層２３と！］形ＧａＡ
５層２２の接合面を第１の接合面２１０、ｎ形ＧａＡ
ｓ層２２とｐ形ＧａＡＳ基板の接合ｉｎ１を第２の接合
面２１１とする。
ｎ形層 ａ １−χＡ１χＡ−８層２４及び絶層膜４９
を貫通してｎ形層 ａ Ａ ５層２２及びｐ形層 ａ
Ａ ５層２３に対してオーミック電極２７，２７’、２
８および２８′が形成されている。
を貫通してｎ形層 ａ Ａ ５層２２及びｐ形層 ａ
Ａ ５層２３に対してオーミック電極２７，２７’、２
８および２８′が形成されている。
エツチング溝２５は、ｐ形ＧａＡＳ基板２１の順メサ方
向である（ＯＩ’ｌ”）軸方向に第１のｐ−ｎ接合面２
１０および第２のｐ −ｎ接合面２１１を貫通しておシ
、よって段切れなく絶縁膜２９で被覆でき、配線用金属
膜２６で複数個のセルを直列に連結できるものである。
向である（ＯＩ’ｌ”）軸方向に第１のｐ−ｎ接合面２
１０および第２のｐ −ｎ接合面２１１を貫通しておシ
、よって段切れなく絶縁膜２９で被覆でき、配線用金属
膜２６で複数個のセルを直列に連結できるものである。
なお、以上の実施例においては、半導体材料としてＧａ
ＡＳおよびＧａ＋−χＡ１χＡＳを用いた場合のみにつ
いて説明しだが、本発明は他のｔｎ −ｖ族及びＪｌ−
Ｖｌ族化合物半導体を用いだ光電変換素子に対しても実
施可能である。
ＡＳおよびＧａ＋−χＡ１χＡＳを用いた場合のみにつ
いて説明しだが、本発明は他のｔｎ −ｖ族及びＪｌ−
Ｖｌ族化合物半導体を用いだ光電変換素子に対しても実
施可能である。
本発明において、モノシリツク形の光電変換素子を得る
ためには化合物半導体ウニノ）の面方位が少なくともほ
ぼ（１００）面でなければならない。
ためには化合物半導体ウニノ）の面方位が少なくともほ
ぼ（１００）面でなければならない。
従ってエツチング溝の長さ方向がウニノ１の順メサ方向
であるほぼ＜Ｏ１’ｌ”＞軸方向をとらないと、エツチ
ング溝の側壁と水平方向のなす角度が鋭角になりオーバ
ハングしてしまう。このような場合には、エツチング溝
において配線の際の絶縁膜あるいは蒸着金属膜が段切れ
を起こしてそれらの膜が破れることがある。又（１００
）面の基板の順メサ方向の許容範囲は、ｐ−ｎ接合面の
深さ、絶縁膜の種類及び厚さによって異なるが、〈ＯＩ
Ｔ〉軸方向に対しておよそ±１５°から±２０°程度で
あり、この範囲以内であれば本発明の実施が可能である
ことが実験で確認されている。
であるほぼ＜Ｏ１’ｌ”＞軸方向をとらないと、エツチ
ング溝の側壁と水平方向のなす角度が鋭角になりオーバ
ハングしてしまう。このような場合には、エツチング溝
において配線の際の絶縁膜あるいは蒸着金属膜が段切れ
を起こしてそれらの膜が破れることがある。又（１００
）面の基板の順メサ方向の許容範囲は、ｐ−ｎ接合面の
深さ、絶縁膜の種類及び厚さによって異なるが、〈ＯＩ
Ｔ〉軸方向に対しておよそ±１５°から±２０°程度で
あり、この範囲以内であれば本発明の実施が可能である
ことが実験で確認されている。
以上に詳細に説明したように、本発明によれば次のよう
な顕著な効果を奏するものである。
な顕著な効果を奏するものである。
（１）選択成長、選択拡散及びイオン打込み等の複雑な
手段を用いることなく簡単なエピタキシャル成長で直列
連結できるだめ低コストの生産が可能である。
手段を用いることなく簡単なエピタキシャル成長で直列
連結できるだめ低コストの生産が可能である。
（２） ウェハのほぼ（１００）面に対して順メサ方向
にエツチング溝を設けるため、エツチング溝の側壁がオ
ーバハングせず、絶縁膜あるいは蒸着金属膜が段切れを
起こすことがない。
にエツチング溝を設けるため、エツチング溝の側壁がオ
ーバハングせず、絶縁膜あるいは蒸着金属膜が段切れを
起こすことがない。
（３）光入射面がｐ形であるため、光入射面がｎ形の場
合と比べて光電変換効率がよい。
合と比べて光電変換効率がよい。
第１図、第２図及び第３図は従来例を示す構造断面図で
あり、第４図は本発明の一実施例を示す構造断面図、第
５図は本発明の他の実施例を示す説明図である。 １：化合物半導体単結晶ウェハ、２・８：領域３：共通
電極、４：個別電極、５・６：オーミンク電極＋ ７
： Ｓ Ｉ単結晶ウェハ、 ９ ： ｎ形層。 １０：ｐ影領域、１１：ｎ形層 ａ Ａ ｓ基板、１２
・２２：ｎ形層 ａ Ａ ５層、１３−２３ ：ｐ形Ｇ
ａＡｓ層１４ ・２４ ：ｎ形層ａ＋ −ＬＡＩ ＺＡ
ｓ層、１５−２５：エッチング、１６・２６：金属配線
膜、１７・１８ ・２７ ・２８ニオ−ミック電極、１
９・２ン：絶縁膜、２１：ｐ形ＱａＡ、ｓ基板、１１０
−２１０：第１のｐ −ｎ接合面、１１１ ・２１１：
第２のｐ−１１接合面。 革 １１ 禎 ２ 日 犀 ３１ｉ？１ 箱４図 祐 Ｓ 図 （α） ○ ） 手 続 ネｉｌＪ ｉＪ二 酊１（自弁）１事件の表示 昭和 ５９ 年 特 Ｆｆ ｌ１ｒｌ第 ７／１７３３
号２発明の名称 光電変換素子 ３ 補正をする者 代表者 矛猶ユ 硝ガ蔀 ５、補 正 の 対 象 明細書 ６］ 正 の 内 容 （１） 明ｍ由の第６頁第１１行、第７頁第１７行、第
８頁第１１行及び同頁第１８行の ｒ＜ＯＩＴ＞Ｊをｒ ＜ ０１−１− ＞ Ｊと訂正す
る。 以 上
あり、第４図は本発明の一実施例を示す構造断面図、第
５図は本発明の他の実施例を示す説明図である。 １：化合物半導体単結晶ウェハ、２・８：領域３：共通
電極、４：個別電極、５・６：オーミンク電極＋ ７
： Ｓ Ｉ単結晶ウェハ、 ９ ： ｎ形層。 １０：ｐ影領域、１１：ｎ形層 ａ Ａ ｓ基板、１２
・２２：ｎ形層 ａ Ａ ５層、１３−２３ ：ｐ形Ｇ
ａＡｓ層１４ ・２４ ：ｎ形層ａ＋ −ＬＡＩ ＺＡ
ｓ層、１５−２５：エッチング、１６・２６：金属配線
膜、１７・１８ ・２７ ・２８ニオ−ミック電極、１
９・２ン：絶縁膜、２１：ｐ形ＱａＡ、ｓ基板、１１０
−２１０：第１のｐ −ｎ接合面、１１１ ・２１１：
第２のｐ−１１接合面。 革 １１ 禎 ２ 日 犀 ３１ｉ？１ 箱４図 祐 Ｓ 図 （α） ○ ） 手 続 ネｉｌＪ ｉＪ二 酊１（自弁）１事件の表示 昭和 ５９ 年 特 Ｆｆ ｌ１ｒｌ第 ７／１７３３
号２発明の名称 光電変換素子 ３ 補正をする者 代表者 矛猶ユ 硝ガ蔀 ５、補 正 の 対 象 明細書 ６］ 正 の 内 容 （１） 明ｍ由の第６頁第１１行、第７頁第１７行、第
８頁第１１行及び同頁第１８行の ｒ＜ＯＩＴ＞Ｊをｒ ＜ ０１−１− ＞ Ｊと訂正す
る。 以 上
Claims (1)
- （１） 面方位がほぼ（ｉｏｏ ）面のセン亜鉛鉱形化
合物半導単結晶から成るモノシリツク形の光電変換素子
において、基板の上には少なくとも二つのｐ −ｎ接合
面が生ずるように二層以上のエピタキシャル成長層が形
成されておシ、前記光電変換素子の表面から少なくとも
二つの前記１） −１１接合面を貫通する深さのエツチ
ング溝が順メサ方向に設けられていることを特徴とする
光電変換素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074733A JPS60217663A (ja) | 1984-04-12 | 1984-04-12 | 光電変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074733A JPS60217663A (ja) | 1984-04-12 | 1984-04-12 | 光電変換素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60217663A true JPS60217663A (ja) | 1985-10-31 |
Family
ID=13555725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59074733A Pending JPS60217663A (ja) | 1984-04-12 | 1984-04-12 | 光電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60217663A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197861A (ja) * | 1984-10-18 | 1986-05-16 | Matsushita Electronics Corp | 固体撮像装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911083A (ja) * | 1972-05-26 | 1974-01-31 | ||
| JPS5395591A (en) * | 1977-02-01 | 1978-08-21 | Toshiba Corp | Manufacture for photo electric conversion unit |
-
1984
- 1984-04-12 JP JP59074733A patent/JPS60217663A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911083A (ja) * | 1972-05-26 | 1974-01-31 | ||
| JPS5395591A (en) * | 1977-02-01 | 1978-08-21 | Toshiba Corp | Manufacture for photo electric conversion unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197861A (ja) * | 1984-10-18 | 1986-05-16 | Matsushita Electronics Corp | 固体撮像装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244834A (en) | Semiconductor device | |
| JPS61255074A (ja) | 光電変換半導体装置 | |
| US3475661A (en) | Semiconductor device including polycrystalline areas among monocrystalline areas | |
| US3546542A (en) | Integrated high voltage solar cell panel | |
| JPS6281057A (ja) | 透明導電膜 | |
| US4032373A (en) | Method of manufacturing dielectrically isolated semiconductive device | |
| GB1176691A (en) | High Resistivity Compounds and Alloys and Methods of Making Same. | |
| US3434019A (en) | High frequency high power transistor having overlay electrode | |
| GB1224801A (en) | Methods of manufacturing semiconductor devices | |
| US3984857A (en) | Heteroepitaxial displays | |
| JPS6322474B2 (ja) | ||
| JPH051627B2 (ja) | ||
| JP2816684B2 (ja) | 複数のダイオードの製造方法 | |
| GB2219132A (en) | Manufacture of electronic devices comprising cadmium mercury telluride | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| US4061916A (en) | Silicon-insulator-polysilicon infrared imaging device and method of making same | |
| JP3465765B2 (ja) | Ｉｇｂｔ用半導体基板の作製方法 | |
| JPH01194315A (ja) | 炭化珪素半導体素子 | |
| JPH0294625A (ja) | 多結晶シリコン膜、その膜の形成方法及びその膜を用いた光起電力装置 | |
| US3808059A (en) | Method for manufacturing iii-v compound semiconductor device | |
| GB1313252A (en) | Semiconductor device and method for making the same | |
| JP2671554B2 (ja) | 赤外線検知器の製造方法 | |
| JPS61182241A (ja) | 誘電体分離形半導体装置の製造方法 | |
| JPS5890740A (ja) | 半導体装置 | |
| JPS62105481A (ja) | 半導体素子の製造方法 |