JPS60217737A - エラ−バ−スト長を検出する方法 - Google Patents
エラ−バ−スト長を検出する方法Info
- Publication number
- JPS60217737A JPS60217737A JP60002295A JP229585A JPS60217737A JP S60217737 A JPS60217737 A JP S60217737A JP 60002295 A JP60002295 A JP 60002295A JP 229585 A JP229585 A JP 229585A JP S60217737 A JPS60217737 A JP S60217737A
- Authority
- JP
- Japan
- Prior art keywords
- error
- burst length
- error burst
- code
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000012937 correction Methods 0.000 claims description 40
- 238000011156 evaluation Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/17—Burst error correction, e.g. error trapping, Fire codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Basic Packing Technique (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Packaging Of Special Articles (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、エラー訂正ブロックコードによシ保護された
データの伝送時にエラーバースト長を検出する方法に関
する。その場合この方法では、順次連続するコードブロ
ックの各々のビットグループを相互に交錯させることで
、マルチプレックスコードブロックを形成するようにな
っている。
データの伝送時にエラーバースト長を検出する方法に関
する。その場合この方法では、順次連続するコードブロ
ックの各々のビットグループを相互に交錯させることで
、マルチプレックスコードブロックを形成するようにな
っている。
従来技術
テ′ジタル画鐵信号金伝iJする場合、データ保護のた
めに、エラーを識別しかつ訂正するコードが挿入される
。エラー訂正コードを用いる時には、障害がエラー訂正
能力を上回ると、エラーに対する保護を行なわない場合
よシも画像品質が悪化してしまう。画像信号伝送時には
わずか数ビットしかデータ保護に使用できないので、符
号化が原因となってエラー訂正能力を上回っても、それ
を検出できない場合が多い。デジタル画像信号を伝送す
る場合、通常のビットエラー率は・10−6以下と考え
られる。実際上、障害はいわゆるバースト障害の形で現
れる。このバースト障害は隣接するビットのグループに
またがって生じる。エラーバースト長を検出すれば、伝
送路の品質を監視できるだけでなく、所定のエラーバー
スト長を上回った時に、エラー訂正からいわゆるエラー
カバーへ切換えるための基準信号を発生することができ
る。そうすれば、障害で受けたビットに関連する画像信
号を、障害のない画像信号と置換することができる。置
換する画像信号は、テレビジョン画像内で隣接する画像
信号から検出される信号か、あるい(ハ直前のテレビジ
ョン画像の記憶されていた画像信号に相当する信号であ
る。
めに、エラーを識別しかつ訂正するコードが挿入される
。エラー訂正コードを用いる時には、障害がエラー訂正
能力を上回ると、エラーに対する保護を行なわない場合
よシも画像品質が悪化してしまう。画像信号伝送時には
わずか数ビットしかデータ保護に使用できないので、符
号化が原因となってエラー訂正能力を上回っても、それ
を検出できない場合が多い。デジタル画像信号を伝送す
る場合、通常のビットエラー率は・10−6以下と考え
られる。実際上、障害はいわゆるバースト障害の形で現
れる。このバースト障害は隣接するビットのグループに
またがって生じる。エラーバースト長を検出すれば、伝
送路の品質を監視できるだけでなく、所定のエラーバー
スト長を上回った時に、エラー訂正からいわゆるエラー
カバーへ切換えるための基準信号を発生することができ
る。そうすれば、障害で受けたビットに関連する画像信
号を、障害のない画像信号と置換することができる。置
換する画像信号は、テレビジョン画像内で隣接する画像
信号から検出される信号か、あるい(ハ直前のテレビジ
ョン画像の記憶されていた画像信号に相当する信号であ
る。
発明の解決すべき問題点
従来のエラーバースト検出方法では、受信した検賢テキ
ストをエラーのない検査テキストと比較して、計数によ
ってビットエラーを検出し、あるいは時間を考慮して統
計的にビットエラーを評価する。このようなコストの高
い方法は、通常動作時におけるエラーバースト長の検出
には適しておらず、従ってエラーカバーへの切換基準信
号を得るのにも不適である。
ストをエラーのない検査テキストと比較して、計数によ
ってビットエラーを検出し、あるいは時間を考慮して統
計的にビットエラーを評価する。このようなコストの高
い方法は、通常動作時におけるエラーバースト長の検出
には適しておらず、従ってエラーカバーへの切換基準信
号を得るのにも不適である。
本発明の課題は、通常動作時においてビットエラーバー
スト長を検出できる簡単な方法を提供することである。
スト長を検出できる簡単な方法を提供することである。
問題点を解決する手段
本発明によれば、この課題は次のようにして解決される
。すなわち、前記ブロックコードのエラーバースト訂正
能力に相応する数のビットを有するビットグループを相
互に交錯させ、また受信側において隣接コードブロック
に対する訂正信号を評価する場合に、ただ1つのエラー
バーストが発生しているとするのである。
。すなわち、前記ブロックコードのエラーバースト訂正
能力に相応する数のビットを有するビットグループを相
互に交錯させ、また受信側において隣接コードブロック
に対する訂正信号を評価する場合に、ただ1つのエラー
バーストが発生しているとするのである。
この方法では、公衆電気通信網(CCT)における10
−6以下という比較的低いエラー率と、バーストエラー
構造とを有利に利用することができる。コードブロック
の複数のビットを交錯させれば、たしかに分解能は低下
する。つまシ、ピットエラーの分布に関して大まかな構
造しか得られなくなる。しかしこの点は、伝送装置全体
の機能にとって重要ではない。また、マルチプレックス
コードブロックの端の方でも不正確性が生じる。しかし
、マルチプレックスコードブロックの中におけるバース
トエラー訂正能力だけに意味があるので、本発明の測定
法は伝送方法に十分適合する。さらに、訂正能力の限界
を上回った時、あるいは少くともそれに近づいた場合に
エラーカバーへ切換えるために、本発明の方法は好適な
切換基準信号を発生する。
−6以下という比較的低いエラー率と、バーストエラー
構造とを有利に利用することができる。コードブロック
の複数のビットを交錯させれば、たしかに分解能は低下
する。つまシ、ピットエラーの分布に関して大まかな構
造しか得られなくなる。しかしこの点は、伝送装置全体
の機能にとって重要ではない。また、マルチプレックス
コードブロックの端の方でも不正確性が生じる。しかし
、マルチプレックスコードブロックの中におけるバース
トエラー訂正能力だけに意味があるので、本発明の測定
法は伝送方法に十分適合する。さらに、訂正能力の限界
を上回った時、あるいは少くともそれに近づいた場合に
エラーカバーへ切換えるために、本発明の方法は好適な
切換基準信号を発生する。
本発明の方法は、ごく僅かのコードブロックを相互に交
錯させるだけで容易に実現することができる。なぜなら
、僅かの訂正信号を評価するだけで良いからである。こ
のような評価は、部分的にはハードウェアによって、つ
まシ論理回路を介して異なるエラーバースト長を検出す
ることにより、行なわれる。また統計上の目的で、エラ
ーの分布をソフトウェア的に評価することもできる。こ
の場合、障害を起したすべてのコードブロックとその時
間全評価する。つまシ、エラー分布の正確な像を得る。
錯させるだけで容易に実現することができる。なぜなら
、僅かの訂正信号を評価するだけで良いからである。こ
のような評価は、部分的にはハードウェアによって、つ
まシ論理回路を介して異なるエラーバースト長を検出す
ることにより、行なわれる。また統計上の目的で、エラ
ーの分布をソフトウェア的に評価することもできる。こ
の場合、障害を起したすべてのコードブロックとその時
間全評価する。つまシ、エラー分布の正確な像を得る。
エラーバーストの他に個別エラー全も訂正するコードを
使用し、個別エラー訂正能力’に保持する長さのビット
グループだけを、相互に交錯させると有利である。
使用し、個別エラー訂正能力’に保持する長さのビット
グループだけを、相互に交錯させると有利である。
例えばDPCM符号化画像信号を伝送する場合、個別エ
ラーが生じても、目障シな「ストリーキング」が発生す
る。めったにないことだが、エラーバーストの他に個別
エラーが発生すると、エラーバーストのみを訂正するコ
ードがあっても、目に見える障害が現れる。エラーに対
する保護を行なうために、例えばバーストエラーだけで
なく個別エラーをも訂正できるコードを使用すれば、ビ
ットグループを交錯させる時にこの個別エラーの訂正能
力も考慮することができる。エラーバーストが発生した
時でも、付加的な個別エラー訂正能力は効力を保持して
いる。
ラーが生じても、目障シな「ストリーキング」が発生す
る。めったにないことだが、エラーバーストの他に個別
エラーが発生すると、エラーバーストのみを訂正するコ
ードがあっても、目に見える障害が現れる。エラーに対
する保護を行なうために、例えばバーストエラーだけで
なく個別エラーをも訂正できるコードを使用すれば、ビ
ットグループを交錯させる時にこの個別エラーの訂正能
力も考慮することができる。エラーバーストが発生した
時でも、付加的な個別エラー訂正能力は効力を保持して
いる。
5ピツトのエラーバースト訂正能力を有するブロックコ
ード會使用すると有利である。
ード會使用すると有利である。
ビットグループをコード語の5ビツトずつと交錯させれ
ば、分解能の精度と回路費用との間に好適な妥協点を見
出すことができる。
ば、分解能の精度と回路費用との間に好適な妥協点を見
出すことができる。
約250個の情報ビットを有するブロックコードを使用
し、それぞれ順次連続する4つのブロックコードを交錯
させることによってマルチプレックスコードブロックを
形成すると有利である。
し、それぞれ順次連続する4つのブロックコードを交錯
させることによってマルチプレックスコードブロックを
形成すると有利である。
予測1れるピットエラーの出現頻度を考えhば、このよ
うなコードブロックの訂正能力は十分でちゃ、回路費用
も少なくて済む。
うなコードブロックの訂正能力は十分でちゃ、回路費用
も少なくて済む。
分解能を向上するには2ビツト全訂正するブロックコー
ドを使用するのが有利である。
ドを使用するのが有利である。
それぞれ2ビットヲ含むビットグループを交錯させると
、はぼ最適の分解能を得ることができる。また統計上の
目的で、正確性の高い確率で実際のエラーの構造を推測
することもできる。この場合には、エラー構造をソフト
ウェア的に検出するのが有利である。そのためには、簡
単な計算装置で十分である。
、はぼ最適の分解能を得ることができる。また統計上の
目的で、正確性の高い確率で実際のエラーの構造を推測
することもできる。この場合には、エラー構造をソフト
ウェア的に検出するのが有利である。そのためには、簡
単な計算装置で十分である。
1つのエラーを訂正するブロックコードを使用すると有
利である。
利である。
この方法によれば最適の分解能が得られる。
他の実施態様項には本発明の有利な実施例が記載されて
いる。
いる。
実施例
次に図面上参照しながら実施例について本発明の詳細な
説明する。
説明する。
第1図は本発明による方法を実施する原理的回路のブロ
ック図である。第1図で、伝送すべきデータ信号りはデ
マルチプレクサDMUX1の入力側1に刃口わる。デマ
ルチプレクサは、直列データ信号を4つのエンコーダC
Oi〜CO4に分配する。各エンコーダの出力は、マル
チプレクサMUX 1を介して1つにまとめられ、デー
タ保護されたデジタル信号として出力側2に現われる。
ック図である。第1図で、伝送すべきデータ信号りはデ
マルチプレクサDMUX1の入力側1に刃口わる。デマ
ルチプレクサは、直列データ信号を4つのエンコーダC
Oi〜CO4に分配する。各エンコーダの出力は、マル
チプレクサMUX 1を介して1つにまとめられ、デー
タ保護されたデジタル信号として出力側2に現われる。
この信号は伝送されて、第2のデマルチプレクサDMU
X2の入力側3に達する。デマルチプレクサDMUx2
は、″入力信号′fc5bitずつ順次にデコーダDE
1〜DE4へ供給する。各デコーダのデ−タ出力側は第
2のマルチプレクサMUX:2’を介して1つにまとめ
られる。従ってその出力側4には、もとのデータ信号り
が現れる。各デコーダDE1〜DE4は訂正出力1tl
ll ’にも有し、この訂正出力側は評価論理回路AL
と接続されている。
X2の入力側3に達する。デマルチプレクサDMUx2
は、″入力信号′fc5bitずつ順次にデコーダDE
1〜DE4へ供給する。各デコーダのデ−タ出力側は第
2のマルチプレクサMUX:2’を介して1つにまとめ
られる。従ってその出力側4には、もとのデータ信号り
が現れる。各デコーダDE1〜DE4は訂正出力1tl
ll ’にも有し、この訂正出力側は評価論理回路AL
と接続されている。
送信側においてデータDは、エンコーダの中でコードブ
ロックに分割され、ブロックコードによって保護される
。受信側においては、エラーバースト(Fehlerb
undel )による障害がデコーダによって除去され
、評価論理回路がエラーバーストの長さを検出する。次
に、伝送時に画像信号から輝度信号と色信号を分割する
場合の詳細について、簡単に説明する。
ロックに分割され、ブロックコードによって保護される
。受信側においては、エラーバースト(Fehlerb
undel )による障害がデコーダによって除去され
、評価論理回路がエラーバーストの長さを検出する。次
に、伝送時に画像信号から輝度信号と色信号を分割する
場合の詳細について、簡単に説明する。
例えば、エンコーダCO1、CO2に輝度信号を入力し
、エンコーダCO3,co4には色信号を供給すること
が考えられる。あるいは受信側において、第2のマルチ
プレクサMUX2によって輝度信号と色信号を別個に出
力してもよい。
、エンコーダCO3,co4には色信号を供給すること
が考えられる。あるいは受信側において、第2のマルチ
プレクサMUX2によって輝度信号と色信号を別個に出
力してもよい。
次に、評価論理回路ALかも取出される切換基章信号D
Oの機能について簡単に説明する。
Oの機能について簡単に説明する。
エラーバースト長が最大訂正能力とほぼ同じか、おるい
はそれを上回ったことが評価論理回路によって検出され
ると、障害の起きたマルチプレックスコードブロック罠
対して、詳しくは説明しないエラーカバー(Fehle
rverdeckungン法が用いられる。
はそれを上回ったことが評価論理回路によって検出され
ると、障害の起きたマルチプレックスコードブロック罠
対して、詳しくは説明しないエラーカバー(Fehle
rverdeckungン法が用いられる。
第2図は、4つのコードブロックCB1〜CB4の交錯
の配列を示している。この場合、谷コードブロックの最
初の5 bitがまず相互に交錯され、続いて第2の5
bit、さらに第6の5 bitというようKして交錯
が行なわれる。このようにして生じたマルチプレックス
コードブロックMBは、コードブロックCBI〜CB4
の全情報の他に、保護ピッ)PBI〜PB4を有してい
る。もちろん、第1のデマルチプレクサDMU:x1に
よって、直列データ信号D ’?: 5 bitずつエ
ンコーダCO1〜CO4に分配してもよい。
の配列を示している。この場合、谷コードブロックの最
初の5 bitがまず相互に交錯され、続いて第2の5
bit、さらに第6の5 bitというようKして交錯
が行なわれる。このようにして生じたマルチプレックス
コードブロックMBは、コードブロックCBI〜CB4
の全情報の他に、保護ピッ)PBI〜PB4を有してい
る。もちろん、第1のデマルチプレクサDMU:x1に
よって、直列データ信号D ’?: 5 bitずつエ
ンコーダCO1〜CO4に分配してもよい。
第3図はエラーバーストの1例を示している。図から分
るように、コードブロックCB4Oビットグループの最
後のビットに障害が起っている。そして障害は、後続す
るコードブロックCB1〜CB3のぎットグループに拡
がっている。
るように、コードブロックCB4Oビットグループの最
後のビットに障害が起っている。そして障害は、後続す
るコードブロックCB1〜CB3のぎットグループに拡
がっている。
コードブロックCB3ではビットグループの最初のビッ
トにのみ障害が起きている。つまシ、連11’Niル4
−1)のビットグループにエラーバーストBUが生じて
いる。この場合、すべてのデコーダが訂正信号全発生す
る。ここでは、ただ1つのエラーバーストが生じている
と考える。従って、少くとも12b1を長のバースト障
害が生じていると、高い確率で言うことができる。もち
ろん、このバースト障害は20のビノトヲ含んでいると
考えることもできる。
トにのみ障害が起きている。つまシ、連11’Niル4
−1)のビットグループにエラーバーストBUが生じて
いる。この場合、すべてのデコーダが訂正信号全発生す
る。ここでは、ただ1つのエラーバーストが生じている
と考える。従って、少くとも12b1を長のバースト障
害が生じていると、高い確率で言うことができる。もち
ろん、このバースト障害は20のビノトヲ含んでいると
考えることもできる。
第4図は評価論理回路ALの主要部分を示している。図
中を水平に走っている線路はデコーダDg1〜DR4の
訂正出力側ど接続されている。
中を水平に走っている線路はデコーダDg1〜DR4の
訂正出力側ど接続されている。
訂正信号はA1−A4で表わされている。水平線路の1
つに訂正信号が現われた場合、それは1bit〜5 b
it、のエラーバースト全意味している。AND)f+
−)()1〜G4はそれぞれ2つの入力側を有し、これ
らの入力側は訂正出力側DE1゜OR2; OR2、O
R3; OR3、OR4; OR3、Dglと接続され
ている。これらのデートの出力側に生じるエラー信号B
l −B4は、2〜10ピット長のエラーバーストを意
味する。別のANDデート05〜G 8 jdそれぞれ
6つの入力側;:辷有1−1従って各ケ9−トは6つの
訂正出力側と接続されている。ANDケ”−IG5〜G
8の出力側に生じるエラー信号01〜C4は、7〜15
ビツト長のエラーバーストを意味する。AND)r+−
トG9は4つの入力側を有し、すべてのデコーダの訂正
出力側と接続されている。このANDデーデーエラー信
号り。は、すべてのコードブロックにエラーバース)
(BU)が生じ、そのビット長が12bit以上である
ことを意味している。さらに、デコーダDE1.DE3
の訂正出力側七はANDケゝ−トG10と接続されデコ
ーダDE2.DE4の訂正出力側(は、ANDゲートG
11とj妾続されている0、1)11の出力側は、計数
装置と接続することもできる。同じグループに属するA
NDデート、例えば01〜G4を、ORゲートヲ介して
1つにまとめれば有利である。エラー信号全評価する場
合、ピット長の犬@なエラーバーストカ発生する時には
、より小さなエラーバーストを表示するエラー信号も同
時に発生するようにする必要がある。もちろん、この事
態を防止するように論理回路をもつと拡張して処理する
ようにしてもよい。
つに訂正信号が現われた場合、それは1bit〜5 b
it、のエラーバースト全意味している。AND)f+
−)()1〜G4はそれぞれ2つの入力側を有し、これ
らの入力側は訂正出力側DE1゜OR2; OR2、O
R3; OR3、OR4; OR3、Dglと接続され
ている。これらのデートの出力側に生じるエラー信号B
l −B4は、2〜10ピット長のエラーバーストを意
味する。別のANDデート05〜G 8 jdそれぞれ
6つの入力側;:辷有1−1従って各ケ9−トは6つの
訂正出力側と接続されている。ANDケ”−IG5〜G
8の出力側に生じるエラー信号01〜C4は、7〜15
ビツト長のエラーバーストを意味する。AND)r+−
トG9は4つの入力側を有し、すべてのデコーダの訂正
出力側と接続されている。このANDデーデーエラー信
号り。は、すべてのコードブロックにエラーバース)
(BU)が生じ、そのビット長が12bit以上である
ことを意味している。さらに、デコーダDE1.DE3
の訂正出力側七はANDケゝ−トG10と接続されデコ
ーダDE2.DE4の訂正出力側(は、ANDゲートG
11とj妾続されている0、1)11の出力側は、計数
装置と接続することもできる。同じグループに属するA
NDデート、例えば01〜G4を、ORゲートヲ介して
1つにまとめれば有利である。エラー信号全評価する場
合、ピット長の犬@なエラーバーストカ発生する時には
、より小さなエラーバーストを表示するエラー信号も同
時に発生するようにする必要がある。もちろん、この事
態を防止するように論理回路をもつと拡張して処理する
ようにしてもよい。
第5図は、第2図上りも多くのマルチプレックスコード
ブロックの部分を示している。その個々の部分は、それ
ぞれのコードブロックCBi〜CB4のビットグループ
を示している。ここでは、種々の障害が生じた時のAN
Dデートの出力信号が示されている。その時同時生じて
いるエラーバーストより小さなビット長のエラーバース
トの評価する必要のないANDケゞ−トのエラー信号は
、この図から省略されてbる。
ブロックの部分を示している。その個々の部分は、それ
ぞれのコードブロックCBi〜CB4のビットグループ
を示している。ここでは、種々の障害が生じた時のAN
Dデートの出力信号が示されている。その時同時生じて
いるエラーバーストより小さなビット長のエラーバース
トの評価する必要のないANDケゞ−トのエラー信号は
、この図から省略されてbる。
ANDデー)C9の出力信号Doは、エラー訂正からエ
ラーカバーへの切換信号として用いられる。
ラーカバーへの切換信号として用いられる。
符号化は、例えばFIREコードによって行lわれる。
このFIREコードには、2571固の情報ビットと1
4個の保護ビットが含まれている。
4個の保護ビットが含まれている。
既に述べたように、解像力を高めるためには、相互に交
錯されるビットゲルーツ内のビット数全1ビツトにまで
低減すればよい。そうすると、符号化および復号化の回
教は増えるが、より簡単にもなる。従って、任意のエラ
ーバースト長を正確に決定することがで9る。この場合
、評価論理回路を相応に拡張することはもちろんである
。さらに、1つのエラーバースト内にある複数のビット
グループが障害を受けてないことにも注意しなければな
らない。
錯されるビットゲルーツ内のビット数全1ビツトにまで
低減すればよい。そうすると、符号化および復号化の回
教は増えるが、より簡単にもなる。従って、任意のエラ
ーバースト長を正確に決定することがで9る。この場合
、評価論理回路を相応に拡張することはもちろんである
。さらに、1つのエラーバースト内にある複数のビット
グループが障害を受けてないことにも注意しなければな
らない。
発明の効果
本発明によれ(な、通常動作時において、エラーバース
ト長を簡単に低いコストで検出することができるので、
伝送路の品質全容易に監視した9、エラーを補正しきれ
ない場合それに対応する措置を直ちに講することができ
る。
ト長を簡単に低いコストで検出することができるので、
伝送路の品質全容易に監視した9、エラーを補正しきれ
ない場合それに対応する措置を直ちに講することができ
る。
第1図は本発明の方法を実施する装置の原理的なブロッ
ク図、第2図は複数のコードブロックを交錯させてマル
チプレックスコードブロックを形成する場合の1例を示
す図、第3図はバースト障害全例示する図、第4図はバ
ースト障害全ハードウェア的に評価する回路の芙施例を
示す図、第5図はバースト障害の1例を示す時間ダイヤ
グラム図である。 D・・・データ信号、DS・・・デジタル信号、DMU
X・・・rマルチプレックスI MtJX・・マルチプ
レクサ、CO1〜CO4・・・エンコーダ、DE1〜D
E4・・デコーダ、AL・・・評価論理回路、A1−A
4・・・訂正信号、CB1〜cB4・・・コードブロッ
ク、PB1〜PB4・・・保護ビット、MB・・マルチ
プレックスコードブロック、BU・・・エラーバースト
、01〜G11・・・ANDゲート、Bl−B4.C1
〜C4r El r E2・・・エラー信号、Do・・
・切換基準信号。 手続補正書(方式) 昭和60年5月17日 特許庁長官殿 1・ 事件の表示 昭和60年特許願第2295号2、
発明の名称 エラー・S−スト長を検出する方法 3、補正をする者 事件との関係 特許出願人 名 称 ノーメンス・アクチェ/ジゼルシャフト5、補
正命令の日イ」 昭和60年4 月30日 (発送日) 6、補正の対象
ク図、第2図は複数のコードブロックを交錯させてマル
チプレックスコードブロックを形成する場合の1例を示
す図、第3図はバースト障害全例示する図、第4図はバ
ースト障害全ハードウェア的に評価する回路の芙施例を
示す図、第5図はバースト障害の1例を示す時間ダイヤ
グラム図である。 D・・・データ信号、DS・・・デジタル信号、DMU
X・・・rマルチプレックスI MtJX・・マルチプ
レクサ、CO1〜CO4・・・エンコーダ、DE1〜D
E4・・デコーダ、AL・・・評価論理回路、A1−A
4・・・訂正信号、CB1〜cB4・・・コードブロッ
ク、PB1〜PB4・・・保護ビット、MB・・マルチ
プレックスコードブロック、BU・・・エラーバースト
、01〜G11・・・ANDゲート、Bl−B4.C1
〜C4r El r E2・・・エラー信号、Do・・
・切換基準信号。 手続補正書(方式) 昭和60年5月17日 特許庁長官殿 1・ 事件の表示 昭和60年特許願第2295号2、
発明の名称 エラー・S−スト長を検出する方法 3、補正をする者 事件との関係 特許出願人 名 称 ノーメンス・アクチェ/ジゼルシャフト5、補
正命令の日イ」 昭和60年4 月30日 (発送日) 6、補正の対象
Claims (1)
- 【特許請求の範囲】 1、)@次連続するコードゾロツクの各々のビットグル
ープを相互に交錯させることで、マルチプレックスコー
ドブロック(MB) ’t−形成する、エラー訂圧ブロ
ックコードにより保護されたデータの伝送時にエラーバ
ースト長を検出する方法において、前記ブロックコード
のエラーバースト訂正能力に相応する数のビットを有す
るビットグループを相互に交錯させ、また受信側におい
て隣接コードブロック(CB1. CB2; CB2.
CB3 :・・・・・・CBI、CB2゜CB3・・
・)に対する訂正信号を評価する場合に、ただ−1つの
エラーバース) (BU)が発生しているとすることを
特徴とするエラーバースト長を検出する方法。 2、 エラーバーストの他に個別エラーをも訂正するコ
ーrを使用し、41iA別エラー訂1Efi貝力を保持
する長さのビットグループだけを、相互に交錯させる特
許請求の範囲第1項記載のエラーバースト長を検出する
方法。 6、5ビツトのエラーバースト訂正能力を有するブロッ
クコードを使用する特許請求の範囲第1項または第2項
記載のエラーバースト長を検出する方法。 4、約250個の情報ビットi有するブロックコードを
使用し、それぞれ順次連続する4つのブロックコードを
交錯させることによってマルチプレックスコードブロッ
クに形成する特許請求の範囲第3項記載のエラーバース
ト長を検出する方法。 5.2ビツト全訂正するブロックコードを使用する特許
請求の範囲第1.J4記載のエラーバースト長を検出す
る方法。 6.1つのエラーを訂正するブロックコードを使用する
特許請求の範囲第1項記載のエラーバースト長を検出す
る方法。。 Z その入力側に訂正信号(AI −IA4 )が供給
される論理虻−ト回路によってエラーバースト長全検出
する特許請求の範囲第1項から第6項までのいずれか1
項記載の工2−バースト長全検出する方法。 8、訂正信号(AI−A4)’にソフトウェア的に評価
することによってエラーバースト長を検出する特許請求
の範囲第1項から第6項までのいずれか1項記載のエラ
ーバースト長全検出する方法。 9 マルチプレックスコードブロックの中で、順次連続
するコードブロック(CB1〜CB4 )の所定数の訂
正信号を上回った時に、確率的に訂正能力を上回ったこ
とを示す基準信号を発生する特許請求の範囲第1項から
第8項までのいずれか1項記載のエラーバースト長を検
出する方法。 10、マルチプレックスコードブロック(MB )の中
に4つの訂正信号がある時に、エラー訂正能力を上回っ
たことを示す信号(Do)’を発生する特許請求の範囲
第4項記載のエラーバースト長を検出する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3400908.6 | 1984-01-12 | ||
| DE19843400908 DE3400908A1 (de) | 1984-01-12 | 1984-01-12 | Verfahren zur feststellung der fehlerbuendellaenge |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60217737A true JPS60217737A (ja) | 1985-10-31 |
Family
ID=6224823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60002295A Pending JPS60217737A (ja) | 1984-01-12 | 1985-01-11 | エラ−バ−スト長を検出する方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0150412B1 (ja) |
| JP (1) | JPS60217737A (ja) |
| AT (1) | ATE45655T1 (ja) |
| DE (2) | DE3400908A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4025026C2 (de) * | 1989-12-07 | 1997-06-12 | Dirr Josef | Verfahren zur mehrstufigen Codierung von Information |
| US5953418A (en) * | 1995-06-14 | 1999-09-14 | David Hall | Providing selective data broadcast receiver addressability |
| WO1997000564A2 (en) * | 1995-06-15 | 1997-01-03 | Hall, David | Communication system for superimposing data onto a video signal |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5114202A (ja) * | 1974-07-26 | 1976-02-04 | Tokyo Shibaura Electric Co | |
| JPS5171115A (en) * | 1974-12-18 | 1976-06-19 | Oki Electric Ind Co Ltd | pom jikikirokuhoshiki |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1500232A (en) * | 1974-07-04 | 1978-02-08 | Marconi Co Ltd | Digital data signal transmission arrangements |
| DE2445508A1 (de) * | 1974-09-24 | 1976-04-01 | Licentia Gmbh | Verfahren zur gesicherten uebertragung von in digitaler form vorliegender signale |
| GB1548001A (en) * | 1975-04-11 | 1979-07-04 | Marconi Co Ltd | Error measurement for digital systems |
| JPS6052509B2 (ja) | 1977-05-16 | 1985-11-19 | ソニー株式会社 | デジタル信号伝送方法 |
| CA1171958A (en) | 1980-02-07 | 1984-07-31 | Robert A. Dischert | Data rate reduction for digital video signals by subsampling and adaptive reconstruction |
| DE3029190A1 (de) | 1980-08-01 | 1982-03-18 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Pseudobewegtbilduebertragungssystem |
| DE3114275A1 (de) * | 1981-04-09 | 1982-11-04 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und schaltungsanordnung zum verdecken von fehlern in einem digitalen videosignal |
-
1984
- 1984-01-12 DE DE19843400908 patent/DE3400908A1/de not_active Withdrawn
- 1984-12-17 EP EP84115614A patent/EP0150412B1/de not_active Expired
- 1984-12-17 AT AT84115614T patent/ATE45655T1/de not_active IP Right Cessation
- 1984-12-17 DE DE8484115614T patent/DE3479470D1/de not_active Expired
-
1985
- 1985-01-11 JP JP60002295A patent/JPS60217737A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5114202A (ja) * | 1974-07-26 | 1976-02-04 | Tokyo Shibaura Electric Co | |
| JPS5171115A (en) * | 1974-12-18 | 1976-06-19 | Oki Electric Ind Co Ltd | pom jikikirokuhoshiki |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0150412A2 (de) | 1985-08-07 |
| DE3479470D1 (en) | 1989-09-21 |
| DE3400908A1 (de) | 1985-09-26 |
| EP0150412B1 (de) | 1989-08-16 |
| ATE45655T1 (de) | 1989-09-15 |
| EP0150412A3 (en) | 1987-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0220876B1 (en) | Self-checking error-correcting encoder/decoder | |
| US5740186A (en) | Apparatus and method for error correction based on transmission code violations and parity | |
| US6675349B1 (en) | Error correction coding of data blocks with included parity bits | |
| US3825893A (en) | Modular distributed error detection and correction apparatus and method | |
| US4402045A (en) | Multi-processor computer system | |
| US4589112A (en) | System for multiple error detection with single and double bit error correction | |
| US4809273A (en) | Device for verifying operation of a checking code generator | |
| US4710932A (en) | Method of and apparatus for fault detection in digital circuits by comparison of test signals applied to a test circuit and a faultless reference circuit | |
| JP2001211085A (ja) | 配線縮退故障を検出するためのeccコードメカニズム | |
| US4455655A (en) | Real time fault tolerant error correction mechanism | |
| US3831144A (en) | Multi-level error detection code | |
| US3452328A (en) | Error correction device for parallel data transmission system | |
| US4236247A (en) | Apparatus for correcting multiple errors in data words read from a memory | |
| JPH02281834A (ja) | デジタル信号―伝送区間の少なくとも2つの伝送セクションの品質監視方法及びこの方法を実施する装置 | |
| US3559167A (en) | Self-checking error checker for two-rail coded data | |
| JPS59135605A (ja) | 2進デ−タのエラ−訂正装置 | |
| US5003541A (en) | Method and circuit for semiconductor memory processing of video signals with Reed-Solomon error detection | |
| JPS60217737A (ja) | エラ−バ−スト長を検出する方法 | |
| US5938773A (en) | Sideband signaling with parity bit schemes | |
| Grover et al. | Design and characterization of an error-correcting code for the SONET STS-1 tributary | |
| EP0135255B1 (en) | Inter-frame encoding/decoding equipment provided with a system for detecting a transmission error | |
| EP0310220B1 (en) | An apparatus useful for correction of single bit errors and detection of double bit errors in the transmission of data | |
| US20030182613A1 (en) | Distributed 4-bits diagonal interleaved parity ( DIP4) checker | |
| JPS6160618B2 (ja) | ||
| JPS60217736A (ja) | エラ−バ−スト長を検出する方法 |