JPS60218965A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPS60218965A JPS60218965A JP59074921A JP7492184A JPS60218965A JP S60218965 A JPS60218965 A JP S60218965A JP 59074921 A JP59074921 A JP 59074921A JP 7492184 A JP7492184 A JP 7492184A JP S60218965 A JPS60218965 A JP S60218965A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- photocurrent
- shift register
- selection mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40056—Circuits for driving or energising particular reading heads or original illumination means
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は良好なり／Ｎ特性および構成の簡易化を企図し
た光電変換装置に関する。
た光電変換装置に関する。
本発明は、たとえばファクシミリ、デジタル複写機にお
ける文字１図形１画像等の入力部に適用される。
ける文字１図形１画像等の入力部に適用される。
多数の受光素子をアレー状に配列した、所謂ラインセン
サ１特に長尺化されたラインセンサにおいては、各受光
素子からの入力信号を、高８Ｎ比を確保すると共に確実
に分離して、次の信号処理装置や画像形成装置１画像転
送装置へ転送することが重要である。
サ１特に長尺化されたラインセンサにおいては、各受光
素子からの入力信号を、高８Ｎ比を確保すると共に確実
に分離して、次の信号処理装置や画像形成装置１画像転
送装置へ転送することが重要である。
第１図および第２図はライン状光電変換装置の従来例を
示す回路図である。
示す回路図である。
両図において、ｎ個の受光素子Ｃ目ｓ Ｃｌ３ ｍ・・
・Ｃ１ｎ （１≦ｌ≦ｍ）が１プロ、りを構成し、ｍ個
のブロックが光センサアレイ１を構成している。
・Ｃ１ｎ （１≦ｌ≦ｍ）が１プロ、りを構成し、ｍ個
のブロックが光センサアレイ１を構成している。
以下説明の都合上、受光素子Ｃ１ｊのサフィクスｌをブ
ロック番号、サフィクスｊ（１≦ｊ≦ｎ）をその受光素
子が属するブロック内での順番とするＯ 第１図において、受光素子Ｃ目の一方の端子はブロック
毎に共通電極Ｂｉに接続され、他方の端子は各ブロック
における同一サフィクスｊを有する受光素子毎（Ｃ１１
ｅ Ｃ１２ｅ ・” ｅ Ｃ１ｎ ）に個別電極ｓ、ｅ
ｓ２．・・・、Ｓ に接続されている。
ロック番号、サフィクスｊ（１≦ｊ≦ｎ）をその受光素
子が属するブロック内での順番とするＯ 第１図において、受光素子Ｃ目の一方の端子はブロック
毎に共通電極Ｂｉに接続され、他方の端子は各ブロック
における同一サフィクスｊを有する受光素子毎（Ｃ１１
ｅ Ｃ１２ｅ ・” ｅ Ｃ１ｎ ）に個別電極ｓ、ｅ
ｓ２．・・・、Ｓ に接続されている。
ｎ
共通電極Ｂｌは走査回路２に接続され、個別電極８Ｊは
増幅部３のアンプＡｊの入力端子に接続されている・ア
ンプＡ４の出力端子はスイッチ部４によって、そのいず
れか１つがＡ／Ｄ変換器５に接続され、Ａ／Ｄ変換器５
からデジタル化された信号が出力される。
増幅部３のアンプＡｊの入力端子に接続されている・ア
ンプＡ４の出力端子はスイッチ部４によって、そのいず
れか１つがＡ／Ｄ変換器５に接続され、Ａ／Ｄ変換器５
からデジタル化された信号が出力される。
走査回路２はシフトノ母ルスＳＨ１に従って共通電極Ｂ
ｌを順次選択し、選択された共通電極Ｂ１に接続された
ブロックへ所定電圧Ｖｉを印加する。電圧’Ｖｉが印加
されると、そのブロックの受光素子Ｃ１１〜Ｃ１ｎは能
動状態となる。
ｌを順次選択し、選択された共通電極Ｂ１に接続された
ブロックへ所定電圧Ｖｉを印加する。電圧’Ｖｉが印加
されると、そのブロックの受光素子Ｃ１１〜Ｃ１ｎは能
動状態となる。
能動状態となった受光素子Ｃｔｔ〜Ｃ１ｎには入射光の
強度に対応した光電流が流れ、その光電流信号はアンプ
Ａ、〜Ａ１によって増幅される。そしてスイッチ部４に
よって、増幅された光電流信号が順次Ａ／Ｄ変換器５へ
入力しデジタル化された時系列信号として出力する。
強度に対応した光電流が流れ、その光電流信号はアンプ
Ａ、〜Ａ１によって増幅される。そしてスイッチ部４に
よって、増幅された光電流信号が順次Ａ／Ｄ変換器５へ
入力しデジタル化された時系列信号として出力する。
一方、第２図における回路では、ランｆＡｊの出力端子
はＡ／Ｄ変換器ＡＤｊに各々接続され、Ａ／Ｄ変換器Ａ
Ｄｊの出力端子はシフトレジスタ６の部分であるＳＲｊ
の入力端子に各々接続されている。
はＡ／Ｄ変換器ＡＤｊに各々接続され、Ａ／Ｄ変換器Ａ
Ｄｊの出力端子はシフトレジスタ６の部分であるＳＲｊ
の入力端子に各々接続されている。
ここで、たとえば走査回路２によって共通電極Ｂ１が選
択されたとすると、受光素子Ｃ目〜Ｃ１ｎが能動状態と
なシ、各光電流信号がアンプＡ、〜Ａｎによって増幅さ
れ％ Ａ／Ｉ）変換器り、〜ＡＤｎによってデジタル変
換されてシフトレジスタ６のＳＲ，〜ＳＲｎに格納され
る。そして、シフトレジスタ６は制御部からのシフトパ
ルスＳＨ２によりて、格納した内容を時系列信号として
出力する。このような構成は、共通電極Ｂｉに電圧Ｖｌ
が印加されてからそのブロックの受光素子の光電流信号
が読取られるまでの時間が各受光素子Ｃ目〜Ｃ１ｎにつ
いて一定であるという特徴を有している。
択されたとすると、受光素子Ｃ目〜Ｃ１ｎが能動状態と
なシ、各光電流信号がアンプＡ、〜Ａｎによって増幅さ
れ％ Ａ／Ｉ）変換器り、〜ＡＤｎによってデジタル変
換されてシフトレジスタ６のＳＲ，〜ＳＲｎに格納され
る。そして、シフトレジスタ６は制御部からのシフトパ
ルスＳＨ２によりて、格納した内容を時系列信号として
出力する。このような構成は、共通電極Ｂｉに電圧Ｖｌ
が印加されてからそのブロックの受光素子の光電流信号
が読取られるまでの時間が各受光素子Ｃ目〜Ｃ１ｎにつ
いて一定であるという特徴を有している。
ところで、第１図および第２図に示される従来例におい
て、走査回路２は共通電極Ｂｌを順次選択して所定電圧
Ｖｉを印加するわけであるが、その際、非選択となって
いる共通電極（Ｂｔ以外）にはゼロ電位が付与されてい
る。そして、アン７’ＡＪの入力電位はイマジナリゼロ
であるから、非選択の共通電極に接続されている受光素
子には電圧が印加されないこととなシ、電流は流れない
はずである。したがって、アンプＡＪは選択された共通
電極に接続されている受光素子の光電流のみを入力し増
幅しているはずである。
て、走査回路２は共通電極Ｂｌを順次選択して所定電圧
Ｖｉを印加するわけであるが、その際、非選択となって
いる共通電極（Ｂｔ以外）にはゼロ電位が付与されてい
る。そして、アン７’ＡＪの入力電位はイマジナリゼロ
であるから、非選択の共通電極に接続されている受光素
子には電圧が印加されないこととなシ、電流は流れない
はずである。したがって、アンプＡＪは選択された共通
電極に接続されている受光素子の光電流のみを入力し増
幅しているはずである。
しかしながら、実際は次のような電位差が存在している
。
。
（１）非選択の共通電極の電位を完全にゼロ電位に駆動
することが難しく、通常のバイポーラ。
することが難しく、通常のバイポーラ。
０ＭＯ８ＩＣで駆動した場合１０〜５０ｍＶの電位が発
生する。
生する。
（２）個別電極に接続されるアンプＡｊに入力オフセッ
ト電圧が発生する。この電圧は通常±１０ｍＶ位で、個
別電極に加わる。
ト電圧が発生する。この電圧は通常±１０ｍＶ位で、個
別電極に加わる。
とれらの電位によって、非選択受光素子に電流が流れ、
選択されている受光素子の光電流信号に重畳されるため
、８７Ｎが低下したクロストークのめる信号となる。
選択されている受光素子の光電流信号に重畳されるため
、８７Ｎが低下したクロストークのめる信号となる。
通常、この問題を解決するために、光センサアレー１を
構成する夫々の受光素子に直列に、クロストーク電流を
阻止するブロッキングダイオードを接続する方法が用い
られている。このブロッキングダイオードは実装の工程
数を減らしコンノ母りトに構成する目的のために受光素
子と同一基板上Ｉｃシヨ、トキーダイオードとして形成
するのが一般的であるゆ しかし、逆方向リーク電流が少なく、長尺にわたシ特性
が均一なダイオードを歩留シよく製造することは困難で
ある。このことが長尺ライン状光電変換装置の製造の歩
留りを著しく低下させている。
構成する夫々の受光素子に直列に、クロストーク電流を
阻止するブロッキングダイオードを接続する方法が用い
られている。このブロッキングダイオードは実装の工程
数を減らしコンノ母りトに構成する目的のために受光素
子と同一基板上Ｉｃシヨ、トキーダイオードとして形成
するのが一般的であるゆ しかし、逆方向リーク電流が少なく、長尺にわたシ特性
が均一なダイオードを歩留シよく製造することは困難で
ある。このことが長尺ライン状光電変換装置の製造の歩
留りを著しく低下させている。
〔発明の目的〕
本発明は上述の従来例の問題点を解決するために成され
たもので、その目的はツロッキングダイ゛オードを用い
ることなく、クロストークのない良好なり／Ｎ特性を得
ることができ、かつ製造歩留シが向上する構成の光電変
換装置を提供することＫある。
たもので、その目的はツロッキングダイ゛オードを用い
ることなく、クロストークのない良好なり／Ｎ特性を得
ることができ、かつ製造歩留シが向上する構成の光電変
換装置を提供することＫある。
上記目的を達成するために、木兄ＦＪＡによる光電変換
装置は非選択時における受光素子の電流を検出し、その
検出値によって選択時における受光素子の光電流信号を
補正することを特徴とする。
装置は非選択時における受光素子の電流を検出し、その
検出値によって選択時における受光素子の光電流信号を
補正することを特徴とする。
すなわち、本発明は
電圧を印加することで能動状態となる受光手段と。
前記能動状態にある受光手段からの出力を格納する第１
の記憶手段と。
の記憶手段と。
前記受光手段が能動状態にない時に前記受光手段からの
出力を格納する第２の記憶手段と。
出力を格納する第２の記憶手段と。
前記第１の記憶手段の内容を前記第２の記憶手段の内容
によって補正する演算手段と。
によって補正する演算手段と。
から成ることを４？微とする光電変換装置である。
ここで、上記受光手段は、受光素子又は受光素子を配列
した光センサアレイでアシ、たとえば所定数の受光菓子
毎にブロックを構成している。
した光センサアレイでアシ、たとえば所定数の受光菓子
毎にブロックを構成している。
上記第１および第２の記憶手段は、たとえばシフトレジ
スタでラシ、直列書込み直列読出し、又は並列書込み直
列読取しの形式を有している。
スタでラシ、直列書込み直列読出し、又は並列書込み直
列読取しの形式を有している。
以下、本発明の実施例を図面を用いて詳細に説明する。
第３図は本発明による光電変換装置の第１の実施例を示
すブロック回路図である。ただし、従来例と同一部分に
は同一番号を付し、構成の説明は省略する。
すブロック回路図である。ただし、従来例と同一部分に
は同一番号を付し、構成の説明は省略する。
同図において、Ａ／Ｄ変換器５の出力端子は切換部７の
入力端子に接続され、切換部７の一方の出力端子はシフ
トレジスタ８の入力端子に、他方の出力端子はシフトレ
ジスタ９の入力端子に接続されている。
入力端子に接続され、切換部７の一方の出力端子はシフ
トレジスタ８の入力端子に、他方の出力端子はシフトレ
ジスタ９の入力端子に接続されている。
また、シフトレジスタ８の出力端子は演算回路１０の一
方の入力端子に、シフトレジスタ９の出力端子は演算回
路１０の他方の入力端子に各々接続されている。
方の入力端子に、シフトレジスタ９の出力端子は演算回
路１０の他方の入力端子に各々接続されている。
さらに、図示されていない制御部からシン） ノ４ルス
ＳＨＩ カ走ＩＥ回Ｍ ２へ、シフトパルス・８Ｈ２が
スイッチ部４へ、切換パルスＳＰが切換部７へ、そして
シフトパルス８および９ヘシフトパルス８１３および８
Ｈ４が各々入力している。
ＳＨＩ カ走ＩＥ回Ｍ ２へ、シフトパルス・８Ｈ２が
スイッチ部４へ、切換パルスＳＰが切換部７へ、そして
シフトパルス８および９ヘシフトパルス８１３および８
Ｈ４が各々入力している。
次に、このような構成を有する本実施例の動作を第４図
および第５図を参照しながら説明する。
および第５図を参照しながら説明する。
第４図（ａ）および（ｂ）は所定電圧ｖ１のタイｉング
を示す波形図、第４図（、）は光電流信号の波形図、第
５図（、）および（ｂ）はシフトレジスタ８および９の
内容を示す模式図、第５図（、）は演算回路１０の出力
を示す模式図である。
を示す波形図、第４図（、）は光電流信号の波形図、第
５図（、）および（ｂ）はシフトレジスタ８および９の
内容を示す模式図、第５図（、）は演算回路１０の出力
を示す模式図である。
光センサアレイｌにおける各ｆｇソック共通電極Ｂｉは
、走査回路２によって順次選択され電圧Ｖｌ〔第４図（
ａ）〕が印加される。
、走査回路２によって順次選択され電圧Ｖｌ〔第４図（
ａ）〕が印加される。
走査回路２はシフトレジスタ、スイッチングトランジス
タ等よ多構成され、シフト／譬ルスＳＨＩをシフトレジ
スタに入力する毎に、共通電極をＢ１ ｒ １２ ｅ・
・・Ｂｒｎの順で繰返し選択する。
タ等よ多構成され、シフト／譬ルスＳＨＩをシフトレジ
スタに入力する毎に、共通電極をＢ１ ｒ １２ ｅ・
・・Ｂｒｎの順で繰返し選択する。
電圧Ｖｉが印加されたプロ、りの受光素子Ｃ１１〜Ｃ１
ｎは能動状態となシ、光強度に対応した光電流が流れる
が、ここでは説明の都合上、同一強度の光が各受光素子
Ｃｆｆ〜Ｃｆｎに入射していると仮定する。
ｎは能動状態となシ、光強度に対応した光電流が流れる
が、ここでは説明の都合上、同一強度の光が各受光素子
Ｃｆｆ〜Ｃｆｎに入射していると仮定する。
したがって同一の光電流信号ＳＳ、〜ＳＳｎがアンプ人
、〜Ａｎの出力端子に現われる〔第４図（Ｃ）〕。
、〜Ａｎの出力端子に現われる〔第４図（Ｃ）〕。
光電流信号ＳＳ、〜ＳＳｎが安定した時点から、スイッ
チ部４は順次光電流信号を選択してＡ／Ｄ変換器５へ出
力する。すなわち、第４図（、）に示すように、時点”
ｔ、でアンプＡ、の出力である光電流信号ＳＳ、をＡ／
Ｄ変換器５へ出力し、以下同様に各時点ｔ１２ ’ ”
１５ 、”” ｔ ｔｌｎでｓｓ２．８８． ｔ …＋
ＳＳｎを順次Ａ／Ｄ変換器５へ出力する。
チ部４は順次光電流信号を選択してＡ／Ｄ変換器５へ出
力する。すなわち、第４図（、）に示すように、時点”
ｔ、でアンプＡ、の出力である光電流信号ＳＳ、をＡ／
Ｄ変換器５へ出力し、以下同様に各時点ｔ１２ ’ ”
１５ 、”” ｔ ｔｌｎでｓｓ２．８８． ｔ …＋
ＳＳｎを順次Ａ／Ｄ変換器５へ出力する。
スイッチ部４はシフトレジスタ、スイッチングトランジ
スタ等によ多構成され、シフトノ臂ルスＳＨ２をシフト
レジスタに入力する毎に上述したように接続を変更する
。したがって、光センサアレイ１の全受光素子の光電流
信号を読出すためには、走査回路２によって共通電極Ｂ
１に電圧Ｖｌ〔第４図（ａ）〕が印加されている時間内
に、スイ。
スタ等によ多構成され、シフトノ臂ルスＳＨ２をシフト
レジスタに入力する毎に上述したように接続を変更する
。したがって、光センサアレイ１の全受光素子の光電流
信号を読出すためには、走査回路２によって共通電極Ｂ
１に電圧Ｖｌ〔第４図（ａ）〕が印加されている時間内
に、スイ。
テ部４は光電流信号ＳＳ、〜ＳＳｎを全てＡ／Ｄ変換器
５に送出するように動作する必要がある。すなわち、そ
のような動作が遂行されるよりに、シフトノ臂ルスＳＨ
ＩおよびＳＨ２の周波数が決められる。
５に送出するように動作する必要がある。すなわち、そ
のような動作が遂行されるよりに、シフトノ臂ルスＳＨ
ＩおよびＳＨ２の周波数が決められる。
こうして、光電流信号ＳＳ、〜ＳＳｎのデジタル化され
た時系列信号ＳＡがＡ／Ｄ変換器５から出力され、切換
部７へ入力する。
た時系列信号ＳＡがＡ／Ｄ変換器５から出力され、切換
部７へ入力する。
切換部７は２つの状態を有し、選択された共通電極へ電
圧Ｖｌが印加されている時はＡ／Ｄ変換器５の出力をシ
フトレジスタ８へ入力させ、共通電極のいずれも選択さ
れていない時はシフトレジスタ９へ入力させる。
圧Ｖｌが印加されている時はＡ／Ｄ変換器５の出力をシ
フトレジスタ８へ入力させ、共通電極のいずれも選択さ
れていない時はシフトレジスタ９へ入力させる。
切換部７はスイッチングトランジスタで構成されておシ
、切換／譬ルスＳＰによって上記２つの状態が交互に切
換わる。
、切換／譬ルスＳＰによって上記２つの状態が交互に切
換わる。
今の場合、時系列信号ＳＡの入力であるから、切換部７
はＡ／Ｄ変換器５とシフトレジスタ８を接続する状態に
あ如、時系列信号ＳＡはシフトレジスタ８に入力する〔
第５図（ａ）〕。
はＡ／Ｄ変換器５とシフトレジスタ８を接続する状態に
あ如、時系列信号ＳＡはシフトレジスタ８に入力する〔
第５図（ａ）〕。
すでに述べたように、時系列信号ＳＡはクロストークが
存在しうる信号である。
存在しうる信号である。
シフトレジスタ８に時系列信号ＳＡを格納すると、走査
回路２は共通電極Ｂｉをゼｐ電位とし、次の共通電極Ｂ
１＋１へ電圧Ｖｌ＋１を印加するまでの間、すべての共
通電極を非選択状態とする〔第４図（ｂ）〕。
回路２は共通電極Ｂｉをゼｐ電位とし、次の共通電極Ｂ
１＋１へ電圧Ｖｌ＋１を印加するまでの間、すべての共
通電極を非選択状態とする〔第４図（ｂ）〕。
非選択状態になると、切換部７は切換ノ４ルスｓｐを入
力し、Ａ／Ｄ変換器５をシフトレジスタ９と接続する状
態に切換わる。
力し、Ａ／Ｄ変換器５をシフトレジスタ９と接続する状
態に切換わる。
そして、アン７’Ａ、〜Ａｎの出力が安定した時点から
、スイッチ部４にはシフ）ノｆルスＳＨ２が入力し、ス
イッチ部４はアン７’Ａ、〜Ａｎの出力を順次選択して
Ａ／Ｄ変換器５へ出力する。すなわち、第４図（、）に
示すように、時点ｔ２１ Ｉ ｔ２２ ＃・・・” ２
ｎでアンプＡ、 、 Ａ２ ＃・・・ｌ Ａｎからの出
力をそれぞれＡ／Ｄ変換器５へ出力する。
、スイッチ部４にはシフ）ノｆルスＳＨ２が入力し、ス
イッチ部４はアン７’Ａ、〜Ａｎの出力を順次選択して
Ａ／Ｄ変換器５へ出力する。すなわち、第４図（、）に
示すように、時点ｔ２１ Ｉ ｔ２２ ＃・・・” ２
ｎでアンプＡ、 、 Ａ２ ＃・・・ｌ Ａｎからの出
力をそれぞれＡ／Ｄ変換器５へ出力する。
すでに述べたように、光センサアレイ１のいずれの受光
素子にも電圧が印加されていない非選択状態においても
、走査回路２の残留電位やアンプＡ４のオフセット電圧
によって受光素子に電流が流れておシ、その電流が光電
流に重畳されてクロストークおよびＳ／Ｎ特性の劣化の
原因となっている。
素子にも電圧が印加されていない非選択状態においても
、走査回路２の残留電位やアンプＡ４のオフセット電圧
によって受光素子に電流が流れておシ、その電流が光電
流に重畳されてクロストークおよびＳ／Ｎ特性の劣化の
原因となっている。
したがりて、非選択状態におけるアンプＡ、＃Ａ２・・
・・、Ａｎからの出力は除去すべき雑音に他ならない。
・・、Ａｎからの出力は除去すべき雑音に他ならない。
こうしてＡ／Ｄ変換器５から雑音としての時系列信号Ｓ
Ｂが出力し、切換部７を経てシフトレジスタ９に格納さ
れる〔第５図（ｂ） ） 。
Ｂが出力し、切換部７を経てシフトレジスタ９に格納さ
れる〔第５図（ｂ） ） 。
続いて、シフトノ譬ルスＳＨ３およびＳＨ４がシフトレ
ジスタ８および９に入力し、シフトレジスタ８に格納さ
れている光電流信号としての時系列信号ＳＡと、シフト
レジスタ９に格納されている雑“音としての時系列信号
ＳＢとが順次演算回路１０へ入力する。演算回路１０は
両信号ＳＡおよびＳＢの差を算出し、雑音が除去された
時系列信号５ｏｏｔを出力する〔第５図（Ｃ）〕。この
演算は次のブロックの光電流信号が取シ出されるまでの
間に行うことができる。
ジスタ８および９に入力し、シフトレジスタ８に格納さ
れている光電流信号としての時系列信号ＳＡと、シフト
レジスタ９に格納されている雑“音としての時系列信号
ＳＢとが順次演算回路１０へ入力する。演算回路１０は
両信号ＳＡおよびＳＢの差を算出し、雑音が除去された
時系列信号５ｏｏｔを出力する〔第５図（Ｃ）〕。この
演算は次のブロックの光電流信号が取シ出されるまでの
間に行うことができる。
以上の動作がブロック毎に実行され、すべての受光素子
Ｃ１ｊにわたって雑音が除去された時系列信号５ｏｕｔ
を得ることができる。
Ｃ１ｊにわたって雑音が除去された時系列信号５ｏｕｔ
を得ることができる。
第６図は本発明の第２の実施例のブロック回路図である
◎ 同図において、アンプＡｊの出力端子はＡ／Ｄ変換器Ａ
Ｄｊに各々接続され、Ａ／Ｄ変換器ＡＤｊの出力端子は
切換部１１の入力端子に接続されている。
◎ 同図において、アンプＡｊの出力端子はＡ／Ｄ変換器Ａ
Ｄｊに各々接続され、Ａ／Ｄ変換器ＡＤｊの出力端子は
切換部１１の入力端子に接続されている。
切換部１１はスイッチングトランジスタで構成され、切
換ノ４ルスＳＰによって２つの状態に切換わる。第１の
状態は共通電極Ｂｌが選択されている時にＡ／Ｄ変換器
ＡＤｊをシフトレジスタ１２と接続し、第２の状態は非
選択状態の時にＡ／Ｄ変換器ＡＤｊをシフトレジスタ１
３と接続する。ただし両レジスタとも並列書込み直列読
出しである。
換ノ４ルスＳＰによって２つの状態に切換わる。第１の
状態は共通電極Ｂｌが選択されている時にＡ／Ｄ変換器
ＡＤｊをシフトレジスタ１２と接続し、第２の状態は非
選択状態の時にＡ／Ｄ変換器ＡＤｊをシフトレジスタ１
３と接続する。ただし両レジスタとも並列書込み直列読
出しである。
シフトレジスタ１２の出力端子は演算回路１４の一方の
入力端子に、シフトレジスタ１３の出力端子は他方の入
力端子に各々接続されている。
入力端子に、シフトレジスタ１３の出力端子は他方の入
力端子に各々接続されている。
次に、本実施例の動作を述べる。
走査回路２によりて共通電極Ｂｌが選択され戟素子Ｃ口
〜Ｃ１ｎ Ｋ電圧ｖ１が印加されると、各光電流信号が
アンプＡ、〜Ａｎによりて増幅され、Ａ／Ｄ変換器り、
〜ＡＤｎによりてデジタル光電流信号となって切換部１
１へ入力する。
〜Ｃ１ｎ Ｋ電圧ｖ１が印加されると、各光電流信号が
アンプＡ、〜Ａｎによりて増幅され、Ａ／Ｄ変換器り、
〜ＡＤｎによりてデジタル光電流信号となって切換部１
１へ入力する。
切換部１１は光電流信号が安定した時点で上記第１の状
態となル、ｉデジタル光電流信号を並列入力でシフトレ
ジスタ１２に格納する〔第５ ｍｍ） 〕。
態となル、ｉデジタル光電流信号を並列入力でシフトレ
ジスタ１２に格納する〔第５ ｍｍ） 〕。
続いて、走査回路２は共通電極Ｂ１をゼロ電位とし、次
の共通電極ＢＩ＋１へ電圧ｖ１＋１を印加するまで、す
べての共通電極を非選択状態とする。
の共通電極ＢＩ＋１へ電圧ｖ１＋１を印加するまで、す
べての共通電極を非選択状態とする。
非選択状態が安定した時点で、切換部１１は切換／＃ル
スｓｐを入力し、上記第２の状態となって雑音としての
デジタル信号をシフトレジスタ１３へ並列入力で格納す
る〔第５図（ｂ）〕。
スｓｐを入力し、上記第２の状態となって雑音としての
デジタル信号をシフトレジスタ１３へ並列入力で格納す
る〔第５図（ｂ）〕。
続いて、シフトノ臂ルス８Ｈ３およびＳＨ４がシフトレ
ジスタ１２および１３へ各々入力し、シフトレジスタ１
２からは時系列信号８Ａが、シフトレジスタ１３からは
時系列信号ＳＢが順次演算回路１４へ入力する。演算回
路１４は両信号８ＡおよびＳＲの差を算出し、雑音が除
去された時系列信号Ｒｏｕｔを出力する〔第５図（Ｃ）
〕。
ジスタ１２および１３へ各々入力し、シフトレジスタ１
２からは時系列信号８Ａが、シフトレジスタ１３からは
時系列信号ＳＢが順次演算回路１４へ入力する。演算回
路１４は両信号８ＡおよびＳＲの差を算出し、雑音が除
去された時系列信号Ｒｏｕｔを出力する〔第５図（Ｃ）
〕。
以上の動作がブロック毎に実行され、第１の実施例と同
様に、すべての受光素子ＯＢにわたって雑音が除去され
た時系列信号Ｂｏｕｔを得ることができる・ 本実施例では、１ブロツクにおける各受光素子からの出
力データを同一時点で取シ出すことができ、出力データ
の時間的変動に影響されないという利点がある・ 〔発明の効果〕 以上詳細に説明したように、本発明による光電変換装置
は受光素子が能動状態にない時に受光素子からのデータ
を検出し、その検出データによって能動状態の受光素子
からの光電流信号を補正するために、クロストークのな
い８／Ｎ特性の良い信号を取シ出すことができる。
様に、すべての受光素子ＯＢにわたって雑音が除去され
た時系列信号Ｂｏｕｔを得ることができる・ 本実施例では、１ブロツクにおける各受光素子からの出
力データを同一時点で取シ出すことができ、出力データ
の時間的変動に影響されないという利点がある・ 〔発明の効果〕 以上詳細に説明したように、本発明による光電変換装置
は受光素子が能動状態にない時に受光素子からのデータ
を検出し、その検出データによって能動状態の受光素子
からの光電流信号を補正するために、クロストークのな
い８／Ｎ特性の良い信号を取シ出すことができる。
また、クロストーク防止用のダイオード等を必要としな
いために、構成が簡単化され、製造歩留りが向上する・
いために、構成が簡単化され、製造歩留りが向上する・
第１図は従来の光電変換装置の一例を示すブロック回路
図、第２図は他の従来例を示すブロック回路図、 第３図は本発明による光電変換装置の一実施例を示すブ
ロック回路図、 第４図は本実施例における印加所定電圧および光電流信
号の波形図、 第５図は本実施例の動作を説明するだめの時系列信号の
模式図、 第６図は本発明の他の実施例のブロック回路図である・ １・・・光センサアレイ、２・・・走査回路、ｓ、９゜
ｔ２ｔ１３・・・シフトレジスタ、１０．１４・・・演
算回路、ＣＢ （１≦量≦ｍ、１≦ｊ≦ｎ）・・・受光
素子。 ｉｌ＋図 第４図 第５図 ＠６図
図、第２図は他の従来例を示すブロック回路図、 第３図は本発明による光電変換装置の一実施例を示すブ
ロック回路図、 第４図は本実施例における印加所定電圧および光電流信
号の波形図、 第５図は本実施例の動作を説明するだめの時系列信号の
模式図、 第６図は本発明の他の実施例のブロック回路図である・ １・・・光センサアレイ、２・・・走査回路、ｓ、９゜
ｔ２ｔ１３・・・シフトレジスタ、１０．１４・・・演
算回路、ＣＢ （１≦量≦ｍ、１≦ｊ≦ｎ）・・・受光
素子。 ｉｌ＋図 第４図 第５図 ＠６図
Claims (1)
- （１）電圧を印加することで能動状態となる受光手段と
。 前記能動状態ｒｃ４１）る受光手段からの出力を格納す
る第１の記憶手段と。 前記受光手段が能動状態にない時に前記受光手段からの
出力を格納する第２の記憶手段と。 前記第１の記憶手段の内容を前記第２の記憶手段の内容
によって補正する演算手段と。 から成ることを特徴とする光電変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074921A JPS60218965A (ja) | 1984-04-16 | 1984-04-16 | 光電変換装置 |
| US07/036,182 US4772957A (en) | 1984-04-16 | 1987-04-09 | Photoelectric conversion apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074921A JPS60218965A (ja) | 1984-04-16 | 1984-04-16 | 光電変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60218965A true JPS60218965A (ja) | 1985-11-01 |
Family
ID=13561321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59074921A Pending JPS60218965A (ja) | 1984-04-16 | 1984-04-16 | 光電変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4772957A (ja) |
| JP (1) | JPS60218965A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0310562A (ja) * | 1989-06-08 | 1991-01-18 | Fuji Xerox Co Ltd | 信号補正装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2544671B2 (ja) * | 1990-01-19 | 1996-10-16 | シャープ株式会社 | 画像情報処理装置 |
| JPH0918793A (ja) * | 1995-06-26 | 1997-01-17 | Nikon Corp | 撮像装置 |
| US5838176A (en) * | 1996-07-11 | 1998-11-17 | Foveonics, Inc. | Correlated double sampling circuit |
| US6940551B2 (en) | 2000-09-25 | 2005-09-06 | Foveon, Inc. | Active pixel sensor with noise cancellation |
| US6998660B2 (en) * | 2002-03-20 | 2006-02-14 | Foveon, Inc. | Vertical color filter sensor group array that emulates a pattern of single-layer sensors with efficient use of each sensor group's sensors |
| US7164444B1 (en) | 2002-05-17 | 2007-01-16 | Foveon, Inc. | Vertical color filter detector group with highlight detector |
| US7339216B1 (en) | 2003-01-31 | 2008-03-04 | Foveon, Inc. | Vertical color filter sensor group array with full-resolution top layer and lower-resolution lower layer |
| JP4358131B2 (ja) * | 2005-02-28 | 2009-11-04 | セイコーインスツル株式会社 | イメージセンサ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5578680A (en) * | 1978-12-08 | 1980-06-13 | Matsushita Electric Ind Co Ltd | Solid state pickup device |
| FR2485313A1 (fr) * | 1980-06-18 | 1981-12-24 | Pierresteguy Jean Francois | Repartiteur notamment pour central telephonique |
| JPS5884568A (ja) * | 1981-11-13 | 1983-05-20 | Fuji Xerox Co Ltd | 原稿読取装置 |
| JPS58125952A (ja) * | 1982-01-22 | 1983-07-27 | Fuji Xerox Co Ltd | 原稿読取装置 |
-
1984
- 1984-04-16 JP JP59074921A patent/JPS60218965A/ja active Pending
-
1987
- 1987-04-09 US US07/036,182 patent/US4772957A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0310562A (ja) * | 1989-06-08 | 1991-01-18 | Fuji Xerox Co Ltd | 信号補正装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4772957A (en) | 1988-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| KR100281789B1 (ko) | 고체 촬상 장치 | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| JPS60218965A (ja) | 光電変換装置 | |
| EP0352767B1 (en) | Solid-state image pickup device having shared output line for photoelectric conversion voltage | |
| JPH0527989B2 (ja) | ||
| US4634886A (en) | Photoelectric imager with a high S/N ratio | |
| JPH04100383A (ja) | 固体撮像素子 | |
| US4763197A (en) | Charge detecting circuit | |
| KR100264931B1 (ko) | 활성 픽셀을 가진 cmos 촬상 어레이 | |
| JPH04168876A (ja) | 積分器及び画像読取装置 | |
| JP4252247B2 (ja) | 感度を上げることができるｃｍｏｓイメージセンサ | |
| US4783842A (en) | Image reader for image processing apparatus | |
| CN108496358B (zh) | 图像传感电路及其控制方法 | |
| US4656361A (en) | NMOS digital imaging circuit | |
| JPS6069969A (ja) | イメ−ジセンサ | |
| EP0277394A2 (en) | Picture pick-up device including a solid-state sensor and operating with a signal interference reduction | |
| JPH0678218A (ja) | 固体撮像装置 | |
| JP2829886B2 (ja) | ヘッド分離型ビデオカメラ | |
| JPH07108023B2 (ja) | カメラ | |
| JP3395481B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH04113766A (ja) | 固体撮像装置 | |
| JPH0142186B2 (ja) | ||
| JPH0413360A (ja) | イメージセンサ | |
| JP3142278B2 (ja) | 固体撮像装置およびマルチチップ撮像装置 |