JPS6022380B2 - デ−タ転送制御装置 - Google Patents

Description

【発明の詳細な説明】 この発明はデータ処理装置のデータ入力と出力を制御す
る装置を目的とするもので、主または中央メモリと周辺
装置との間のデータ転送の管理を行なうものである。

データ処理装置では中央プロセッサで行なわれるデータ
の処理は一般に大容量周辺部材である装備すなわち中央
メモリと中央プロセッサとの間で一定の同時対話を要求
する。この発明は中央プロセッサと、それに接続された
外部ユニットとの間のデータ交換を許す装置に関するも
のである。多数の周辺装置に接続される中央ユニットの
場合、現在では周辺装置は周辺制御ユニットＰＣＵで世
話される。このような周辺制御ユニットは特定の型の外
部ユニットを監視する。一例として印刷機、孔あきカー
ド、通信制御装置等のような比較的遅く動作する周辺装
置は記録ユニット制御器ＰＵＣと呼ばれる特定のＰＣＵ
に接続されており、ディスクメモリのような高速動作ユ
ニットはマス記憶制御器ＭＳＣと呼ばれる他の周辺制御
装置に接続されている。この発明は特に中央ユニットと
周辺制御装置との間の整合袋鷹に関するものである。

中等または高遠デ−タ処理装置では、一方では計算機内
の命令の取扱い（１秒間に１００方回のオペレーション
）、他方では周辺装置で命令される遅い転送（テレック
ス機械の場合は１秒間に１０文字、テープハンチャでは
１秒間に６０磁気テープに対しては１秒間に２０万回の
オペレーション）である速度の差から基本的な問題が発
生する。従来の技術ではこの問題はオペレーションが要
求されるまで中央ユニットを入力／出力オペレーション
から阻止することによって解決されていた。計算機の処
理性能の増加は、この種の解決方法を中央ユニットに対
する操作時間の損失の観点から問題にしなくなった。こ
のためにプログラムと入力／出力オペレーションをほと
んど同時に実行する或る装置を求める必要があった。種
々の解決方法が既に提案され、特にプログラム割込みと
呼ばれる方法が提案された。この方法によると中央ユニ
ットは周辺装置を周期的にチェックするタスクから解放
された。なぜならば周辺装置が中央ユニットに割込み、
或る与えられたタスクを実行する準備がされたことを示
すことができるからである。割込みは転送を行なうプロ
グラムに優先権を与えるため実行中のプログラムを臨時
的に停止することからなる。処理プログラムはこの割込
みによって遅延されることは事実であるが、周辺制御装
置によってデータ転送が一度準備されると、これらは処
理自体に比べて短時間のみを必要とする。しかしながら
割込方法によっては、１藷を転送するために１０ないし
２０のメモリサイクルの間続くプログラムをランしなけ
ればならず、これらの中の１サイクルのみが効果的に使
用される。これは自動交換ユニットまたはチャンネルを
使用し、データのブロックを転送することができるよう
にした。

このように交換ユニットはサービスに対する依頼を発生
し、それ故交換を行なうメモリサイクルが与えられる。
オペレーションは次のように行われた。

ープログラムによる転送の開始 一周辺装置で決定される速度で転送 −転送停止 能率の悪い計算機ではデータ入力と出力のオペレーショ
ンはプログラムの割込みによって中央プロセッサで取扱
われた。

しかしこの配列は多数の周辺装置に同時に接続され得る
計算機では不可能であり、これはプロセッサの全時間が
データ入力と出力オペレーションに取られるからである
。この発明の目的はハードウェアを省略するため、装置
を部分的に中央プロセッサに組入れるのを可能とした入
力／出力装置の構造を提供することである。この発明は
前述の型の装置に関し、それにおける入力／出力制御装
置（以後ＩＯＣと呼ぶ）は議取り、解読及び実行を行う
ことができる１ユニットであり、また特別のメモリ内に
含まれたマイクロプログラムを使用してることによる、
中央メモリ内に収容された入力／出力制御プログラムま
たはチャネルプログラムである。

ＩＯＣに割当てられたタスクは次の通りである。

−中央インターフェースを制御する一中央メモリへのア
クセスと読込みを制御する−プログラム実行を制御する
−プログラムを供聯合する ーアクセスをチェックする −或る命令を局部的に実行する ーシーケンスを局部プログラムとりンクさせる。

ＩＯＣは一般に或る数のチャネル内で分けられ、約１０
０プログラムを同時に実行することができる。入力／出
力制御装置ＩＯＣは中央プロセッサと関連した都材の組
合せで、中央メモリと周辺ユニットとの間でデータを転
送するのに用いられる。

タスクを実行するためにプロセッサは装置の周辺部材の
いずれかに、例えばカードリーダに記憶されている情報
を必要とする。オペレーションの結果は周辺装置の他の
部材、例えば印刷機に伝達される必要があるかも知れな
い。このようなオペレーションは“チャネル命令”と呼
ばれる特別の命令で制御され、チャネル命令は入力／出
力制御装置ＩＯＣで周辺装置に出される。チャネルプロ
グラムは全体として入力／出力オペレーションに用いら
れチャネル命令のグループの全体である。ＰＣＵとＩＯ
Ｃの間のインターフェースは周辺サブ装置インターフェ
ースすなわち凶１と呼ばれ、規約によって主メモリとＰ
ＣＵの間の転送は、その転送がＰＣＵから主メモリＭＭ
の方向であるときは入力または読込み転送と呼ばれ、主
メモリからＰＣＵの方向であるときは出力または書込み
転送と呼ばれる。もし処理が周辺装置を使用して転送を
行うことを必要とするときは、それはＣＰＵに伝えられ
る特別の命令によって適当なチャネルプログラムを動作
させる。

これが生じたときＩＯＣは接続されるべき周辺装置と組
合つたＰＣＵに特別信号“チャネルプ。グラムカミＰＳ
Ｉを通じて要求されている”を伝え、チャネルプログラ
ムが実行されるのを待っていることを示す。使用者プロ
グラムはデータおよびプ。

グラムの転送が周辺装置およびＣＰＵ間で実行されるの
を要求する。このときＣＰＵの或る装備はＩＯＣに与え
られる。使用者プログラムの要求はマイクロプログラム
を開始させ、マイクロプログラムは入力と出力チャネル
を制御する。ＩＯＣは中央プロセッサＣＰＵの助けによ
って或る命令を実行し、チャネルプログラムの実行を制
御する命令を周辺制御ユニットＰＣＵに伝えて実行させ
る。

多重入力と出力を取扱う容量を増加するため、各チャネ
ルプログラムは関連するロジックチャネルを有し、他の
ロジックチャネルとのマルチプレックスによってＰＳＩ
の一つの物理チャネルに沿うて伝達する。使用者プログ
ラムはセマホアによってチャネルプログラムと通信する
。セマホアは命令とデータを同期させる構造である。チ
ャネルプログラムはデータ命令、中間または終端状態に
関する伝達等を一緒に連結し、或る与えられた瞬間にお
けるいかなる周辺装置に対する状態をＣＰＵが確実に知
っているようにする。この発明を使用する方式では入力
／出力制御装置はマイクロプログラム化されている。す
なわち制御メモリまたは特別メモリは機械内部マイクロ
プログラムを含み、そのマイクロプログラムは相続〈固
定マィクワ命令で形成され、実行されるとき種々の基本
的作用を一緒に連結し全体として関連する機械の作用の
一つを示す。機械では各作用が命令によってもたらせら
れるものと仮定すると、各種の命令は、命令によって呼
ばれる相続くマイクロ命令によって作られるマイクロプ
ログラムに等しい。（命令はしジスタからしジスタへの
転送、メモリ選択と読取り／書込み、カウンタの動き、
装置動作命令等である。）装置は、集合的に“ファーム
ウェア”と言われるＣＰＵ内に永久記憶されたプログラ
ムの組を使用する。

これらのプログラムの各々は、内部装飾 （ｉｎｔｅｍａｌｄｅｃｏｒ）命令の実行に対応する。

ＯＰＣＯすなわち操作コードとして知られている内部装
飾命令のためのコードの処理は、その実行のために、対
応する永久記憶されたプログラムを要求する。このプロ
グラムはマイクロプログラムと言われ、それは、消すこ
とのできない論出し専用メモリＲＯＭからなる制御メモ
リＣＭ内に記憶されるｃ“内部装飾”の概念は本件出願
人によって昭和４９年１１月３０日に出願された持関昭
５０一１１７３３ぴ号および特関昭５０−１１４９４３
号に充分に記載されている。制御メモリは主として、中
央プロセッサＣＰＵ内に作り込まれかつ主メモＩＪの予
約領域内で延長する容量を有している論取り専用メモリ
で構成される。マイクロプログラムは命令コードＯＰＣ
Ｏによって指定されるオペランド上の内部装飾命令を実
行する。

制御メモリはセグメントに分割されている。内部装飾命
令の一組に相応するマイクロプログラムは一つのセグメ
ント内にある。制御メモリユニットＣＳＵ内の内部分岐
に対し装備が設けられ、多重操択を可能とし、共通のマ
イクロサブルーチンが繰返し使用されるのを許す。マイ
クロプ。グラムは特別の作用を有するファームウェアブ
ロックを作ることによって中央プロセッサを管理する全
プロセスを行なう。これらのファームウェアブロックは
オペレーティング・システムと通信するが内部装飾命令
によって直接制御はされない。入力／出力制御装置ＩＯ
Ｃに対するマイクロプログラムは内部装飾と周辺サブシ
ステムインターフェースＰＳＩに対する作用仕様内の作
用を実行する。

周辺装置はハードウェアに基ずし、ているがロジックチ
ャネルプログラム（入力と出力命令のシーケンスで形成
される）と呼ばれるロジックの本質を通じて、そして、
中央プロセッサがセマホア（ＳＥＭＡＰＨＯＲＥ）によ
って知ることができる実行の状態から、プログラマに見
ることができる。一例としてＩＯＣマイクロプログラム
は制御メモリ内の５キロオクテット領域と中央メモリ内
の１．５キロオクテット領域を占めてもよい。理論的に
２５６のロジックチャネルが一つの物理チャネル上のチ
ャネルプログラムを実行することができる。実際的な限
界はチャネルの能力と周辺制御装置の能力に依存する。
ロジックチャネルによってチャネルプログラムの実行は
、他の入力／出力プロセスと中央プロセッサ内のプ。セ
スと同時に実行される一つの入力／出力プロセスと考え
るべきである。１２の物理チャネルで実行される入力／
出力プロセスの数は理論上１２×２５６である。ＰＣＵ
はＩＯＣに対して出されサービスコードと呼ばれる特別
命令によって行なわれるチャネルプログラムを命令する
。一つの事象が発生するか、またはチャネルプログラム
がＰＣＵ内で終ると、事象メッセージがＰＣＵによって
ＩＯＣに伝えられる、事象メッセージはサービスコード
と状態を含み、これはデータ事項として見ることができ
る。

ＩＯＣとＰＣＵとの間にサービスコードの転送とデータ
の転送がある。ＩＯＣを構成するハードウェアとファー
ムウェアはかかる転送を制御するために設けられる。こ
の発明によると周辺装置の各グループは周辺制御装置に
接続され、周辺制御装置は物理的チャネルによって中央
ユニットに接続されおる、データ処理装置の中央ユニッ
トと周辺装置の少なくとも一つのグループとの間のデー
タ転送を制御する装置において、物理チャネルは中央ユ
ニット内で計数器を備えたチャネルヘッドを有し、チャ
ネルヘッドは第１に伝達されるデータの優先権の順序を
決定する装置を有する共通チャネル回路に接続され、次
いで一方では一括リンクに他方では中央メモリに接続さ
れたデータ管理段階に接続されたチャネル制御ユニット
に接続され、中央メモリアドレスは各物理チャネルに対
しデータに対するアドレスレジスタと制御アドレスレジ
スタを含むアドレス計算段階によって計算されることを
特徴とする。添付図面について説明する。

第１０図に示すように、各ＰＣＵはそれと関連するユニ
ットを有し、チャネルまたはチャネルヘッドユニットＣ
ＨＵを制御する。

各チャネルヘッドユニットは次を含む。−現在のサービ
スコードを記憶するサービスコードレジスタＳＣＲ−主
メモリＭＭとＰＣＵとの間に転送されるデータを臨時に
記憶する一つの１６オクテットフアィルレジスタＲＦ−
ＰＣＵとファイルレジスタＲＦとの間で転送されるべく
残されたオクテットすなわちデータバイトの数を示す計
数レジスタＬ−或る瞬間にＲＦ内にある或る数のオクテ
ットを記憶する差ボィンタＤＰ、チャネルヘッドユニッ
トＣＨＵは他の特許出願“データ処理装置内のデータ転
送速度を制御する装置”に説明されており、その出願は
本出願人が本願と同日に出願しているものである。

ＩＯＣもまた種々の他の部材を含んでいる。チャネル制
御ユニットＣＣＵは各ＣＨＵのファイルレジスタＲＦと
主メモリとの間で尚転送されるべきオクテットの数を示
す作業計数器ＳＰＣを備えている。

データ管理ユニットＤＭＵは次を含む。

‘ａ｝ レジスタＲＦに与えられる前に中央メモリから
論取られたデータを臨時に記憶する一つの４オクテツト
バツフアメモリＯＢ、‘ｂ’主メモ川こデータが与えら
れる前に同様の作用を行なうバッファメモリｍ。

アドレス制御ユニットＡＣＵは各ＰＣＵと関連する二ツ
のレジスタＰＡＯとＰＡｌを含む、アドレス用の作業メ
モリＰＡを含む。

チャネルプログラムを実行するために各ＰＣＵに種々の
優先権の準＆が割当てられる。

この発明が用いられるデータ処理方式では四つの優先権
の準位がある。準位０は高優先データの転送に相当し、
準位１は高優先サービスコードの転送に、準位２は低優
先データに、準位３は低優先サービスコードに相当する
。中央プロセッサの制御方式によるオベレ−ションは準
位４、すなわち入力／出力制御装置ＩＯＣによるすべて
のオペレーションは中央プロセッサによる計算オペレー
ションよりも高い優先度を有して行なわれる。ＰＣＵは
チャネルプログラムの実行を制御し、物理チャネルの利
用を管理する。

この管理はデータ転送のシーケンスとサービスコードの
シーケンスからなるインターフェースＰＳＩとの対話の
形で行なわれる。サービスコードのシーケンスは次のオ
ペレーションを行なうに使用される。

一新しいチャネルプログラムの実行を開始し、第１チャ
ネル制御ェントリＣＣＥをチャネルプログラムに転送開
始する、−チャネルプログラム内のチャネルポインタを
シフトし、次のＣＣＥの転送を開始する、−詳細な状態
オクテットを転送するか、またはチャネルプログラム実
行中の、またはプログラムが実行されてしまったときの
詳細状態オクテットの転送を開始する、サービスコード
シーケンスはＰＣＵとＩＯＣとの間のオクテット転送を
開始する。

次の記載ではこれらの転送はデータ転送シーケンスと呼
ばれるが、関連するオクテットは次のようなオクテツト
である。

−ＣＣＥデータ転送に関するデータオクテット・−ＩＯ
Ｃによって伝達される制御オクテット（実行さるべき次
のオクテット）、−或る事件をＰＣＵに知らせようと望
むときＩＯＣからの命令、−チャネルプログラム実行中
にＰＣＵによって伝達される詳細状態オクテット、ＩＯ
Ｃに対するマイクロプログラムはサービスコード‘こよ
って呼ばれるオペレーションを引出し管理し、必要なら
ばシーケンスオクテット転送を開始する。

シーケンスの型によってＰＣＵは５オクテツトまで伝達
する。サービスコードオクテツト、ロジックチャネル番
号、分岐アーギュメント換言すると周辺詳細状態塔Ｂを
与える三つのオクテツトの一つである。サービスコード
シーケンス内の初めの二つのオクテットはチャネルヘッ
ドユニットＣＨＵ‘こおけるハードウェアによって受け
られるが、後の三つのオクテツトはもし発生するとファ
ームウェアでその受入れが行なわれる。サービスコード
シーケンスの間にＰＣＵで伝達された最後のオクテット
が受けられたときＩＯＣファームウェアが呼出され、二
つのオクテットより多いシーケンスの間に、もしＣＨＵ
が初めの二つのオクテツトを受けるときにも呼出される
。データ転送シーケンス（状態のデータ、制御オクテッ
トまたはデータ自身であっても）は直前のサービスコー
ドシーケンスの間にＩＯＣファームウェアで送られ、リ
ンクされたデータの転送と同様に取扱われる。

チャネルプログラム ＩＯＣとＰＣＮとで実行される必要がある入力／出力オ
ペレーションはチャネルプログラムと呼ばれ、独得のプ
ログラムである、すなわちいずれのアドレスにもアクセ
スできる分岐能力を有するプログラム信号のシーケンス
である。

各ロジックチャネルは一つのチャネルプログラムを実行
することができる。普通一つのチャネルプログラムの実
行にソフトウェアから必要なものは開始（ＣＯＮＮＥＣ
Ｔ）の単一の命令と、実行が完了したときセマホアによ
って受けるメッセージとである。

中央プロセッサのプログラムの実行（すなわちプロセス
）とロジックチャネル上のチャネルプログラムの実行は
完全に同時に行なわれる。このようなチャネルプログラ
ムの実行は周辺プロセスである。チャネルプログラムは
チャネル制御ェントリＣＣＥで作られる。

一つのＣＣＥは２語の中に広がり、実行されるオペレー
ション、命令リンク、データリンク、割込み等、二つの
オクテツトに対する計数と４オクテットの長さに広がる
データ転送の絶対アドレス等実行が行なわれる状態を与
える指示オクテツトまたはフラッグを配置する制御オク
テットを含んでいる。計数とアドレスフィールドは命令
延長によって置換されてもよい。フィールドオクテット
には現在実行中の命令に続く他の命令があることを示す
特別のポィンタがある。

これは連続または継続ポィンタである、この指示が零で
あるときプロセッサは関係の命令がチャネルプログラム
内の最後の命令であることを示す。データ連結ポィンタ
と呼ばれる他のフラッグまたはポィンタはＣＣＥ内のア
ドレスと計数が関連するデータ転送はまだ完了せず、次
のＣＣＥ内に含まれた計数とアドレスを使用して転送が
続けられるべきことを示す。この場合チャネル制御ェン
トリの配列がすべての命令を与える。データの転送は配
列内の相続く制御ェントリＣＣＥによって配置された非
継続領域内で行なわれる。最後のチャネル制御ェントリ
は指示装置が零に低下したことによって知られる。周辺
制御装置ＰＣＵはデータ連結の発生が知らされていず、
このために肉１を通じた対話に干渉しない。ＰＳＩを通
じるデータ転送の速度はデータ連結がある場合にも維持
されるべきである。チャネルプログラムはプログラムが
割当てられるチャネルの番号と、最終または中間事象が
報告された場合に割込み取扱いプロセスを呼出すのに使
用されるセマホアのロジック名ＧｉＤｉとを含む。

プログラムヘツダはまた周辺制御装置ＰＣＵで伝えられ
る詳細状態報告に対して準備されたメモリ地域の大きさ
と場所とを含む。接続命令ＣＯＮＮＥＣＴが実行される
とき周辺サブシステムはチャネルプログラムが待ってい
ることを示す信号ＣＰＷを送り出す伝達オペレーション
を開始する。

この発明の入力／出力制御装置の特徴によるとチャネル
プログラムの実行を制御するのは周辺制御装置ＰＣＵで
ある。

ＰＣＵはＩＯＣ（入力／出力制御装置）に第１チャネル
制御ェントリＣＣＥを伝えるように依頼することによっ
てチャネルプログラムを開始し、次いで実行を継続する
。入力／出力制御装置ＩＯＣは二つのチャネル、ポィン
タ、制御ポィンタＣＭＰと制御語指示装置ＣＷＰとを使
用する。

周辺制御装置ＰＣＵからの依頼によってこれらのポイン
タはシフトされ、このシフトのためにＰＣＵはプログラ
ムを遂行するか、または排除するか、または一つのプロ
グラムから他のプログラムへと移る。

もし命令がデータの伝送を含むとＩＯＣはＣＣＥ内に計
数とアドレスを保持する。周辺オペレーションが終ると
ＰＣＵは終了メッセージを伝達し、ＩＯＣはメッセージ
を“報告を待つ”列内に置く。周辺制御作用の一作用は
チャネルプログラムの遂行を制御することである物理チ
ャネルによる使用と、チャネルプログラムのマルチフレ
ックスによる装備に最適にする。

ＰＣＵは一つの命令が遂行される後まで待つ必要はない
。

遂行プロセスの半ば、またそのいずれの間にマルチフレ
ックスを行なってもよい。マイクロ命令の特別の絹はサ
ービスコードを高優先と低優先に対して分析し、チャネ
ルヘッドＣＨＵ内でデータがＰＣＵとファイルレジスタ
ＲＦとの間での転送を開始する。また主メモリとしジス
タＲＦとの間でデータの転送が優先度の高低によって制
御されるのを許す。ＩＯＣに対するマイクロ命令は０な
し、し３の四つのブロックに分けられ、これらはチャネ
ルプログラムが遂行される異なった優先準位に相応する
。物理チャネルは第３図に示すように、ＩＯＣとＰＣＵ
との間の物理的接続であり、インターフェースＰＳＩと
、インターフェースのいずれかの側にあってインターフ
ェースを制御する装置とを備えている。

ＰＣＵはチャネルプログラムのいかなる数をも開始させ
物理チャネルの使用をマルチプレツクスする。ロジック
チャネルは、第３図に示すように、プログラムに対して
入力／出力オペレーションを行うのを可能にするロジッ
クェントリである。

チャネルプログラムが遂行されているとき、それに関連
するロジックチャネルを有している。そのロジックチャ
ネルはチャネルプログラムが遂行されるとき能動化され
、物理チャネルが時間割的に使用される、すなわちロジ
ックチャネルは予定の物理チャネルでマルチプレクスさ
れる。ロジックチャネルは常に一つの周辺装置に対応す
る。しかし一つの周辺装置が数個の作用を同時に遂行す
る必要があるときは、いくつかのロジックチャネルが一
つの周辺袋直に対応することも可能である。これは例え
ば印刷機の場合であり、文字を印刷し同時に紙を動かす
必要があるときである。プログラマから見ると異なった
ロジックチャネルで行なわれた入力／出力オペレーショ
ンは非同期であり、絶対に同時である。周辺制御装置Ｐ
ＣＵは物理チャネルの使用時間を割当て、いくつかの入
力／出力オペレーションを同時に行なう。

同時性の程度は使用されるＰＣＵの設計に依存するが、
ＩＯＣはすべての同時性を受入れ、設けられたＰＣＵに
よって過負荷を生じないように依頼する。ロジックチャ
ネルはチャ才‐ル番号によって識別される。

このチャネル番号は次のように作られる。一方式内に一
つのみのＩＯＣがあるときは常に零であるＩＯＣ番号（
ＩＯＣＮｏ．）−０と６との間の物理チャネル番号（Ｐ
ＣＮｏ．）−０と２２５との間のロジックチャネル番号
（ＬＣＮｏ．）様式（フオーマツト）は次の通りである
。

各物理及びロジックチャネルはテーブル内に保たれる。

物理チャネルテーブルは物理チャネルェントＩＪＰＣＢ
と呼ばれるセグメント内の物理チャネルの情報を一緒に
する。このようにして物理チャネルテーブルＰＣＴ内に
餌ＣＥがある。

物理チャネルェントリは１６隻法の０からＦまでの番号
が付けられている。番号５以上を有する物理チャネルは
中央プロセッサに接続されていないＰＣＵ番号に相応し
、テーブルには示されていない。各ＰＣＥに一つのロジ
ックチャネルテーブルが相応しその中に関連するロジッ
クチャネルの情報が集められ、その数は２５６であって
もよい。

各ロジックテーブルＬＣＴは従って２５６のロジックチ
ャネルェソトリを含む。ロジックチャネルェントリＬＣ
Ｅのいずれも常に１虎溝を占め番号は１からＦである。
ＰＣＴとＬＣＴボインタは必要な情報を各テーブルから
引出すのを許す。ＰＣＴポィンタは物理チャネルテーブ
ルＰＣＴの開始の絶対アドレスと物理チャネルェントリ
ＰＣＥの番号とを有している。

その様式は次の通りである。ＰＣＴポィンタは主メモリ
内にあるＢＡＲアドレスの上方に作業メモリＳＰＵ内に
ある。

ロジックチャネルテーブルＬＣＴに対するポインタはロ
ジックテーブルの絶対アドレスとテーブル内のェントリ
の番号とを含む。

その様式は次の通りである。各ＬＣＴポィンタは物理チ
ャネルェントＩＪＰＣＥの語内に含まれる。

物理チャネルェントリＰＣＥはＰＣＴと物理チャネル番
号ＰＣＮｏ．を使用して到達される。

ロジックチヤネルエントリＬＣＥはＰＣＴポインタと、
物理チャネル番号ＰＣＮｏ．と、ＬＣＴポィンタと、ロ
ジックチャネル番号ＬＣＮｏ．を使用し到達される。Ｌ
ＯＣは入力と出力オペレーションに対する特別の命令を
有し、チャネル命令と呼ばれる。

チャネルプログラムは転送がそれに沿うて行なわれるロ
ジックチャネルの番号を含む。一つのロジックチャネル
は異なったチャネルプログラムによって使用されてもよ
い。異なったチャネルプログラムは異なった物理チャネ
ルで同時に遂行することができる。ＩＯＣはこのような
同時オペレーションを命令する。異なったチャネルプロ
グラムは同じ物理チャネルに関連する場合を除いて同時
に遂行することができる。

このような同時作業は中央プロセッサで命令される。チ
ャネルプログラムの構造 一つのチャネルプログラム内に次が存在する−４語で作
られるチャネルプログラムヘッダチャネルヘッダ内の第
１語の絶対アドレスはチャネルプログラム絶対アドレス
ＣＰＡＡと呼ばれ、適当なロジックチャネルェントリの
語内に記憶される。

ーチャネル制御語０（ＣＣＷＯ）とチャネル語１（ＣＣ
ＷＩ）との２藷からなるチャネル制御ェントリＣＣＥ。

チャネル制御へツダの４語は次を含む−チャネルプログ
ラムと関連したチャネル番号、一他のチャネルプログラ
ムと比較したチャネルプログラムの優先準＆、−チャネ
ルプログラムが遂行される間に発生されたメッセージが
伝えられるセマホアの各ＧＤ、一周辺装置の状態が故障
のとき記憶される主メモリ内の領域の情報 チャネル制御ェントリは周辺装置で簡単なオペレーショ
ンを可能にする。

二つの語はチャネル命令とフラッグとアドレス情報を含
んでいる。ＩＯＣの配置この発明が適用されるデータ処
理方式では入力／出力制御装置ＩＯＣは中央プロセッサ
ＣＰＵと或るいくつかの装備を分け合い、それ自体のマ
イクロプログラムを実行するために何時でも中央プロセ
ッサでプログラムの実行に割込むことができる。

第１１図を参照すると、中央プロセッサと分け合う主装
備は制御メモリＣＳＵと、中央メモリインターフェース
ＭＩＵと次のようなロジックユニットとである。

−４オクテツトの語でオペレーションを行なう演算論理
回路ＡＬＵ”中央メモリへのデータの転送を管理するデ
ータ管理ユニットＤＭＵ、−絶対アドレスの増分または
織分オペレーションを行なうアドレス計算ユニットＡＣ
Ｕ、−ＰＣＵ／ＲＣＵ転送を管理し種々の制御と試験レ
ジスタを含む議取り専用メモ川こ対する制御ュニツト、
ＩＯＣは中央プロセッサ内にあるそれ自身の装備を備え
、それらは次を含む、−作業メモリＳＰＵ内で各４オク
テットの３３のメモリ場所、これらは作業または予約領
域として使用される、−データ管理ユニットＤＭＵ内に
あり、チャネルヘッドＣＨＵと主メモリとの間でデータ
を転送する３２ビット（４オクテツト）語の二つのレジ
スタ、ーアドレス計算ユニットＡＣＵ内のＩＯＣに対し
準備された３２アドレス場所（ロジックチャネルに対し
二つのアドレス）。

−ＩＯＣに対してマイクロプログラムの割込みを取扱い
実行する回路、これらの回路は特定のメモ川こ対して制
御ユニットＲＣＵ内に配置される、−それぞれが１／０
優先準位に相応する制御メモリＣＳＵ内の四つのファー
ムウエアブロック、中央メモリ内に特別の地域があり、
制御入力／出力オペレーションに対して予約されている
。

この地域は二つの部分に分けられる。物理チャネルテー
ブルＰＣＴとロジックチヤネルテーブルＬＣＴである。
物理チャネルテーフルへのェントリはそれぞれ１虎藩で
作られ、各語は一つの物理チャネルに相応する。実際に
は或る数の場所は占拠されずに残され、例えば六つの物
理チャネルのみが接続される。各物理チャネルは一つの
ロジックチャネルテーブルＬＣＴが組合せられる。中央
プロセッサと分け合う回路の外に１０Ｃは第１１図に示
すように、それ自体の次の回路も使用する。−各ＰＳＩ
に対するチャネルヘッドユニットＣＨＵ、−六つのＣＨ
Ｕに共通のチャネル制御回路ＣＣＣ、ーチャネル制御ユ
ニットＣＣＵ。

共通の内部インターフェースＣＢＩが形成される。

ＣＢＩはＣＣＣとＣＣＵの間のインターフェースを表わ
す。チャネルヘッドＣＨＵの作用は次の通りである。−
マイクロプログラムを呼ぶことのない１磁場所内のバツ
フアデータ、−データ連結のデータ転送。

中央プロセッサＣＰＵが次に遂行されるデータ転送に対
してアドレスと計数とを与えるシーケンスを遂行する間
には中央メモリサイクルは行なわれない。

方式の形状は多くのチャネルがあり、全部のチャネルは
同じ速度で動作する。

最低の優先権のチャネルは他のチャネルのために行なわ
れるメモリサイクルの間は持っていなくてはならない。
−遂行のジョブに関するパラメータはバッファ・例えば
優先準位、サービスコード、ＢＳＩに残っているデータ
ブロックの大きさ、エラー等−中央プロセッサＣＰＵの
段階とのＲＩ対話の同期、−転送が入力された時、中央
メモリへ転送するための例えば４オクテットが準備され
るごとに、処理回路のために割込み要求の発生−一つの
オクテット通路に沿うて特別の制御線によって転送され
るサービスコードを実行するためにマイクロプログラム
で要求される作用の実行。

共通チャネル回路 共通チャネル回路は次の作用を行なう、 ーチャネルヘッド（優先回路網）から来る高優先度依頼
を選択、−ＣＨＵから及びＣＨＵへのデータ切換え、−
ＣＨＵの接続情報を記憶優先回路網は各ＣＨＵによって
作られた依頼を受ける（これらの依頼は各メモリサィク
リ毎に更新される）。

それは次の情報を提供する。−最高優先準位（０と３と
の間、０が最高慶先）−この段階で依頼をしている中の
最高優先のチャネル番号（チャネルの優先度は中央ユニ
ットに接続された１２のＰＣＵがある場合０から１１へ
と減少する）。

この情報はチャネル制御ユニットＣＣＵに伝えられる。

チャネル制御ユニットは次の作用を行なう。−一つのＣ
ＣＣから発生する依頼の中から優先度の高い依頼を選び
（二つあるとき）それを特別化されたメモリのための制
御ユニットＲＣＵに伝える、−ＢＵＳＡとインターフェ
ースを作る（データとサービスコードの場合）、−伝達
されるオクテットを更新して記憶するーハードウェアと
ファームウェアを同期させる、ーチヤネル回路とインタ
ーフェースを作る（ＣＣＵはインターフェースＣＢＵを
通じて種々の定義を採用することができる）、−データ
オクテットと、できればマーカーとを整合する。

ＣＣＵの優先回路網は共通チャネル回路ＣＣＣ内で行な
われたと同様に二つの作用を有している。

この世力に次が得られる。−一つのＣＣＣの間で高い優
先準位 −もし二つのＣＣＣが同時に同じ優先準位でオペレーシ
ョンを行なうよう求められると高い方の優先チャネル番
号（高い優先がＣＣＣ番号０に与えられ、これはＣＨＵ
のＮＯ．０ないし５に相応するものである）。

この情報はしジスタＲＬＲとＡＣＮ内に記憶され、中央
プロセッサ内のマイクロプログラム割込みを行なうのに
用いられる。

データ回路網 一つのデータ回路網はバッファメモリと中央メモリとの
間で転送されるデータを整合する。

転送されたデータは４オクテツト（パリティキーを加え
る）の語に再び組合せられる。整合が制御される方法は
メモリ語内のオクテツトのアドレスとバッファメモリ内
のオクテツトの位置に依存する。

２方向バスは特にサービスコードの伝送に使用され、Ｂ
ＵＳ Ａが中央プロセッサの主バスであるとそれに接続
された状態の転送を許す。

チャネル制御ユニットＣＣＵから一つのチャネルユニッ
トを切離すことができる。この特徴は分離ルーチン試験
を行なうのに必要である。第１図は中央プロセッサと主
メモリの配置図である。

主メモリＭＭはアドレスすることができるユニットから
作られる。

一例としてその容量は２５６キロオクテツトから１２４
キロオクテツトの間で変化してもよく、中央プロセッサ
ＣＰＵに少なくとも一つのメモリボートによって接続さ
れ、メモリボートはインターフェースＭＩＵを形成する
。インターフェースＭＩＵを通じてメモリＭＭは一方で
はアドレス計算ステージＡＣＵに、他方ではデータ管理
ユニットＤＭＵに接続される。アドレス計算ステージＡ
ＣＵはデータと命令が中央メモリとの間で往復できるの
を許し、セグメント化されたアドレスを絶対アドレスに
変え、絶対アドレスをデータ転送と処理に記憶する。

ＡＣＵはセグメント番号、アクセス権利、ベース、最も
いまいま利用される８個のセグメント等を含む関連メモ
リが設けられている。データ管理ユニットＤＭＵはデー
タを中央メモリに出入転送するのを許し、オペランドと
命令との整合を行ない、前以つて選択のバッファ作用と
に責任がある。

ＤＭＵはデータ入力と出力とに作用し、議取り読出しデ
ータを整合し、プログラムを読んで整合し、中央メモリ
からチャネル制御ユニットＣＣＵに直接接続されている
。

チャネル制御ユニットＣＣＵは中央プロセッサとチャネ
ルバッファユニットＣＢＵとの間のインターフェースを
形成し、データ入力と出力を整合し、転送に対するパラ
メータを記憶する。

チャネルバッファユニットＣＢＵは共通チャネルユニッ
トＣＣＣと６個のチャネルヘッドＣＨＵで形成され、各
ＣＨＵの作用はＣＣＵから来る４オクテツト語を受け、
これらのオクテットを周辺サブ方式インターフェース俺
１に直列して転送するか、またはＰＳＩから一連のオク
テットを受け、ＣＣＵに転送される４オクテット語を形
成するよう集める。

このために各ＣＣＵは例えば１６オクテツトの容量のバ
ッファメモリを入力／出力オペレーションに対して有し
ている。保守パネルユニットＰＭＵは次の装置との間の
通信を許す。

ーオベレータによって制御されることを許すオペレータ
パネルＳＯＰ−中央パネルに利用されるよう非同時的に
使用される保守パネルＳＳＰと保守チャネルＭＣ。

ＰＭＵはプロセッサ操作の間に検知されたエラーが通告
され、どの機械がそのエラーに対応すべきかを決定する
。更にエラーの場所を見出すために必要な保守を行なう
。ＰＭＵはサブ方式パネルＳＳＰに接続されている。

マイクロプログラムメモリーこ対する制御ステージＲＣ
Ｕは或る状態下では中央プロセッサの操作を制御する。

この場合は、ーュニットＣＳＵ内に含まれたマイクロプ
ログラム語にアドレスする。

−実行中にマイクロプログラム語を記憶する、ートラッ
ピングと割込みを取扱う、ーマィクロプログラムが実行
される優先権準位を制御するーフアームウェアの実行を
制御する ＲＣＵはマイクロプログラム語を制御メモリＣＳＵから
他のユニットに転移し、マイクロプログラム内の次のア
ドレスを計算する。

各マイクロブ。グラム語は例えば４オクテットの長さで
、プロセッサの他の部分内にある５個のマイクロ作用を
同時に制御する。演算論理回路ＡＬＵはＩＧ隼／２進算
術計算と４オクテツトオベランドのロジックオペレーシ
ョンを行なう。

セグメント化されたアドレス、メモリリング、セグメン
ト番号を計算し、保守モード内の“ｃ山ｍ山’’オペレ
ーションを行なう。同期ステージＴＥＵはＣＰＵで使用
される種々の信号を設けるクロックを含み、同期パルス
の伝達と、ＣＰＵサイクルの長さを決定し、石英発振器
によって支配される三つの時間測定装置を含む。局地メ
モリユニットＳＰＵは例えば９６藷の議取り／書込みメ
モ川こよって形成され、レジスタの内容を記憶すること
ができ、方式のパラメータに対するものである。更に各
マイクロプログラム準位に対する作業地域を含む。ェミ
ュレータュニットＥＭＵは本出願人のフランス特許出願
第７３４２７１３号（Ｐ．７８３）の発明を形成する。

第２図は入力／出力制御器ＩＯＣの役目を示す簡単化さ
れた配置図を示す。

二つの周辺制御器ＰＣＵのそれぞれは周辺装置のいくつ
かの部材に接続されている。二つのＰＣＵはそれらの左
側で制御器ＩＯＣに接続され、制御器ＩＯＣは中央プロ
セッサＣＰＵと中央メモリＭＭによって形成された組合
せに接続される。次に説明するようにＣＰＵはデータを
中央メモリに送るように用いられ、その唯一の目的は絶
対アドレス計算にのみ用いられる。

統計的にデータ入力と出力オペレーションは普通の大き
さの方式では全処理時間の約１／１０の時間を要するこ
とが計算されている。

これはＩＯＣは全処理時間の１／１０のみ動作すること
を意味する。これは方式を使用するときの無駄な時間を
表わす。この発明による入力／出力制御器ＩＯＣは中央
プロセッサＣＰＵに組込まれていることである。中央プ
ロセッサのいくつかのステージは純粋にＩＯＣステージ
である。第１図にはこれらのステージはＩＯＣの記号が
付され点線で囲まれた中にある。含まれた主要なものは
共通の制御回路ＣＣＣとチャネルヘッドＣＨＵである。
説明したＣＰＵの全ステージは入力／出力オペレーショ
ンにおいても他の全部の処理と同じように脇動する。

しかし特別のＩＯＣレジスタがデータ管理ステージＤＭ
Ｕに導入され、アドレス計算ユニット内に含まれたメモ
リの容量は増加される。第２図のブロック図は実際状態
を表わすものでなく、ＩＯＣは部分的にＣＰＵに組込ま
れている。これより後の説明ではＩＯＣは中央メモリと
周辺装置の部材との間のデータ転送に必要な装置の組合
せであると考える。更に正確に言うとＩＯＣ制御装置は
周辺制御ユニットと中央メモリとの間の接続を行なうの
に役立つ組合せ装置であり、或る状態下ではＩＯＣは中
央プロセッサＣＰＵを呼出す。この発明の一つの目的は
ＩＯＣとＰＣＵとの間で装備を分け合う装置を設けるこ
とである。この目的のため次に説明するようにジョブの
階級組織は入力／出力オペレーションの優先を処理オペ
レーション自体に対して与える。第３図はこの性質のマ
ルチプレックスを示す。

ＰＣ山ま四つのロジックチャネルを持つものと考える。
チャネル１と３は遂行中の一つのチャネルプログラムを
有し、チャネル４は待ち合せ列の中にあり、そのプログ
ラムはまだ始まっていない。最後にロジックチャネル２
に組合わされたプログラムは無く、そのプログラムは得
られるが示されていない。このステージでＰＣＵはチャ
ネル制御エントリＮｏ．３をロジックチャネル３で行な
う。ＰＣＵは次を求める、ーチヤネル３からの次の命令 −または接続されるべきロジックチャネルＮＯ．１とそ
のＣＣＥ、出さるべきＮＯ．２。

−またはロジックチャネルＮＯ．４に開始さるべき新し
いプログラム。

第４図はＩＯＣの展開図である。

図の右側にＰＣＵ１，２，３が示され、それぞれは同じ
種類の周辺装置に接続されている。各ＰＣＵはインター
フェースＰＳＩを通じてバッファメモリＲＦに連絡する
。それらの間の転送は物理チャネルテーブル内に物理チ
ャネルェントリＰＣＥを配置する作業メモリＳＰＵ内の
ポィンタによって行なわれる。これはロジックチャネル
ェントリＬＣＥがその中にあるチャネルテーブルに達す
るのを許す。バッファメモリＲＦのすべては前にその作
用を説明した共通の制御回路ＣＣＣに接続されている。
回路ＣＣＣの出力でデータはチャネル制御ユニットに通
され、ＤＭＵに、それから主メモリＭＭに送られる。主
メモリＭＭは。ジックと物理チャネルテーブルの外にＩ
ＯＣの作業を支配するチャネル制御ェントリＣＣＥから
形成されたチャネルプログラム自体も含む。周辺方式イ
ンターフェース塔１ １０Ｃと同期されるべき適宜のＰＣＵの間でデータの転
送を許す通信通路がある。

一つのグループに分けられた２５のＰＳＩの線がある。

−９本のデータ転送線と１６本の制御線である。データ
転送線（ＤＬＯないしＤ１７とＰ）は往復方向通路で１
オクテツトの中である。（８データビットと１奇数パリ
ティビット）これらのデータ伝達線はＰＣＵからＩＯＣ
へのデータオクテットの転送（議取り操作）またはＩＯ
ＣからＰＣＵへの転送（書込み操作）に使用される。議
取り操作は周辺装置に発生されたデータオクテツトまた
はサービスコードを関連するデータ、またはその逆を転
送する。サービスコードはＰＣＵでＩＯＣに伝えられ、
ＰＣＵに関連したチャネルプログラムの遂行を制御する
。

サービスコードと組合せられたデータの組合せはサービ
スコードシーケンスと呼ばれる。書込み操作はデータ、
または周辺装置または周辺装置に組合せられた制御レジ
スタのいずれかへのチャネル命令、またはＩＯＣへの転
送をチェックするためＰＣＵ‘こ伝えられるＩＯＣ命令
の転送を行なうことができる。制御線はインターフェー
スを通じてデータを伝え、シーケンスを識別し、転送を
終了し、ＩＯＣ内のデータシーケンスを変え、ＰＣＵを
ゼロにリセットし、方式の制御を許し、ＰＳＩ通信を組
織し、ＰＳＩのチェックまたは診断を許す。

すべての線は単方向である。呼出し線ＩＮはＰＣＵに始
まりＩＯＣで終了し、呼出し線ＯＵＴの場合はその逆と
なる。

インターフェースＰＳＩは中央ユニットＣＰＵおよび周
辺制御装置ＰＣＵの配置に第９図に示されるようなある
いはいくつかの設備をおく。

この図において、交叉線は以下に示すような意味の基準
表示信号を転送する。

（矢印は転送の方向を示す）。ＳＣＩはサービスコード
開始信号である。

ＳＥＯは入出力制御器がサービスコードをいつでも受け
入れることができることを意味する出力認可信号である
。

ＳＴＩおよびＳＴＯはインターフェースを通してデータ
の転送を制御する。

ＴＭＩは周辺制御器によるデータ転送の終了を示す信号
である。

ＴＭＯは中央ユニットより発信されたデータの転送の終
了を示す信号である。

ＣＰＷ（チヤンネルプログラム待ち）はチャンネルプロ
グラムが中央ユニットのハードウェア／ファームウェア
に待機していることを周辺制御器に警告する信号である
。

ＩＮＷ命令が周辺制御器に通過するように入出力制御器
の待ち行列にすでにおかれていることを周辺制御器に警
告するために使用される信号である。

ＩＳＯは誤差が転送シーケンスで検出され、この事実を
周辺制御器に知らせる信号である。

ＲＳＯは周辺制御器を再開始し、それを既知状態におく
信号である。

特にそれは直ちに休止されるべき周辺制御器および入出
力制御器間の対話を可能とする。ＯＰＯはインターフェ
ースに接続された入出力制御器が動作していることを示
す信号である。

ＯＰＩはインターフェースに接続された周辺制御器が動
作していることを示す信号である。ＭＩＴは周辺制御器
が少くとも１チャンネルプログラムを遂行する時間毎に
“１”になる信号である。

ＲＥＩは周辺制御器が１チャンネルプログラムを遂行し
、特定の命令（チャンネルの大きさ）を受ける時間毎に
“１”になる信号である。

ＤＡＯは診断されるべきインターフェースＰＳＩを許す
信号である。

ＰＳＩにおける入出力の動作は中央メモリに含まれるチ
ャンネルプログラムに明記され、それは各チャンネルプ
ログラムに含まれる命令により書き取られるような入出
力動作をさす周辺制御器である。

それ故、周辺制御器はチャンネルプログラム指示器を使
用してチャンネルプログラムをアクセスしなければなら
ず、それはデータ転送用の開始命令を議取り、新しい命
令する等の種々の動作によりチャンネルプログラムを遂
行する。このチャンネルプログラムを遂行する方法はサ
ービスコードの使用により達成され、チャンネルプログ
ラムに含まれる命令はこれらのサービスコード‘こ応答
して周辺制御器に転送される。サービスコードは新規な
プログラム、データ転送の開始または続行、入出力命令
等をコード化したものである。チャンネルプログラムの
構成はチャンネルプログラムの見出しからなり、これは
チャンネルプログラムおよびその第１番目がＣＣＯ０、
第２番目がＣＣＷＩと呼ばれる二語で各々作られたチャ
ンネル制御ェントリＣＣＥの絶対アドレスＣＰＡＡに対
応する第１番目の語を有する四語により形成される。第
５図はこの構成を示す。チャンネルプログラムの見出し
‘ま次の情報を含む。

‘１｝ チャンネルプログラムと関連するチャンネル番
号、これは論理チャンネル番号ＬＣおよび特定のインタ
ーフェースＰＳＩのハードウェアに対応する物理的チャ
ンネル番号と呼ばれる番号ＰＣで作られる。

１つの中央ユニットはｎ個の周辺制御器とｎ個のＰＳＩ
インターフェースを有する。

（２）チャンネルプログラムの有する優先順位は他のプ
ログラムと比較して行なわれるべきである。

‘３｝ あるメッセージに対するセマフオのアドレスは
（ＧｉＤｉ）はチャンネルプログラムの実行中指示され
る。

‘４）周辺装置の細部の状態の区分を得るデータは蓄積
され得る。

チャンネルプログラム見出しの形式は第４図に示される
。

チャンネル制御ェントリＣＣＥは周辺装置のようなもの
へのまたはこれからの簡単な入出力動作を決める。

その二語は‘１’チャンネル命令 ｛２１ フラッグ（Ｈａｇ）区分 （３’アドレス情報 を含む。

チャンネル制御ェントリの形式は第５図に示される。

チャンネルプログラムで行なわれる種々の段階は次のよ
うなものである。

○｝ 結合段階、この段階ではチャンネルプログラムは
それと関連する論理チャンネルに結合される。

論理チャンネルにすでにそれ自身のチャンネルプログラ
ムに結合されている論理チャンネルの待ち行列におかれ
る。‘２１ 実行段階、この段階ではチャンネルプログ
ラムと関連する論理チャンネルは周辺制御器がチャンネ
ルプログラムに含まれるチャンネル命令を遂行するよう
な待ち行列を取り出す。

【３’終了段階、周辺制御装置は事象報告メッセージの
終りを中央ユニットと関連する入出力制御器に伝達する
。

ＩＯＣおよび周辺制御装置間の情報を交換するこの方法
の特徴は以下のようなものである。

−その双方向特性：議取り書込み動作が同じインターフ
ェース線に沿っておきる。

ーサソプリング信号ＳＴＩおよびＳＴＯは他の線の１つ
に隷属される。

ーデータはサンプリング信号と同じ時間に線上に現われ
る。

これは同時にに、データが転送され、サンプリング信号
におけるこれらが発生される時間の間に提供される必要
がある安全余裕を最適化するのに従来遭遇した難点を除
去する。−バッファレジスタのデータの受容は３つの信
号がインターフェースで交換した後のみ起こり得る。

第１の信号は信号ＳＴＩの伝達を表わし、第２の信号は
信号ＳＴＯによる応答を表わし、第３の信号は信号ＳＴ
Ｉの尾縁の伝達を表わす。このように、サンプリングさ
れたデータはインターフェースの線上で完全に安定して
いるので誤差の可能性はない。これらの後者の特徴は中
央ユニットをその遠隔の周辺制御装置に接続し、それら
が接続の長さに全く無関係で装置を接続する時には特別
な予備策をとる必要がないことを意味する。

データ転送用のＣＣＥの形式は第７図に示される。

この特殊なＣＣＥと関連するチャンネル命令はＰＣＵに
よる制御動作または周辺装置および主メモリ間のデータ
の転送を明記する。“カウント”としるした区域は転送
の入出がおきる主メモリバッファのオクテット（比ｔｅ
ｔ）間隔の大きを与え、次の語は適当なチャンネル命令
を含むデータ転送用の主メモリバッファの第１番目のオ
クテツトの間隔の絶対アドレスである。

チャンネルプログラムは正常にあるいは異常に終了し得
る。第１の場合、伝達された最後のＣＣＥはチャンネル
プログラムの終りを示す。第２の場合チャンネルプログ
ラムの実行は中間のＣＣＥが遂行された時停止する。こ
れらの両方の場合には、周辺制御装置は中央ユニットに
終了を示すサービスコード、これに続く論理チャンネル
番号ＬＣと簡略状態の転送を伝達する。チャンネルプロ
グラムの終了段階を示すシーケンスが図面に示され、こ
れは事象通知よりのものと同一である。チャンネルプロ
グラムの遂行 チャンネルプログラムの遂行は異なる段階になければな
らない。

結合段階中、チャンネルプログラムはそれが関連する論
理チャンネルに結合される。これから論理チャンネルは
すでにそらのチャンネルプログラムに結合された論理チ
ャンネル待ち行列（Ｑ／ＬＣ／ＩＮＩ）におかれる。実
行段階とは論理チャンネルが行列から取り出され、ＰＣ
Ｕがチャンネルプログラムに含まれる制御命令を遂行し
ている間の段階である。

終了段階の間、ＰＣＵはプログラムメッセージの終論を
伝達する。

遂行されるべきチャンネルプログラムに対して、適当な
論理チャンネルがＣＯＮＮＥＣＴ情報によりそれに結合
される。

ＣＯＮＮＥＣＴ情報はチャンネルプログラムの絶対アド
レスＣＰＡＡを関連の論理チャンネルのためのェントリ
にＥに供給し、チャンネルを全てが同じ物理的チャンネ
ルを使用する論理チャンネルの行列におく。

少くとも１つの論理チャンネル待ちがなければ、ＣＰＷ
線は論理“１”の状態になる。

各物理的チャンネルは遂行されるべき論理チャンネル待
ち（Ｑ／ＬＣ／ＩＮＬ）の行列の１が割当てられる。各
行列は対応するＰＣＵによりそれらの呼出された命令の
論理チャンネルを編制する。

チャンネルプログラムが開始命令を受けた各論理チャン
ネルには、それが配置される行列から取り出される時Ｃ
ＰＷは論理“０”を受ける。

行列Ｑ／ＬＣ／ＩＮＩ中におかれた論理チャンネルは、
関連するチャンネルプログラムの優先順位におかれ、か
つ到達命令の各優先レベル内におかれる。連結データの
転送の遂行 ＩＯＣの目的は、データ転送シーケンス中インターフェ
ース門１における転送速度がＰＣＵに依存せず、かつ遂
行されるデータ連結の事実により影響されるべきでない
ということである。

この理由のため、１６のオクテット容量のバッファ記憶
ＲＦは各ＰＳＩに挿入される（第４図参照）。これらの
バッフア記憶のためのインターフェースはＰＣＵ側で１
オクテット幅であり、中央メモリ側で４オクテツト幅で
ある。中央メモリおよびバッファ記憶（例えば１．６６
メガオクテツトノ秒）間の転送速度はこのインターフェ
ース（例えば１．２５メガオクテット／秒）に対してＰ
ＳＩを通る最大の転送速度より早い。データの連結は中
央メモリ段におけるカウントがオーバする時ファームウ
エアにより行なわれ、それが行なわれる間オークテツト
はＰＣＵおよびバッファ記憶間を転送され得る。書込み
動作（ＭＭＰＣＵ）中、オクテットは先ず中央メモリか
らバッファ記憶に転送され、その後ＰＣＵに転送される
。

論取り動作（ＰＣＵＭＭ）中、ＰＣＵにより伝達された
オクテットは、先ずバッファ記憶に記憶され、それから
中央メモリに送られる。

オクテツトはデータ転送シーケンスすなわちＤＱシーケ
ンスと称せられるハードウェアノフアームウェアシーケ
ンスの間バッファ記憶および主メモリ間を転送される。

関係するシーケンスは４オクテットの長さである。この
データが記録されるべき中央メモリの位置は、アドレス
計算ユニットＡＣＵ内のレジス夕ＳＰＡに配置される２
０ビットのアドレスにより得られる。このアドレスは各
ＤＱシーケンスの終端で更新される。データ転送を監視
するために、３個のカゥン夕が各チャンネルヘッドＣＨ
Ｕに対して必要である。

これらは、第１のカウンタＳＰＣと、他の２つのカウン
タＬ，およびＬ２であり、第１のカウンタＳＰＣは第１
０図に示されるように、チャンネル制御ユニットＣＣＵ
に配置され、遂行される段階にあるチャンネル制御ェン
トリＣＣＥの場合になお中央メモリレベルから伝送され
るべきオクテットの数を示し、２つのカウンタＬ，およ
びＬは、チャンネルヘッドＣＨＵに配置される。カウン
タＬは適当なＣＣＥの場合にＰＳＩ段になお転送される
べきオクテットの数を示すのに使用され、Ｌ２はそれに
表ＤＣＡ内の次の数のＣＣＥに示されるその転送の長さ
を供給する。

カウンタＬはオクテットがＰＳＩを通して転送される時
間毎に１個ずつカウントダウンされ、カウンタＳＰＣは
中央メモリに転送されるべきオクテットの数だけ各ＤＱ
シーケンスにおいてカウントダウンされる。

非連続データの転送は表ＤＣＡの最後のＣＣＥと同じ方
法で行なわれる。

制御すなわち周辺状態転送はパラメータ（メモリ作用お
よびカウント）がファームウェアにより直接計算される
データ転送と同じ方法で行なわれる。周辺制御装置ＰＣ
Ｕが遂行されるべき新しいチャンネルプログラムをさが
す時、行列から取り出されるのに最高の優先順位を有す
る論理チャンネルは最初に到達した１つである（これは
先入れ先出し法ＦＩＦＯである）。ＰＣＵはサービスコ
ードＩＮＰ（新しいプログラムを示す）のシーケンスを
ＩＯＣに伝達することにより遂行されるべき新しいチャ
ンネルプログラムをさがす。このシーケンスは１オクテ
ットに書かれる。行列において、各論理チャンネルはリ
ンクと関連する。

これは行列の次の論理チャンネルの数を含む論理チャン
ネルェントリＬＣＥの区域および次の論理チャンネルと
関連するチャンネルプログラムの優先順位ＰＲＩである
。行列見出しリンクは行列の第１の論理チャンネルの数
と関連するチャンネルプログラムの優先順位レベルを含
み、これは対応する物理的チャンネルのためのェントリ
に記憶される。

チャンネルプログラムの遂行はサービスコードシーケン
スによるＰＣＵによって制御される。

サービスコードシーケンスはチヤンネルプログラムと関
連するチャンネル制御ェントリの内容に２つのポィンタ
すなわち制御ポィンタＣＭＰと制御ポィンタＣＷＰとに
よりアクセスを与える。制御ポィンタＣＭＰはチャンネ
ル制御ェントリの制御語ＣＣＷＯを指すことのみできる
。

このポインタは絶対アドレスであり、プログラムが遂行
中であるチャンネル制御ェントリＣＣＥを示す。それは
チャンネルプログラムに対応する物理的チャンネルェン
トリにＥの１語に記憶される。制御ポィンタＣＷＰはチ
ャンネルプログラムの任意のチャンネル制御語をさすこ
とができる。ＯＷＰは絶対アドレスであり、アクセスを
プログラムが行なわれているチャンネル制御ェントリＣ
ＣＥの諸ＣＣＷＯおよびＣＣＷＩの内容に与えるＣＷＰ
アドレスはチャンネルプログラムが遂行されている物理
的チャンネルに対応する局部蓄積ＳＰＵ（語ＰＡＯ）の
１藷に記憶される。サービスコードシーケンス ＣＰＷ線の論理状態が“１”である時、遂行されるべき
プログラム用の行列Ｑ／ＬＣ／ＩＮＩの中にチャンネル
プログラム待ちと関連する少くとも１つの論理チャンネ
ルがある。

行列の第１の論理チャンネルと関連するチャンネルプロ
グラムを遂行し始めるために、ＰＣＵは俺１のデータ転
送線に沿って“初期の新しいプログラム”シーケンスと
称せられるサービスコードシーケンスをＩＯＣに伝達す
る。

ＩＯＣは第１の論理チャンネルを待ち行列から取り、チ
ャンネルプログラムの見出しおよび第１のチャンネル制
御ヱントリＣＣＥからの論理チャンネル番号をＰＣＵに
伝達する。

ＩＯＣはチャンネルプログラムに対応する論理チャンネ
ルェントリＬＣＥそのものに記憶されるプログラム絶対
アドレスを基礎として２つのチャンネルプログラムポィ
ンタＣＭＰおよびＣＷＰを発生する。ポィンタＣＭＰは
チャンネル用の第１のェントリＣＣＥ中の制御語にＣＷ
Ｏを指し、ポィンタＣＷＰはチャンネル用の第１の制御
ェントリ中の語にＣＷＩかまたは第１ェントリのチャン
ネル命令の型で決まる第２ェントリ中の語ＣＣＷＯのい
ずれかを指す。プログラムポインタシフトチャンネル命
令が遂行された時間毎に、ＰＣＵはＩＯＣにサービスコ
ードシーケンスを伝達し、チャンネルプログラムポイン
タをシフトする。

このサービスコードの主な機能はＣＭＰおよびＣＷＰ用
の値を変えることである。いくつかのオプションがある
。すなわち一命令反復；ＣＭＰおよびＣＷＰは再び同じ
チャンネル制御ェントリを指す。

このオプションはＰＣＵが丁度遂行されるチャンネル命
令で再び始めたい時使用される。一正常モード；ＣＭＩ
およびＣＷＰは新しいチャンネル制御ェントリを指し、
１つのチャンネル制御ェントリ（増加モード）だけかま
たは２若し〈はそれ以上のチャンネル制御ェントリ（ス
キップモード）のいづれかの方向にシフトされる。一丸
め反復（ｒｏ肌ｄｒｅｐｅａｔ）：ＣＭＰおよびＣＷＰ
はシフトされず、なお同じチャンネル制御ェントリＣＣ
Ｅを指している。

このオプションはＰＣＰが遂行中であるチャンネル制御
ェントリの新しいデータ転送ラウンドで始めたい時使用
される。サービスコードシーケンスはポインタＣＭＰお
よびＣＷＰのシフトを追従すべき作用を示す。

これは、ーチャンネル命令が転送されることなく低い優
先順位データの転送、−チャンネル命令が転送されるこ
となく高い優先順位データの転送、−チャンネル命令の
転送、 −データの転送がチャンネル命令（組合わせモード）に
より要求されるならば、チャンネル命令の転送および高
い優先順位データの転送、であり得る。

データ転送の優先順位レベルは周辺制御器ＰＣＵにより
下ろされる。

データ転送の開始 次の２つの場合の１つにおいて開始される。

−チャンネルプログラムの第１のェントリＣＣＥ中のチ
ャンネル命令により要求されるデータの転送、ーポイン
タシフト用のサービスコードシーケンスはチャンネル命
令転送によってのみ追従されるポィンタシフトを示し、
チャンネルはデータ転送を要求する。

データ転送はＰＣＵがＩＯＣに“開始データ転送”シー
ケンスと称せられるサービスコードシーケンスを伝達す
る前には始まり得ない。チャンネルプログラムによって
行なわれるプロセスは以下の如くである。

ＩＯＣ←ＰＣＵ ＣＰＷ（１において）→ ←初期の新しいプログラムＩＮＰ 論理チャンネル番号および第１のチャンネル制御ェント
リＣＣＥの関連するプログラムチャンネル中の導入→遂
行された第１のチャンネル制御ェントリＣＣＥ←シフト
されたプログラムポインタ次のＣＣＥ→ ←データ転送開始 ←遂行されたＣＣＥデータの転送 ←シフトされたプログラムポインタ 等。

チャンネル命令 チャンネル命令に６つの形がある。

−データ転送；論取り／書込み／入力制御／出力制御、
ーデータ転送なしの制御、−無条件分岐（ＵＣＢ）、 −検査および準備、 ーデータ転送なしの制御（即時）、 条件分岐（即時）；正常条件分岐／索引分岐。

これらの命令はＩＯＣにより遂行される無条件分岐ＵＣ
Ｂ、検査および雰リセット用のもの以外は全てＰＣＵに
より遂行される。即時として述べられた命令は論理“１
”における“フラッグ”の指示器が現われることにより
区別される。

チャンネル制御ェントリは図に示される。データ転送ヱ
ントリの形式（第８図） この形のェントリと関連するチャンネル命令は周辺機器
間またはＰＣＵの制御レジスタおよび主メモリ間のデー
タ転送に関係する。

カウントフィールドは転送がおこなわれる主メモリのバ
ッファ間隔のオクテツトを長くする。

このフィールドは決して零ではない。データバッファ記
憶の絶対アドレスは対応するチャンネル命令の結果とし
て行なわれるデータ転送用の主メモリにある第１オクテ
ツトの絶対アドレスである。

実行中のチャンネル制御ェントリのモード各ＣＣＥはデ
ータ連結指示器および命令連結指示器を含み、これらは
ェントリが実行されるべきモードを指すのに使用される
。

命令連結では、チャンネルプログラムの各ＣＣＥにおけ
る連結指示器は論理“０”である。各ＣＣＥはそれが無
条件分岐ＵＣＢェントリまたは検査にある場合を除いて
は実行されるべきＰＣＵ‘こ伝達される。これらの後者
は前述したようにＩＯＣによって実行される。連結制御
指示器はチャンネルプログラムの最後のＣＣＥにおいて
それが“０”である場合以外は論理“１”の状態にある
。データ連結モードにおいて、データブロックの転送は
、たとえソースすなわち中央メモリのブロックの目的が
連続的でなくても割込まないで追従する。

データブロックはデータ連結配列ＤＣＡに配置される一
組の制御ェントリＣＣＥを使用することにより連結され
る。ＤＣＡのェントリはデータ転送、分岐、または検査
命令専用である。各ＣＣＥはデータブロックの転送を要
求する。ＤＣＡ中の全てのブロックの転送は同じ形（議
取りまたは書込み）であるべきである。連結したデータ
配打皿ＣＡの各チャンネル制御ェントリＣＣＥにおいて
、連続指示器は無条件分岐の場合、指示器が無視される
時および指示器が論理“０”にあるＤＣＡの最後のＣＣ
Ｅの場合を除いては、論理“１”にセットする。

データ連結配列ＤＣＡの各ＣＣＥにおいて、連結制御指
示器は最後のＣＣＥの場合以外は論理“１”にある。デ
ータ転送用の第１の制御ェントリＣＣＥのみが周辺制御
装置ＰＣＵに伝達される。この方法において、ＰＣＵは
連結モードのデータ転送（議取りまたは書込み）を知ら
せ、ＤＣＡヱントリを単に普通のチャンネル制御ェント
リと見なす。その他のチャンネル制御ェントリはＩＯＣ
により遂行される。転送はＩＯＣが線ＴＭＯを論理“１
”にセットする時またはＰＣＵが線ＴＭＩを上昇させる
時終了する。チャンネルプログラムにおいて、結合して
遂行されるチャンネル制御ェントリとＤＣＡェントリが
あり得る。ＩＯＣ命令 チャンネルプログラムが遂行されている間、例えば誤差
が検出された時ＩＯＣは情報をＰＣＵに送る必要がある
。

これがＩＯＣ命令の機能である。ＩＯＣ命令を周辺制御
装置に送るために、ＩＯＣは線ＩＳＯまたは線ＩＮＷ（
第９図）を論理“１”にセットし、ＰＣＵに対して“開
始ＩＯＣ命令”シーケンスと呼ばれるサービスコードシ
ーケンスを送るために待機する。ＩＯＣは転送されるべ
きＩＯＣ命令がチャンネルプログラムの遂行の非同期で
ある命令である時はいつでもＩＳＯ信号を出す。これは
誤差が検出される場合または論理チャンネルェントリの
簡略状態のために貯えられたフィールドがＰＳＢオクテ
ットにより占められ、ＰＳＵが事件報告の開始サービス
コードシーケンスまたはプログラムの終結の開始サービ
スコードシーケンスのいずれかを伝達することにより記
憶装置におきたい新しい簡略状態を受け入れるために利
用できない時に生ずる。スタツクと称せられるＩＯＣ命
令はそれが、ＰＣＵが含むスタック並びに簡略状態のシ
ーケンスを１時的おくべきであることをＰＣＵに知らせ
る。ＩＯＣは非同期シーケンスがＰＣＵに伝達されるべ
き時はいつでもＩＮＷ信号を発生する。

これは次の３つの場合に生ずる切断命令 ＣＰＵ（中央プロセッサ）がチャンネルプログラムを非
結合するための切断命令を送出する時、ＩＯＣは切断命
令を形成し、これは非結合されるべきチャンネルプログ
ラムに適当な論理チャンネル番号と共にＰＣＵに送られ
、その遂行は最終段階に入っている。

以下の命令の如く、切断命令は入出力命令であり、これ
らはプログラムの一部を成すソフトウェア命令である。

再開命令ＰＣＵ（周辺制御装置）が中止されたチャンネ
ルプログラムの遂行を再開するために、中止命令を受け
てチャンネルプログラムの遂行を中止したならば、中央
プロセッサは再開命令を送出する。

このＩＯＣ命令は中止されたチャンネルプログラムに適
当な論理チャンネル番号と共にＰＣＵに送られ、ＰＣＵ
はチャンネルプログラムの遂行を再開する。ＩＯＣは前
述の如くＩＯＣ命令をＰＣＵに伝達した。

スタツク命令論理チャンネルェントリの簡略状態のため
に貯えられたフィールドは自由となる時、スタツク命令
に続いてＰＣＵにスタックされた簡略状態はＩＯＣに伝
達され、この後者はＰＣＵ‘こ伝達される非スタック命
令を公式化する。

“簡略状態”フィールドは２つの方法でからにされる。
【ａ｝ 論理チャンネルを取り出す（ＦＬＣＨ）ための
ＩＯＣ命令によって、‘ｂー 送出されている２つの指
令間で中央プロセッサは装置モニタに関して信号ＰＲＲ
の状態を分析する。

ＰＲＲ＝１ならば、少くとも１つの簡略状態のオクテッ
トはそのためにＩＣＥの中に貯えられた区域を占有し、
ＣＰＵは論理チャンネルェントリのその他の状態区域の
全てをからにする。異なったチャンネルプログラムがど
れでも１つの物理的チャンネルで送出されることは可能
である。

また、ＰＳＩの線ＩＮＷを高状態にさせる異なったＩＯ
Ｃ指令が同時に待機され、それらの関連したチャンネル
プログラムと共に適当な周辺制御装置に送られることは
可能である。待機しているＩＯＣ命令に関する論理チャ
ンネルは行列Ｑ／ＬＣ／ＩＮＷにおかれる。

物理的チャンネル当り１つの行列がある。各行列は論理
チャンネルを関連したＩＯＣ命令が到達する命令中に配
列する。ＩＯＣ命令が所望のＰＣＵに伝達された時、論
理チャンネルは行列から除去される。全ての論理チャン
ネルが行列から除去された時、線瓜Ｗは“０”に戻る。
連結 行列Ｑ／ＣＣ／ＩＮＷの論理チャンネルはそうの関連し
たＩＯＣ命令が到達した命令中に配列される。

第２のＩＯＣ命令がすでに行列中にある論理チャンネル
と関連付けされるべきであるならば、チャンネルはその
初期の場所を確保し、第２の時間を行列中におかない。
非連結 ＰＣＵがサービスコードの最初のシーケンスを伝達する
と、それは適当な待ち行列の中におかれた第１の論理チ
ャンネルと関連するＩＯＣ命令を受ける。

それから論理チャンネルは行列から取り去られる。

この論理チャンネルと関連した第２のＩＯＣ命令があっ
た場合、チャンネルは両方のサービスコードシーケンス
がＩＯＣにより受信された時のみ行列から取り去られる
。

行列リンキング 行列において、論理チャンネルはリンクにより結合され
る。

これは行列の次の論理チャンネル番号を含む論理チャン
ネルェントリＩＣＥの区域である。行列の見出し‘ま行
列中の第１の論理チャンネルの番号を含み、適当な物理
的チャンネルェントリＰＣＥに記録される。

論理チャンネルの多重化 論理チャンネルと関連する異なったチャンネルプログラ
ムが同時に送出されることは可能である。

周辺制御器ＰＣＵは多重化することにより物理的チャン
ネルの使用を制御する。あるチャンネルプログラムから
その他のチャンネルプログラムにわたるいかなる変換（
観察の動作点から）もＰＣＵにより作られ、これは新し
いチャンネルプログラムと関連する論理チャンネルの番
号を含むサービスコードシーケンスを伝達する。

これが事実である時、第１のプログラムの遂行は中断さ
れ、第２のプログラムが始まる。チャンネルプログラム
が送出されている間、ポィンタＣＭＰはＰＣＥに記録さ
れ、ボィンタＣＷＰはデータ転送がおきるの沿う物理的
チャンネルに対応する局部記憶装置（アドレスパッド語
ＰＡＯ）に記録される。その他のプログラムに走行させ
るためにチャンネルプログラムが中断されると、第１の
プログラムからのポインタは論理チャンネルェントリの
特別な区域に記憶される。新しいプログラムのポィンタ
ＣＭ円‘まＬＣＥから物理的チャンネルェントＩＪＰＣ
Ｅに伝達され、新しいプログラムのポィン夕ＣＷＰまＩ
ＣＥから中央メモリへ伝達される。データ転送の場合 ＰＣＵの高優先順位のチャンネルプログラムを走行させ
るためにデータ転送を中断する。

データ転送中、ＩＯＣと共に転送された各オクテットに
対して記憶する。すなわち一局部記憶ＰＡｌ、転送され
たオクテットの絶対王〆モリアドレス内に、データ転送
が行なわれている物理的チャンネルに対応する語内に、
ーデータ転送が遂行されている物理的チャンネルに対応
するワーキングカウン夕ＳＰＣの語になお転送されるべ
きオクテツトの番号。

ーデータ転送が中断されるならば、ＩＯＣは適当なチャ
ンネルェントリ内の予備を働かす。

ーボインタＣＭＰおよびＣＭＰ −転送した最後のオクテットの絶対主メモリアドレスす
なわちデータアドレス一なお転送されるべきオクテツト
の数。

これは剰余値である。チャンネルプログラムの中断後、
データ転送が他のチャンネルプログラムのために再開さ
れなければならない場合、ポィンタ、データアドレスお
よび残余カウントは論理チャンネルェントリＬＣＥから
取り去られ、それぞれ物理的チャンネルェントリ（アド
レスエントリ内でＣＭＰ）およびワーキングカウンタ（
残余値）に挿入される。

“開始データ転送”と称するサービスコードシーケンス
はデータ転送を制御するために使用される。このために
、サービスコードオクテツトはデータ転送が開始されて
いるかまたは再開されているかどうかを示す１ビットを
含む。

詳細な状態転送の場合 データ転送の場合のように、詳細な状態の転送は他の論
理チャンネルと関連するチャンネルプログラムにより中
断され、その後再開され得る。

詳細な状態の転送が中断されると、データアドレスおよ
び残余値のみが適当な論理チャンネルェント川こ記憶さ
れる。‘‘開始詳細状態転送”と称するサービスコード
シーケンスは状態転送を制御するために使用される。

オクテットの１ビットは転送が始まっているかあるいは
連続しているかを示す。データラウンドまたは詳細状態
ラウンドの転送ＰＣＵが中断し、その後装置の使用を最
適化するようにデータまたは詳細状態の転送を再開する
時、データすなわち状態ブロックは１つまたは２つの部
分に分割される。

部分転送に含まれるブロックの各部分はデータまたは状
態ラウンドと呼ばれる。データラウンドの転送の再試み ラウンドの転送がオーバすると、ＰＣＵは転送を再試み
る。

再試み用のパラメータはラウンドの転送の始めに適当な
物理的チャンネルェントリの予備区域に記憶される。こ
れらのパラメータは、−ＣＷＰポインタ−剰余カウン値 −転送されたラウンドの第１のオクテットの絶対アドレ
スである。

ポインタシフトシーケンスはデータラウンドの転送を再
開するために使用される。物理的チャンネルの多重化 例えばＩＯＣに接続された６つの物理的チャンネルがあ
り得る。

それらは０〜５と番号付けされる。異なるチャンネルプ
ログラムは異なる物理的チャンネルで同時に遂行され得
る。ＩＯＣはその関連したマイクロプログラムの助力で
同時動作を処理する責任がある。ＩＯＣは２つの形のデ
ータ処理を認める。すなわち、ーサービスコードの処理 −データまたは詳細状態のデータの処理。

各形に対して高い優先順位レベルおよび低い優先順位レ
ベルがある。

これらの形をなす処理の全ての優先順位は中央プロセッ
サよる動作の優先順位より高く、これに対する優先順位
レベルは４である。

所定の時機において、異なる物理的チャンネルが異なる
優先順位レベルの処理を要求するならば、優先順位装置
は最高の優先順位のジョブを選択し、その他のものを持
たせる。

所定の時機において、物理的チャンネルまたはＰＣＵの
ための処理に入り、かつＩＯＣの優先順位装置が最高の
優先順位の他のジョブを選択するならば、走行中のジョ
ブの処理を中止する中断が生じ、そのための新しいジョ
ブに置換する。

中断したジョブは新しいジョブが終了した時再開される
。このようにジョブは最高の優先順位のジョブが完成さ
れた時それらの優先順位命令で連続して中断されかつ再
開される。町ＣファームウェアはＩＯＣにより遂行され
る処理の種々の優先順位レベルに対応するあるいくつか
のマイクロプログラムブロックから成る。

ＩＯＣにより遂行されるジョブの変化から生ずるマイク
ロプログラムの中断はＩＯＣ中断である。第１０図は主
メモリＭＭおよび周辺制御装置ＰＣＵ間のデータ変換を
続ける入出力動作に含まれる種々の段のダイアグラムで
ある。

ＰＣＵはオクテツトずつのデータをチャンネル見出しＣ
ＨＵに伝達し、ＣＨＵは本質的には例えば４×４マトリ
ックスを形成する一群のバッファレジスタから成る。レ
ジスタＳＣＲはそれらを演算装置によって使用するため
にサービスコードを記憶する。カウンタＬ，はいずれか
の方向のＰＳＩを通して伝達されたビット数をカウント
する。差カウンタＤＰはバッファ記憶ＲＦに供給された
オクテツト数と、そこから送出されたオクテット数との
間の差を常に計算している。従って、差カゥンタＤＰは
所定の時間において、ＣＨＵのバッファ記憶ＲＦ中の利
用できる位置の数を示す。バッファ記憶ＲＦに含まれる
データはメモリ語に対応するように１群の４オクテット
のメモＩＪＩこ伝達される。不幸にも、４つずつ伝達さ
れべきオクテツトは占有されていない位置すなわちすで
に負荷されてないかまたは他に読取られていないかのい
ずれかの位置によって書取られるようにそれらをバッフ
ァ記憶に書込む。メモ川こ書込みするために、藷の第１
オクテツトがそれ自身メモリの第１の位置に書込むこと
が必要であり望まれることは残余である。それ故、デー
タ管理ユニットＤＭＵにおいて、後で詳細に述べるよう
にオクテツトを整列するために使用されるデータ入力バ
ッファレジスタＩＢとデータがバッファ記憶ＲＦに転送
される前にデータを整列するために使用されるデータ出
力バッファレジスタＯＢが提供される。

レジスタｍ，ＯＢと中央メモリとの間のデータの転送は
チャンネル制御ユニットＣＣＵ‘こ設けられたカウンタ
ＳＰＣにより制御される。カウンタＳＰＣはチャンネル
プログラムの機能として、中央メモリと各ＣＨＵのバッ
ファ記憶との間でなお転送されるできオクテットの数を
示す。アドレス計算ユニットＡＣＵは局部記憶アドレス
ＰＡを含み、これは各ＰＣＵと紙合う、アドレスＰＡＯ
およびＰＩの２つのアドレスを含む。

ーレジスタ内容すなわちアドレスＰＡＯを遂行されるチ
ャンネルプログラムのための制御語ＣＣＷを示す。

−レジスタ内容すなわちアドレスＰＡｌは中央メモリに
転送されまたはこれから転送される最後のオクテツトＤ
Ｏのアドレスを含む。

第１１図は前述した第１０図をさらに拡大して示すもの
である。

印刷機、データ、磁気テープユニットおよびディスクユ
ニットのような周辺部材はアダプタＤＡを経て周辺制御
装置ＰＣＵに接続される。

例えば各周辺制御装置ＰＣＵ‘ま理論的に２５６の周辺
装置を意味する２５６の論理チャンネルまで監視する。
適当なＩＯＣはインターフェ・−ス凶１を経て周辺装置
と通信する。各周辺制御装置ＰＣＵに対してチャンネル
見出しＣＨＵが対応する。第１１図には６つのＣＨＵが
示される。前述したように、各ＣＨＵはバッファ記憶を
含み、ファームウェア命令、対話信号および要求信号を
受信する。第１１図において、６つのＣＨＵの第２セッ
ト（ＣＢＵで示す）は実線で示され、多重ユニットＣＭ
Ｕは破線で図むように示される。共通チャンネル回路Ｃ
ＣＣは遂行されるべきチャンネルプログラムの優先順位
の命令の機能としてＣＨＵを選択する。各ＣＨＵに入出
力するデータの伝達は４つのオクテツト幅であり、前に
適用した規定に基づくそれぞれ読取り、書込みをするた
めに使用される２つのチャンネルＤＲおよびＤＷの責務
である。

１６ビット幅のチャンネルＣＨＤＡはマイクロ命令を並
行にアンドゲート２０および２１を経てユニットＲＣＵ
からバッファユニットＣＢＵへ所望の時間に伝達させる
。

ＣＣＣからの出力側でデータはチャンネル制御ユニット
ＣＣＵに転送される。

このユニットは転送されたオクテットの前進的な移動を
制御し、各ＣＣＵ‘こ関するオクテットをカウントし、
各入出力レベルに対するＣＨＵ番号を与え、カウンタＳ
ＰＣ（図示せず）を使用することによりあり得るかもし
れない２つのＣＢＵユニットの１つを選択することがで
きる。演算および論理ユニットＡＬＵはファームウェア
によりＩＯＣマイクロプログラム計算のために使用され
る。

補助局部記憶ＳＰＵは各段の中断における状態レジスタ
の内容を保護するようにＩＯＣ動作に割当てられるある
いくつかの位置を有する。アドレス計算ユニットＡＣＵ
は制御アドレスＣＡ用の位置および各物理的チャンネル
のためのデータアドレス用の位置を含む。実用的な理由
から、制御アドレス用に１６の位置とデータアドレス用
に１６の位置がある。制御装置ＣＳＵは４組のＩＯＣマ
イクロプログラムを含み、その各々は１つの優先順位レ
ベルに中央プロセッサによる動作を制御するレベル４の
マイクロ命令を加えたものに相当する。また特定したメ
モリのための制御ユニットＲＣＵは支配する入出力の一
部を作動させ、従って遂行されるべきマイクロ命令はし
ジスタＲＤに供給され、段は次のマイクロ命令のアドレ
スＮＥＸＡを計算する。アドレス計算ユニットＡＣＵは
インターフェースユニットＭＩＵを経て中央メモリＭＭ
を有するチャンネルアドレスを交換する。データはデー
タ管理ユニットＤＭＵを経て交換され、その中のレジス
タＸＢは遂行されているチャンネルプログラムを含み、
レジスタＩＢおよびＯＢは前述したように中央メモリに
供給され、または取り出されるデータを含む。データは
図面に１／Ｏ ＤＡＬと示るしたチャンネル制御ユニッ
トＣＣＵの回路に整列される。第１２図は整列動作の原
理図である。

第１１図の回路１／Ｏ ＤＡＬから来るデータ用の入力
信号はＩＢＡＬと呼ばれる。この信号は整列信号である
。データ出力の場合には信号はＯＢＡＬと呼ばれる。入
力信号ｍＡＬが整列される方法は以下に述べられる。第
１ １図の１／Ｏ ＤＡＬ段の前に、ＣＨＵから釆たデ
ータはＤＲおよびＤＷと称するデータ路（ＲＣＨ）０：
３２に沿って移動する。

中央メモリに待機している各サイクルは多くて４オクテ
ツトすなわち３２ビットを含み、これらはマスクＭ２（
第１２図参照）に整列され、選択された後このデータ路
から取り出される。整列動作に対して、算出は次のよう
に得られる。−直列の第１のオクテットの指示、これは
しジスタＲＦまたはバッファ記憶により与えられ、前の
議取りサイクルに関するパラメータで決る（講読取りは
前述したように一致したセンス中で理解される）。

中央メモＩＪ‘こ書込まれるべきデータの第１の無印オ
クテツトの指示、これは（Ｐへ３．０：２により与えら
れる。

−転送方向、これはＰＬ（実際にはマスクの効果を持つ
）により与えられる。

データ路のオクテツトの命令はＣＭＰ２：２（チャンネ
ル見出しＣＨＵにおかれたレジスタ）により示される。

瓜凪２：Ｚ』０，ならは．オクテット １，２，３，４
であるｏの命令は０１， ″ ４，１
，２，３ ″１０， ″ ３，４，
１，２ ″１１， ″ ２，３，４
，１ ″ＩＢＡＬにおけるオクテツトを整列するための
データは中央メモリアドレス（ＰＮｎ）の最後の２ビッ
トで与えられる。

（ＰＡｎ）３０：２二皿，左らは．オクテット１，２，
３，４であるｏの命令は０１， ″ ×，
１，２，３ ″１０， ″ ×，×，１
，２ ″〃 １‘Ｘ‘Ｘ‘× 〃 〃 ‘１１
ＰＬ＝１の場合、メモリアンドレはこの場合に増大され
る。

ＰＬ＝０の場合、アドレスは減少され、整列は次のよう
になる。

しＰＡｎ）３０：２二００，ならは．オクテット１，×
，×，×で‐ある。

の命令は０１， ″ 〃 ２，１，×，×
〃１０， ″ ３，２，１，× 〃
１１，″ ４，３，２，１ ″これらの
表の中で記号×の存在はマスクＭ２の作用の結果として
オクテットが受信されないので、オクテツトの値が重要
でないことを示す。

信号ＰＬの値によって示される移動の方向は、周辺装置
が正万向の議取りか、逆方向の読取りであるかを簡単に
示す。ＣＭＰ２：２および（ＰＡｎ）３０：２に対する
種々の値は１針固の可能な偶発性を決めることができる
。

全てのビットが零であるならば、整列はマスクの介在な
いこ起き、これは第１２図の底部にふされる。中央メモ
リおよびチャンネルヘッドＣＨＵ間の書込み信号の場合
のコード化は中央メモリのアドレスが増大できるのみ以
外は同じ原理に従う。

結局データを整列するにには、単にレジスタ○Ｂ（第１
１図）を左にシフトすることにある。第１２図はこの整
列が起きる原理を示す。管理ユニットＤＭＵはチャンネ
ル制御ユニットＣＣＵを経てチャンネルヘッドＣＨＵに
接続される。２つの可能性がある。

すなわち、ーデータは整列される、換言すれば語のオク
テット１，２，３および４はアドレス１，２，３および
４で中央メモ川こ書込まれ、逆もまた同じである。

ユニットＣＣＵは単にデータメッセージを一方向または
他方向に与える。−データは整列されない、換言すれば
、語の第１のオクテットは中央メモリに書込まれるべき
第１にないが、書込まれるべき第１のオクテットは語の
第２、第３および第４にある。

この事象では、更新マスクＭＩまたはＭ２は１，２また
は３のオクテットを伝達するために活動し始める。これ
らのマスクは剰余カウントＬＳＰＣｎ）および交換要求
ＣＤＰの大きさにより制御される。

また、入力データの方向にあるマスクＭ２の値は、転送
の方向を現定する信号ＰＬの値に従う。ＣＨＵ側では次
のオクテツトのアドレスはしジスタＣＭＰ２：Ｌにより
与えられ、ＤＭＵ側では、それはＣＣＵの中に配置され
るカゥンタにより与えられる。メモリアドレスは前述の
ようにＡＣＵ状態で計算される。マスクＭ１（出力）の
場合に更新すると、信号ＣＣＲ２により影響され、マス
クＭ２の場合には信号ＣＨＭＫ（Ｑ：４）により影響さ
れる。マイクロプログラムの使用は実質的に装置を倹約
して作動する入出力制御器を得ることを可能にする。

事実上、中央プロセッサＣＰＵはアドレス計算ユニット
ＡＣＵ中に予備レジスタそして管理ユニットに３つのバ
ッファレジスタを追加することにより入出力動作の操作
を可能にする。ＩＯＣ特有のユニットは整列ユニットお
よび優先順位決定ユニットにより形成される。この構造
は、入出力プログラムを擬似プロセスとして処理するこ
とを可能とし、この出願と同日に出願された“入出力制
御装置”に対する特許出願に明記されている手法を使用
するセマフオによりメッセージをそれらに通過させるこ
とを可能にする。

【図面の簡単な説明】

第１図はデータ処理装置の中央プロセッサおよび主メモ
リの配置図、第２図は入出力制御装置が接続される方法
を示すブロック図、第３図はチャンネルプログラムが物
理的チャンネルで多重化される方法を示すブロック図、
第４図はこの発明に係る入出力装置の拡大図、第５図は
チャンネルプログラムを示す図、第６図はチャンネルプ
ログラム見出しの形式を示す図、第７図はチャンネル制
御ェントリの構成を示す図、第８図はデータ転送用のチ
ャンネル制御ェントリＣＣＥを示す図、第９図は、ィン
タフェィスＰＳＩを示す図、第１０図は周辺制御装置お
よび中央メモリ間を接続するブロックを示す図、第１１
図は中央プロセッサに内蔵される入出力制御装置の実施
例を示す図、第１２図はデータ整列の原理を示す図であ
る。 図中、ＭＭは中央メモリ、ＰＣＵは周辺制御装置、ＣＰ
Ｕは中央プロセッサ、ＡＣＵはアドレス計算ユニット、
ＣＨＵはチャンネルヘッド、ＣＣＣは共通チャンネル回
路、ＣＣＵはチャンネル制御ユニット、ＤＭＵはデータ
管理ユニット「ＭＩＵは中央メモリインターフェース、
ＣＳＵは制御記憶装置、ＲＣＵは中央メモリ制御ユニッ
トである。 第２図第３図 第１図 第１２図 図 寸 藤 図 山 縦 図 山 滋 図 ト 舷 図 〇 蛾 図 ｒ： 船 第９図 第１０図

Claims (1)

1. 【特許請求の範囲】 １ 複数個の周辺装置と、チヤネルプログラムを記憶し
   ている主メモリを含んだ中央プロセツサとを備えたデー
   タ処理装置において、 前記主メモリおよび前記複数個
   の周辺装置間でのデータ転送を制御するために、 少な
   くとも１組の周辺制御装置であつて、各々が前記周辺装
   置の一群に接続されてその動作を制御するものと、 前
   記中央プロセツサの主メモリおよび前記周辺装置間でデ
   ータを緩衝しかつ転送するための１組のチヤネルヘツド
   であつて、その各々が前記１組の周辺制御装置のうちの
   対応する周辺制御装置に接続され、かつ次のもの、 前
   記周辺制御装置または前記主メモリのいずれかからのデ
   ータを受ける一群のバツフアレジスタ、 この一群のバ
   ツフアレジスタに接続され、前記チヤネルヘツドの前記
   一群のバツフアレジスタおよび前記対応する周辺制御装
   置間でいまだ転送されるべきバイトの数を計数するカウ
   ンタ、 前記バツフアレジスタに接続され、前記バツフ
   アレジスタ内にデータを受けるに有用な最初の空き場所
   のアドレスを与えるメモリポインタ、 転送されるべき
   次のバイトの前記バツフアレジスタ内のアドレスを与え
   るためのポインタレジスタ、および このポインタレジ
   スタおよび前記メモリポインタに接続され、前記一群の
   バツフアレジスタに入つたバイトの数および出た数の間
   の差を計算する差カウンタ、を含んだものと、 前記１組のチヤネルヘツドの各々の一群のバツフアレ
   ジスタに接続され、前記１組のチヤネルヘツドの選ばれ
   た１つおよびそれに対応する周辺制御装置へのおよびか
   らのデータの転送を選択的に制御する共通チヤネル回路
   と、 前記主メモリへまたはから転送されるデータを一
   時的に記憶するためのレジスタを含み、データブロツク
   内の適当なシーケンスで該レジスタ内のデータ語を順序
   付けることによつてデータを整列させるデータ管理ユニ
   ツトと、 このデータ管理ユニツトおよび前記共通チヤ
   ネル回路に接続され、前記データ管理ユニツトのレジス
   タおよび前記主メモリの間でのデータ転送を制御すると
   共に、前記一群のバツフアレジスタおよび前記主メモリ
   の間でいまだ転送されるべきデータバイトの数を示すチ
   ヤネル制御ユニツトと、を備えたデータ転送制御装置。 ２ 第２の共通チヤネル回路、この第２の共通チヤネル
   回路に接続された複数個の第２のチヤネルヘツド、およ
   び第２の組の対応する周辺制御装置を含み、 前記チヤ
   ネル制御ユニツトは、 前記データ管理ユニツトへおよびから転送される前記
   データを整列するための手段と、 前記最初に述べたお
   よび前記第２の共通チヤネル回路からの優先順位を示す
   優先順位指示信号を受け、そして最も高い優先順位を有
   する優先順位指示信号を選択して前記対応の共通チヤネ
   ル回路へのまたはからのデータの伝送を可能とする手段
   と、 前記チヤネル制御ユニツトから伝送されるべきデ
   ータを計数する手段と、 前記中央プロセツサへの割込
   み信号の伝送を発生し、それにより現在のプログラムの
   実行を終らせる手段と、を含んでいる特許請求の範囲第
   １項記載のデータ転送制御装置。 ３ 前記主メモリおよび前記データ管理ユニツトに接続
   されたアドレス制御ユニツトを含み、このアドレス制御
   ユニツトは、前記データ管理ユニツトから転送されるデ
   ータおよび制御命令を受けるべく主メモリ内の特定のア
   ドレスへのポインタを記憶するレジスタを有している特
   許請求の範囲第１項記載のデータ転送制御装置。 ４ 前記チヤネル制御ユニツトはさらに、前記主メモリ
   および前記チヤネルヘツド間で転送される信号を選択し
   かつ整列させるための１組のマスキング装置を備えてい
   る特許請求の範囲第１項記載のデータ転送制御装置。 ５ 前記チヤネルヘツドはさらに、次のチヤネル制御エ
   ントリの転送の長さを計数する第２のカウンタを備えて
   いる特許請求の範囲第１項記載のデータ転送制御装置。