JPS6022672Y2 - 光電スイツチ装置 - Google Patents

Description

【考案の詳細な説明】 本考案は回転可能なシャッタを有する光電スイッチ及び
エンコーダから構成され、且つシャッタの回転方向及び
回転量を示す信号を出力する光電スイッチ装置に関する
。

光電スイッチ装置は小型で且つ３次元の接続を必要とし
ないので、種々の電気・電子回路に利用されている。

光電スイッチ装置はスイッチ部とエンコーダ部から戒り
、スイッチ部はＬＥＤ （発光ダイオード）等の発光体
、ホトトランジスタ等の２個の光検知器、発光体と光検
知器の間に回転可能に設けたシャッタから構成される。

従来の光電スイッチは、例えば本出願人に係る特開昭５
４−３６１９４に開示されている。

この従来例では、スイッチ部の２個の光検知器はシャッ
タに結合した制御用ノブの動作に従ってグレーコード信
号を出カシ、クレーコード信号はエンコーダ部に於いて
分析されスイッチのシャッタの回転方向及び回転量が検
知される。

第１図はシャッタの窓２２と光検知器２４，２６の位置
関係を示す図である。

第１図において、複数の平行破線は夫々シャッタの切換
停止位置を示している。

窓２２が光検知器２４或いは２６に面している場合には
、光検知器２４或いは２６は窓２２を通して光を受けて
電気信号に変換する。

この状態をオン状態という。

窓２２が光検知器２４或いは２６に面していなければ、
光検知器２４或いは２６には光が到着しない。

。この状態をオフ状態という。

窓２２が矢印２８の方向（即ち左側）に動いた場合の光
検知器２４Ｘ、２６Ｙのオン（Ｏで示す）及びオフ（Ｓ
で示す）の位相関係を第２図に示し、窓２２が矢印３０
（即ち右側）に動いた場合の光検知器２４．２６のオン
及びオフの位相関係を第３図に示す。

尚、第１図の場合と同様に、第２図及び第３図において
、複数の平行破線は夫々シャッタの切換停止位置を示し
ている。

第２図及び第３図の波形の位相関係によって、窓２２の
移動回転方向が判ることに留意されたい。

従来の光電スイッチ装置のエンコーダは、光検知器の出
力信号の立上り及び立下りを検知して１サイクルに４個
のパルスを出力している。

このパルスは可逆カウンタに印加されてシャッタの切換
量（或いは移動量）に変換される。

カウンタの計数方向（アップ或いはダウン）は、２個の
光検知器の出力の位相関係を検知して制御される。

従来のエンコーダは４個のパルス毎に即ち回転シャッタ
の１回転毎にシャッタの回転方向を検知するので、所謂
電気的バックラッシュ（検知遅れ）を生ずる。

即ち、回転シャッタの回転方向が検知位置から更に１回
転する前に変化する場合、回転シャッタが検知位置を横
切るまで２個の検知器の位相関係が変化しないので回転
方向が検知できない。

このように従来の光電スイッチ装置には、電気的バック
ラッシュという問題があった。

したがって、本考案の目的は電気的バックラッシュを有
しない光電スイッチ装置を提供することである。

以下、本考案の１実施例を添付の図面を参照して詳細に
説明する。

第４図は本考案に係る実施例の回路図である。

第１及び第２光検知器２４，２６が光電スイッチ内に設
けられ、窓２２（第１図参照）の移動（例えば回転運動
）に応じて光源（図示せず）からの光を選択的に受ける
。

本実施例では光検知器はホトトランジスタである。

ホトトランジスタ２４．２６のコレクタは正電圧源に接
続し、エミッタは夫々抵抗器３２．３４を介して基準電
圧源に接続している。

ホトトランジスタ２４．２６に光が入射すると、オン状
態となりエミッタ電圧は高レベルになる。

逆に、ホトトランジスタ２４，２６への光がシャッタに
よって遮られると、２４．２６はオフ状態となりエミッ
タ電圧は低レベルとなる。

ホトトランジスタ２４．２６のエミッタ信号Ａ、Ｂ（第
５図参照）は夫々インバータ３６，３８に印加され、イ
ンバータ３６の出力信号Ｃ及びインバータ３８の出力信
号りは夫々次段のインバータ４０．４２に印加される。

インバータ３６〜４２の出力信号の時間遅れを無視する
と、インバータ４０．４２の出力信号は夫々エミッタ信
号Ａ、 Ｂに等しいので、以下インバータ４０．４２の
出力信号Ａ、 Ｂとする。

インバータ４０の出力信号Ａは第１及び第２単安定マル
チバイブレータ（以下単安定マルチバイブレータをＭＶ
と略す）４４．４６の夫々のトリガ入力端Ｔに印加され
、インバータ４２の出力信号Ｂは第３ＭＶ ４８及び第
４ＭＶ５０の夫々のトリガ入力端Ｔに印加される。

第１ＭＶ ４４及び第３ＭＶ４８は夫々信号Ａ及びＢの
立上りでトリガされ、第２ＭＶ４６及び第ψ１Ｖ５Ｇは
夫々信号Ａ及びＢの立下りでトリガされる。

第１ＭＶ４４〜第４ＭＶ５０の出力パルスのパルス幅は
抵抗器及びコンデンサから構成されるタイミング回路５
１ （時定数は例えば１０にΩ×１００ｐＦ）によって
定まる。

ナンド・ゲート５２は、インバータ３８から信号りを受
は且つ第１ＭＶ ４４のＱ端子から信号Ｅを受ける。

即ち、ゲート５２は第１ＭＶ４４の出力信号及びホトト
ランジスタ２６の反転出力信号の論理積を求める。

ナンド・ゲート５４は、インバータ４２から信号Ｂを受
は且つ第２ＭＶのＱ端子から信号Ｇを受ける。

即ち、ゲート５４は第２ＭＶ４６の出力信号及びホトト
ランジスタ２６の非反転出力信号の論理積を求める。

ナンド・ゲート５６は、インバータ４０から信号Ａを受
は且つ第３ＭＶのＱ端子から信号Ｉを受ける。

即ち、ゲート５６は第３ＭＶ ４８の出力信号及びホト
トランジスタ２４の非反転出力信号の論理積を求める。

一方、ナンド・ゲート５８は、インバータ３６から信号
Ｃを受けると共に第４ＭＶのＱ端子から信号Ｋを受ける
。

即ち、ゲート５８は第４ＭＶ５０の出力信号及びホトト
ランジスタ２４の反転出力信号の論理積を求める。

ナンド・ゲート５２〜５８の夫々の出力信号Ｍ−Ｐは、
ナンド・ゲート６０に印加される。

ここで、ナンド・ゲート５２〜６０は出力端に反転信号
を発生するので、ナンド・ゲート６０はナンド・ゲート
５２〜５８で求めた論理積の論理和を求めることになる
。

尚、ナンド・ゲート５２〜６０は第１論理ゲート回路を
構成する。

ナンド・ゲート６２（第２論理ゲート回路）には、第１
ＭＶ４４〜第φ１Ｖ５０の夫々のＱ端子から信号Ｆ、
Ｈ，Ｊ、及びＬが印加される。

ここでナンド・ゲート６２は第１〜第４ＭＶの反転出力
信号を受けるので、これら第１〜第４ＭＶの出力信号の
論理和を求めることになる。

ナンド・ゲート６０の出力ＲはＤ型マルチバイブレータ
６４の入力端りに印加され、ナンド・ゲート６２の出力
ＱはＤ型マルチバイブレータ６４のクロック端Ｃに印加
される。

ナンド・ゲート６２の出力Ｑは更に第５ＭＶ６６のトリ
ガ入力端に印加される。

第５ＭＶ６６にはタイミング回路６８が接続し、このタ
イミング回路６８の時定数は第１ＭＶ４４〜第４ＭＶ５
Ｑの夫々に接続したタイミング回路５１の時定数と等し
い。

Ｄ型マルチバイブレータ６４及び第５ＭＶ６６は夫々ナ
ンド・ゲート６２の出力Ｑの立上り及び立下りでトリガ
される。

Ｄ型マルチバイブレータ６４のＱ端子の出力Ｔは第４図
の出力端子７０及びナンド・ゲート７２に印加され、一
方、Ｑ端子の出力はナンド・ゲート７４に印加される。

第５ＭＶ６６のＱ端子の出力Ｓはナンド・ゲート７２．
７４に印加され、ナンド・ゲー）７２．７４の出力端は
夫々可逆カウンタ７６のＵＰ入力端及びＤＯＷＮ入力端
に印加される。

カウンタ７６の並列出力は夫々緩衝器７８を介してデコ
ーダ８０に印加され、デコーダ８０の出力は夫々次段の
回路（図示せず）を制御する。

尚、第１ＭＶ４４〜第４ＭＶ５０としては例えば７４Ｃ
２２１型の素子を用い、Ｄ型マルチバイブレータ６４と
しては例えば４０１銚の素子を用い、カウンタ７６とし
ては例えは７４Ｃ１９３型の素子を用い、デコーダ８０
としては例えば７４４７Ａ型の素子を用いればよい。

第５図は、回転シャッタが時計方向に回転した場合の第
４図の回路の動作を説明するための各信号Ａ−Ｔ（第４
図）の波形図である。

第５図の波形Ａ、 Ｂは夫々第２図の波形Ａ、 Ｂに等
しく、第１ＭＶ４４〜第４ＭＶ５０は波形Ａ、 Ｂの立
上り及び立下りで夫々波形Ｅ−Ｌの信号を出力する。

ナンド・ゲート６２の出力信号の波形Ｑは光電スイッチ
の回転量を表わし、１サイクル（回転シャッタの１回転
）に４個のパルスが現われる。

第５図に示すように波形Ｑの位相が波形Ｒの位相と等し
い場合には、Ｄ型マルチバイブレータ６４のクロック端
Ｃに印加される信号の波形Ｑは、マルチバイブレータ６
４のセット・アップ時間を補償するために遅延手段（図
示せず）を挿入して遅延され。

したがって、シャッタの回転方向が時計方向の場合には
、波形Ｔは常時１高（Ｈ）、レベルとなる。

尚、第５図において、例えば波形Ｒの位相が波形Ｑの位
相に比べて遅れていれば、波形Ｑの遅延時間を同相の場
合よりも大きくしなければならないことは当然であり、
また波形Ｑの位相が波形Ｒより遅れていれば遅延手段は
不要である。

マルチパイプレーク６４のＱ端子の出力（即ち、信号Ｔ
）は１高ヨレベルでありＱ端子の出力は１低ヨレベルな
ので、ナンド・ゲート７２のみが信号Ｓをカウンタ７２
の騨入力端に印加する。

したがってカウンタ７２はカウント・アップ動作を行う
。

第５ＭＶ６６は信号Ｑの立下りでトリガされるので、信
号Ｓの位相は信号Ｑの位相に対して遅延してカウンタ７
６の動作前にマルチバイブレータ６４をセット・アップ
する。

一方、シャッタが反時計方向に回転すると（第１図の矢
印３０及び第３図参照）、第４図の信号Ａ−Ｔの波形は
第６図に示したようになる。

第６図に示しように、信号Ｍ−Ｐの波形は総て１高ヨレ
ベルとなり、信号Ｓの波形は第５図の場合と変らないが
信号Ｔは１低（Ｌ）、レベルとなる。

したがって、ナンド・ゲート７４のみが信号Ｓをカウン
タ７６のＤＯＷＮ入力端に印加するので、カウント７６
はダウン・カウント動作となる。

このように、シャッタの回転方向が反時計方向の場合に
は信号Ｔは常時１低ヨレベルであることに留意されたい
。

ところで、光電スイッチのシャッタの回転方向が、第７
図に示すように、時点Ｔｏで時計方向から反時計方向に
変化したとすると、信号Ｔは略同時点で１高ヨから１低
ヨレベルに変化する。

尚、信号Ｓはシャッタの回転方向に拘らず、信号Ａ及び
Ｂの立上り及び立下りを検知することによって発生する
パルスから構成される。

以上説明したように、本考案に係る光電スイッチ装置に
は、従来例から見られる電気的バックラツシュが存在し
ないことが判る。

したがって、本考案の光電スイッチ装置のシャッタの回
転方向は、回転方向切換えと同時に検知できるので実用
上非常に有用である。

以上、本考案の好適な実施例を説明したが、当業者は用
途に応じて本実施例の変形変更を行うことは容易である
。

例えば、Ｄ型マルチバイブレータ６４のクロック端が第
５ＭＶ６６の出力信号Ｓを受けるようにしてもよいし、
第５ＭＶ６６の出力略に適当な遅延手段を挿入してもよ
い。

【図面の簡単な説明】

第１図は光電スイッチのシャッタの窓と光検知器の位置
関係を示す図面、第２図及び第３図は光検知器の出力の
位相関係を示す光検知器の出力波形図、第４図は本考案
の１実施例のブロック図、第５図〜第７図は第４図の動
作を説明するための信号波形図である。 ２４・・・・・・第１光検知器、２６・・・・・・第２
光検知器、４４・・・・・・第１単安定マルチバイブレ
ータ、４６・・・・・・第２単安定マルチバイブレータ
、４８・・・・・・第３単安定マルチパイプレーク、５
０・・・・・・第４単安定マルチバイブレータ、５２〜
６０・・・・・・第１論理ゲート回路、６２・・・・・
・第２論理ゲート回路、６４・・・・・・Ｄ型マルチバ
イブレータ。

Claims (1)

【実用新案登録請求の範囲】
1. 発光体、第１および第２光検知器間、上記発光体並びに
   上記第１及び第２光検知器間に回転可能にに設けられた
   シャッタを有する光電スイッチと、上記第１光検知器の
   出力信号の立上り及び立下りにって夫々トリガされる第
   １及び第２単安定マルチバイブレータと、上記第２光検
   知器の出力信号の立上り及び立下りによって夫々トリガ
   される第３及び第４単安定マルチバイブレータと、上記
   第１単安定マルチバイブレータの出力信号及び上記第２
   光検知器の反転出力信号の論理積、上記第２単安定マル
   チバイブレータの出力信号及び上記第２光検知器の非反
   転出力信号の論理積、上記第３単安定マルチバイブレー
   タの出力信号及び上記第１光検知器の非反転出力信号の
   論理積、並びに上記第４単安定マルチバイブレータの出
   力信号及び上記第１光検知器の反転出力信号の論理積の
   論理和を求める第１論理ゲート回路と、上記第１乃至第
   ４単安定マルチバイブレータの出力信号の論理和を求め
   第２論理ゲート回路と、Ｄ端子及びクロック端子に夫々
   上記第１及び第２論理ゲート回路の出力信号を受けるＤ
   型マルチバイブレータとを具え、該り型マルチバイブレ
   ータ及び上記第２論理ゲート回路の出力信号は夫々上記
   シャッタの回転方向及び回転量を示すことを特徴とする
   光電スイッチ装置。