JPS6022677Y2 - アナログ・デイジタル変換器 - Google Patents

Description

【考案の詳細な説明】 本考案は、電圧・周波数変換器を使用したアナログ・デ
ィジタル変換器に関し、その目的は特に入力が零付近で
も正確にディジタル信号に変換することのできるアナロ
グ・ディジタル変換器を提供することにある。

電圧・周波数変換器はアナログ・ディジタル変換器の有
力な手法の１つとして従来から用いられている。

第１図は電圧・周波数変換器を使用した従来のアナログ
・ディジタル変換器の一例を示すものである。

この変換器は入力電圧Ｅｘの極性を零コンパレータＣＯ
Ｍでアナログ的に判別し、負電圧のときは反転増幅器Ｉ
Ｖを介して正電圧として電圧・周波数変換器ＶＦに与え
、Ｅｘに対応した周波数のパルス列に変換する。

電圧・周波数変換器ＶＦによって得た周波数信号はカウ
ンタＣＵで計数され、その計数値は表示器ＤＰで表示さ
れる。

同時にこの変換器においては、零コンパレータＣＯＭに
よって判別される入力電圧Ｅｘの極性が表示器ＤＰで表
示されるようになっている。

入力電圧ＥＸは正と負が存在する。

しかし、負の入力に対して負の周波数が存在しないこと
から、電圧・周波数変換器はそのままでアナログ・ディ
ジタル変換器に利用することができない。

この点について、第１図のアナログ・ディジタル変換器
は零コンパレータＣＯＭにより入力電圧Ｅｘの極性を判
別し、負の入力を正の極性に変換する手段を講じて正、
負の入力をディジタル信号に変換するようにしている。

ところで、第１図の変換器では入力Ｅｘが零電圧付近、
っまりＥｘが完全に零のときはコンパレータＣＯＭでそ
れを判別しょうがなく、このため電圧周波数変換器ＶＦ
の起動があいまいになる。

すなわち、第１図の変換器においては入力零電圧付近で
精度が悪く、実用上問題があった。

本考案のアナログ・ディジタル変換器は、入力のアナロ
グ電圧にそのフルスケール電圧に相当する電圧を加算し
たのち電圧・周波数変換器で周波数信号に変換してこれ
を２倍し、予めプリセットされたフルスケール電圧に対
応する周波数を引算し、零を越えなければそのまま表示
し、零を越えた場合には上記フルスケール電圧に対応す
る周波数から計数周波数を引くようにすることにより、
正・負極性のいずれの零電圧付近の入力でも正確にディ
ジタル信号に変換できるようにしたものである。

第２図は本考案に係るアナログ・ディジタル変換器の一
実施例を示すブロック図である。

第２図において、Ｅｘは入力のアナログ電圧、ＥＭは本
考案に係る変換器のフルスケール電圧（ＥＭｍａＸ）に
相当する電圧である。

Ａは帰還抵抗Ｒｆを有する加算増幅器、ＶＦは電圧・周
波数変換器、２ＣＵはＶＦの出力周波数を２倍の値にカ
ウントするカウンタである。

入力電圧Ｅｘとフルスケール電圧に相当する電圧ＥＭは
加算増幅器Ａで加算されたのち電圧・周波数変換器ＶＦ
で周波数信号に変換され、カウンタ２ＣＵで２倍の周波
数にカウントされる。

入力電圧Ｅｘに予め電圧ＥＭが加えられているので、電
圧・周波数変換器ＶＦの出力周波数特性は第３図の実線
Ｅｘで示され、カウンタ２ＣＵの出力周波数特性は第３
図の点線２Ｆｘで示される。

ＭＥはフルスケール相当電圧ＥＭに対応した周波数がメ
モリされている記憶回路である。

このフルスケール相当電圧ＥＭに対応した周波数は一定
値であり、これは第３図においては一点鎖線ＦＭで示さ
れる。

ＰＣＵはプリセットカウンタ、Ｕ℃２はアップ・ダウン
カウンタ、ＤＰは表示回路、Ｓｌ、Ｓ２はそれぞれ端子
１と２を有し可動片が連動して切換えられるスイッチで
、常時は可動片はともに端子２に接続されるようになっ
ている。

２倍カウンタ２ＣＵと記憶回路ＭＥの出力端はスイッチ
Ｓ２を介してアップ・ダウンカウンタＬＪＤＣのアップ
・ダウンカウンタＵＤＣのアップ入力端子Ｕに接続され
るとともに、スイッチＳ工を介してプリセットカウンタ
ＰＣＵの入力端に接続され、ＰＣＵの出力端はアップ・
ダウンカウンタＵＤＣのダウン入力端りに接続され、モ
してＵＤＣの出力端は表示回路ＤＰに接続されている。

アップ・ダウンカウンタＵＤＣはその計数値が零になる
と極性信号円を出力し、この極性信号によりスイッチＳ
１．Ｓ２の可動片が駆動され、それぞれ端子１に接続さ
れるようになっている。

このような構成の本考案に係るアナログ・ディジタル変
換器において、説明を容易にするために第１表に示すご
とくの数値を用いて以下にその動作を説明する。

第１表に示す如く、ＥＸｍａｘが仮りに１００ｍＶであ
るとすると、フルスケール電圧に相当する電圧ＥＭは１
００ｒ′ｒＩＶである。

また、電圧・周波数変換器ＶＦは入力ＥＸが一１００ｍ
Ｖでこの電圧・周波数変換器の入力が零のとき出力周波
数Ｆｘが零で、入力ＥＸが＋ｌＱＱｍＶでこの変換器に
加わる電圧が２００ｍＶのときｌ ０ＯｋＨｚ（１）周
波数Ｆｘを出力するようになっている。

したがって、いま入力電圧Ｅｘが例えば５ｍＶの場合、
第１表に示すごとく電圧・周波数変換器ＶＦの出力周波
数Ｆｘは７５ｋＨｚとなり（この周波数は第３図におい
てＦｘ□で示されている）、これがカウンタ２ＣＵで２
倍されて５０ｋＨｚ にカウントされる。

カウンタ２ｃｕの出力２Ｆｘは スイッチＳ２の端子２を介してアップ・グウンカウンタ
ＵＤＣに与えられ、ＵＤＣはこれをアップカウントする
。

一方、記憶回路ＭＥにはフルスケール相当電圧ＥＭに対
応した周波数ＦＭがメモリされている。

このＦＭの値を第１表に示すごとく仮に１００ｋ Ｈｚ
とすると、プリセットカウンタＰＣＵはスイッチＳ１の
端子２を介してこの記憶回路により１００ｋＨｚの周波
数がプリセットされている。

アップ・ダウンカウンタＵＤＣはカウンタ２ＣＵの出力
周波数２ＦＸをアップカウントしたのち、今度はプリセ
ットカウンタＰＣＵの出力ＦＭをダウンカウントする。

ＵＤＣがプリセットカウンタＰＣＵの出力ＦＭをダウン
カウントし終ると（すなわち、２ＦＸ ＦＭ）、ＵＤ
Ｃのカウント数は５０ｋ Ｈｚとなる。

これは第３図においてはＦｘ□′で表わされる。

ＦＸｌで示される８０ｋ Ｈ２の周波数信号は表示回路
ＤＰにおいてアナログ入力電圧５９ｍＶに対応したディ
ジタル信号としてその極性（正）とともに表示される。

その後、所定のタイミングをおいて、アップ・ダウンカ
ウンタＵＤＣの計数値は制御回路（図示せず）の出力信
号により、リセットされる。

次に一５９ｍＶの入力のときについて説明する。

この場合、電圧・周波数変換器ＶＦの出力周波数Ｆ×は
２５ｋＨｚ （この周波数は第３図においてはＦｘ２で
示されている）となり、２倍された５０ｋＨｚの周波数
がアップ・ダウンカウンタＵＤＣでアップ・カウントさ
れる。

次に、アップ・ダウンカウンタＬＪＤＣのダウン入力端
りにはプリセットカウンタＰＣＵの出力が与えられるが
、ＰＣＵには１００ｋ Ｈｚの値がプリセットされてい
るので、アップ・ダウンカウンタＵＤＣてプリセットカ
ウンタＰＣＵの値を引いていくと零を越えてしまう。

ここで、アップ・ダウンカウンタＵＤＣはそのカウント
数が零になったとき、極性信号ＰＳを出力する。

この極性信号ＰＳによりスイッチＳ１．Ｓ２の可動片は
ともに端子１に接続される。

このため、アップ・ダウンカウンタＵＤＣにはそのアッ
プ入力端子Ｕに記憶回路証の出力が与えられ、ｔＪＤｃ
には１００ｋＨｚがセットされる。

一方、スイッチＳ□の可動片が端子１に接続されること
により、プリセットカウンタＰＣＵにはカウンタ２ｃｕ
の出力２Ｆｘである５０ｋ Ｈｚの周波数がプリセット
される。

アップ・ダウンカウンタＬＪＤＣは記憶回路ＭＥの出力
をアップカウントしたのち、プリセットカウンタＰＣＵ
の出力をダウンカウントする。

このため、ｕ℃の内容はＦＭから２ＦＭを引いた値、す
なわち１００−５０＝５０ｋＨ２となる。

この引いた値の周波数は第３図においてはＦｘ２’で示
されている。

Ｆｘ２’で示される５０ｋＨｚの周波数は負の極性を表
わす信号円とともに表示回路ＤＰに与えられ、−５９ｍ
Ｖのアナログ入力に対応したディジタル信号としてその
極性（負）とともに表示される。

また、入力電圧Ｅｘが零のとぎはカウンタ２ＣＵの出力
周波数２Ｆｘは１００ｋ Ｈ２となり、アップ・ダウン
カウンタ［）Ｃにおいてこれからプリセット値の１００
ｋ Ｈｚが引算され、結局ＵＤＣのカウント数は零とな
る。

なお、第１表に示すごとく入力電圧Ｅｘが±１００ｍＶ
、±３９ｍＶのときはもちろんのこと、この以外の値の
アナログ入力、特に入力零付近の電圧でも上記の動作に
順じてそれぞれ正確にディジタル信号に変換することが
できる。

以上説明したように、本考案のアナログ・ディジタル変
換器は、入力のアナログ電圧にそのフルスケール電圧に
相当する電圧を加算したのち電圧・周波数変換器で周波
数信号に変換してこれを２倍し、予めプリセットされた
フルスケール電圧に対応する周波数を引算し、零を越え
なければそのまま表示し、零を越えた場合には上記フル
スケール電圧に対応した周波数から計数周波数を引くよ
うにしてアナログ入力をディジタル信号に変換するよう
にしているので、入力のアナログ電圧が±ＥＸｍａＸ付
近はもちろんのこと、電圧・周波数変換器を使用した従
来のアナログ・ディジタル変換器においては困難であっ
た入力零付近の電圧でもその極性にかかわりなく極めて
正確にディジタル信号に変換することができる。

しかも本考案においては、極めて一般的な電子部品で全
体を構成することが可能であり、小形、安価なアナログ
・ディジタル変換器を得ることができる特徴がある。

【図面の簡単な説明】

第１図は電圧・周波数変換器を使用した従来のアナログ
・ディジタル変換器のブロック図、第２図は本考案に係
るアナログ・ディジタル変換器の一実施例を示すブロッ
ク図、第３図は第２図のアナログ・ディジタル変換器の
動作を説明するための電圧・周波数特性図である。 第２図において、Ｅｘ・・・・・・入力電圧、ＥＭ・・
・・・・フルスケール電圧に相当する電圧、Ａ・・・・
・・加算増幅器、ＶＦ・・・・・・電圧・周波数変換器
、２ＣＵ・・・・・・ＶＦの出力周波数２倍にカウント
するカウンタ、■・・・・・・記憶回路、ＰＣＵ・・・
・・・プリセットカウンタ、ｔＪＤｃ・・・・・・アッ
プ・ダウンカウンタ、ＤＰ・・・・・・表示回路。

Claims (1)

【実用新案登録請求の範囲】
1. 入力のアナログ信号にそのフルスケール電圧を加算する
   加算増幅器、この加算増幅器の出力を周波数信号に変換
   する電圧・周波数変換器、この電圧・周波数変換器の出
   力周波数を２倍にする２倍周波数カウンタ、前記フルス
   ケール電圧に対応した周波数の値がメモリされる記憶回
   路、２倍周波数カウンタの出力端がアップ入力端子に接
   続されるとともに記憶回路の出力端がダウン入力端子に
   接続されるアップ・ダウンカウンタ、このアップ・ダウ
   ンカウンタにおいて前記２倍周波数カウンタの出力より
   記憶回路の出力を引算した結果が零を越えると前記アッ
   プ・ダウンカウンタが出力する極性信号により駆動され
   ２倍周波数カウンタを前記アップ・ダウンカウンタのダ
   ウン入力端子に切換接続した記憶回路の出力端をアップ
   入力端に切換接続する互いに連動した一対のスイッチ、
   および前記アップ・ダウンカウンタの内容と極性信号を
   表示する表示回路を具備したアナログ・ディジタル変換
   器。