JPS60231185A

JPS60231185A - プログラマブルテスタ

Info

Publication number: JPS60231185A
Application number: JP59078743A
Authority: JP
Inventors: リチヤード・ジエイ・アンドリーノ; ビクター・ジー・ザウライデス
Original assignee: Grumman Aerospace Corp
Current assignee: Grumman Corp
Priority date: 1984-04-20
Filing date: 1984-04-20
Publication date: 1985-11-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明はテスト装置の分野に関し、特に種々の電子ユ
ニットを自動的にテストし得るプログラマブルテスタに
関する。

［従来技術とその問題点］アナログ、ディジタル、及びハイブリッド回路素子から
成る複雑な電子装置の市場への導入と共に、この装置を
自動的にテストし得るポータプルテスタのための増大す
る要求が発展してきた。ポータプルテスタのためのこの
要求は、テストされる電子装置の多くがそれ自体ポータ
プルであることを我々が認識する時、さらに増大するも
のである。すなわち、上記電子装置はかなりたびたび動
かされ、且つ違った場所に置かれるものであり、あるい
は航空機などのようにポータプルであることが動作環境
の要素であるので、それ自身ポータプルなものである。

予め選択され適用された刺激に対するデスト中のユニッ
ト（ユニツ］−アンダテスト：　ＵＵＴ）の反応を測定
するシステムが、その技術分野でいくらか知られている
。上記既知のシステムの主要な目的は、予め定義された
規格のとおりに、上記テスト中のユニットが動作するか
、実施可能かどうかを測定することであった。このタイ
プの既知のシステムの重大な欠点の一つは、大抵の場合
それらが配線されており、一つだけあるいはせいぜい二
・三の同様の機能を有するＵＵＴをテス１へするために
特別に形成されているということである。

従って、多数の無関係のりＵＴがテストされることにな
っている場合には、そのような高価なシステムの比較的
多数の在庫を保持することが必要なものである。

いくらかの既知のシステムに固有の問題を解決するため
の試みの一つのアプローチは米国特許明細間第３，７６
４，９９５号に開示されている。しかしながら、上記開
示されたシステムはいくつかの限界と、それに関連する
欠点を持っている。特に、そのコスト及びサイズはさま
ざまな範囲に適用しくりるものであるが、コストに利口
のある応用を妨げる。その上、それはまたテスタをテス
ト中のユニットに適応させるために大きな、非常に複雑
な、高価なインタフェース装置を必要とする。

最善の自動テスタは、いくつかの重要な特質を持つだろ
う。特に、それはシンプル、ローコスト。

アナログ・ハイブリッド・ディジタルモジュールの速や
かなＧｏ／Ｎｏ、−ＧＯＬＷ識ができるへきであり、テ
スト中のユニットにシンプルなインタフェースを提供す
るべきであり、ＡＴＬＡＳのような高級言語にプログラ
マブルであるべきであり、そしてテストパラメータのオ
ン・ライン修正のために供給するべきである。

［発明の目的］この発明は上記の点に鑑みて成されたもので、−上述し
た最善の特質に非常に接近する特徴を持つプログラマブ
ルテスタを提供することを特徴とする特に、テストされる多くの異なる電子ユニットに適合す
るプログラマブルテスタを提供することを目的とする。

［発明の概要］すなわち、この発明によるプログラマブルテスタは、テ
スト中のユニットの動作をテストするためのテストプロ
グラムを不揮発性ストアするための手段を含むインタフ
ェース手段を受入れるための接続手段と、テスト装置に
テスト中のユニツ１〜を適応するために形成された上記
インタフェース手段を受入れるための接続手段と、シス
テムバス手段と、前記システムバス手段に作用的に接続
され、前記テストプログラムを監視するための手段を含
むマイクロコンピュータ手段と、前記システムバス手段
に作用的に接続された前記マイクロコンピュータ手段に
連合されたメモリ手段と、前記システムバス手段に作用
的に接続され、前記マイクロコンピュータメモリ手段に
ストアされた前記テストプログラムをロードするための
手段を含むマイクロプロセッサ制御手段と、前記マイク
ロプロセッサ制御手段と前記マイクロコンピュータ手段
に前記システムバス手段により作用的に接続されたプロ
グラマブル刺激発生手段と、前記マイクロプロセッサ制
御手段とマイクロコンピュータ手段に前記システムバス
手段により作用的に接続されたプログラマブル反応測定
手段と、前記テスト中のユニットに前記インタフェース
手段により前記刺激発生手段と前記反応測定手段とを選
択的に接続し、前記マイクロプロセッサ制御手段に感応
しやすく、スイッチング制御バス手段により作用的に接
続されたプログラマブルスイッチング手段と、前記マイ
クーロプロセッサ制御手段に第１の専用バスにより作用
的に接続される文字数字式ディスプレイ手段と、前記マ
イクロプロセッサ制御手段に第２の専用バスにより作用
的に接続され、前記デストプログラムの監視を始めるた
めの手段を含むキーボード手段とから成っているもので
ある。

「発明の実施例］以下図面を参照してこの発明の一実施例を説明する。第
１図はそのブロック図を示すもので、以下に述べるよう
ないくらかの機能を有するユニットから成っている。

例えばインテル１ＳＢＣ４６４から成る不揮発性メモリ
〈１）は、インタプリタ及び装置ドライバを含むＥＲＲ
ＯＭ／ＲＯＭを６４にバイトまで持っている。上記イン
タプリタは、マイクロコンピュータ（２）上に構成され
たＲＡＭにロードされる解釈コード（インクブリテイブ
コード：ＩＣ）プログラムを解釈するものであり、上記
Ｒ’ＡＭは例えばシングルボードコンピュータのインテ
ルｌ５ＢＣ８６／’１２から成り、上記装置ドライバが
必要とするパラメータ及び指令をそれらにバスするもの
である。

マイクロコンピュータ（２）は３２にバイトのＲＡＭを
含むもノテ、ＥＰＲＯＭ、／ＲＯＭを１６にバイトまで
持っている。上記ＲＡＭは、上記テストプログラムが（
図示しない）インタフェース装置（インタフェースデバ
イス：　ＩＤ）から読み出される時、１６にバイトのＲ
ＡＭが上記ＩＣ形のテストプログラムを格納するために
取っておかれるという点で二つの機能を有する領域に分
けられる。上記ＲＡ　Ｍの残りの部分は、スクラッチパ
ッド、割込みアドレス、スタック、ｅｔｃ、に使用され
る。上記ＥＰＲＯＭ／ＲＯＭはモニタ、エグゼクティブ
、自己診断プログラム、割込みハンドリングルーチンを
含み、上記ＩＤ又は（図示しない）ソフ］〜ウエアステ
イションから上記ＲＡＭに上記ＩＣテスＩ〜プログラム
を読み出すためのプログラム、文字数字式（アルファニ
ュメリツク：Ａ、／Ｎ）ディスプレイ（１２）を制御す
るためのプログラム、及びキーボード（１３）にリード
及びライトするためのプログラムとを含む。

上記装置ドライバは、上記インタラプタからのパラメー
タ及び指令を受取り、上記装置にパラメータ及び指令を
送る。上記装置ドライバは、上記装置からの情報をもま
た読み出すことができ、上記テストプログラムに使用す
るためにマイクロコンピュータ（２）に上記情報をバス
することもできる。不揮発性メモリ（１）、マイクロコ
ンピュータ（２）、及び上記装置間の伝達は、例えばイ
ンテルマルチパスから成ることができるシステムバス（
２５）により行なわれる。

プログラマブルマイクロプロセッサ制御サブシステム（
３）の機能ブロック図及びリレー制御部分のブロック図
については、それぞれ第２図＜Ａ）及び（Ｂ）に示され
ている。上記マイクロプロセッサ制御サブシステムは、
いくつかの機能を成し遂げる。特に、それは（図示して
いない）ソフトウエアステイションと上記システムバス
（２５）との間のインタフェースを提供する。これは、
上記テストプログラムの普通のソースである上記ＩＤの
不揮発性メモリの要求なしに上記マイクロコンピュータ
（２）のＲＡＭに上記ソフトウエアスティションから直
接用てくるデストプログラムをロードできるようにする
。それは、キーボード（１３）によりテスタに伝達し、
制御することをオペレータに許す上記キーボードとマイ
クロコンピュータ（２）との間のインタフェースを提供
する。上記マイクロプロセッサ制御サブシステムはまた
、マイクロコンピュータ（２）と上記ＩＤのＩＣテスト
プログラムとの間のインタフェースをも提供する。これ
は、マイクロコンピュータ（２）のＲＡＭに上記ｒＤの
不揮発性メモリからのＩＣテストプログラムをロードす
るためにコ大な電気的経路及び緩衝方式を提供する。さ
らに、上記マイクロプロセッサ制御サブシステムは、上
記マイクロコンピュータ（２）と上記Ａ／Ｎディスプレ
イ（１２）との間のインタフェースを提供する。そして
、最後に上記マイクロプロセッサ制御サブシステムは、
上記スイッチング回路装置ドライバによりそれにパスさ
れた上記パラメータ情報から上記適当なＩ１０ビンに装
置を接続するために閉じる上記プログラマブルスイッチ
ングサブシステムに適当なリレー経路を決定するのに必
要なマイクロプロセッサとプログラムを含む。操作上の
詳細それについては、１９８１年１１月１０日に許可さ
れ、ドナルドＪ。

エイバーズとエディＪ、コバックスが発明し、″゛複合
マトリックススイッチングシステム″と名付け、この発
明の譲り受け人に譲渡された、米国特許ナンバ第４，３
００，２０７号に開示されており、その参照がこの中に
組込まれている。

以下のユニット、すなわちプログラマブル電圧源（４）
、プログラマブル関数発生器（５）、及びプログラマブ
ルパルス発生器（６）の一つ以上を含むプログラマブル
刺激サブシステムは、上記テスト中のユニットに望む刺
激を与える。プログラマブル精密電圧源（４）の機能的
なブロック図は第３図に示されている。上記プログラマ
ブル精密電圧源は、三つの精密電圧源と八つのＳ’Ｐ　
Ｄ　Ｔリレーから成っている。一つの精密電圧源は、プ
ログラマブルスイッチングネッ１−ワーク（１０）に接
続されており、プログラマブル１．１０ネツトワーク（
１１）に連合された一つ以上の上記Ｉ　、、−′Ｏビン
のどれにでも向けられることができる。残りの二つの精
密電圧源は、上記ＩＤインタフェースコネクタ（２６）
に直接向けられる。Ｎ、Ｏ，、Ｎ。

Ｃ０及び上記へつのリレーのおのおのの共通は、上記Ｉ
Ｄインタフェースコネクタ（２６）に導かれる。上記三
つのＤＣ電圧源及び八つのリレーは、すべてプログラム
の制御下にあり、お互いに独立している。この装置にそ
の装置ドライバからの指令が、システムバス（２５）を
通過する。

プログラマブル関数発生器（５）の機能的なブロック図
は、第４図に示されている。上記プログラマブル関数発
生器は、その可変振幅出力から三角波、正弦波、及びパ
ルス信号、及びそのＴＴＬ出力端からＴＴＬ適合信号と
を含む種々のＵＵＴテスト刺激を与える。上記プログラ
マブル関数発生器は、トリガ出力信号を与え、そして外
部ソースから同期されることができる。上記振幅、周波
数、同期ソースの選定、及び出力関数（すなわち三角波
、正弦波、パルス）は、すべてプログラムの制閤下にあ
る。パラメータ及び指令は、上記システムバス（２５）
によりその装置ドライバから上記プログラマブル関数発
生器に送られる。

プログラマブルパルス発生器（６）の機能的なブロック
図は、第５図に示されている。上記プログラマブルパル
ス発生器もまた、種々のＵＵＴテスト刺激を与える。そ
れは、二つのメイン出力を持つもので、一つは可変振幅
のものであり、もう一つは差動ＴＴＬ適合出力である。

二つの出力の遅延時間、００時間、及びｏｆｆ時間は、
プログラマブルである。上記可変出力の振幅は、プログ
ラマブルである。上記プログラマブルパルス発生器は、
プログラムの制御下の外部クロックから作動させること
ができる。それは、三つの制御信号を持つもので、すな
わち、プログラムの制御で選択されることができるゲー
ト及び同期入力、及びトリガ出力である。パラメータ及
び指令は、上記システムバス（２５）によりその装置ド
ライバから上記プログラマブルパルス発生器に送られる
。

以下のユニット、すなわちプログラマブルカウンタ／′
タイマ（７）及びプログラマブルディジタルマルチメー
タ（８）のいずれか一方又は両方を含むプログラマブル
反応測定サブシステムは、上記テスト中のユニットの指
定された出力パラメータを測定する。プログラマブルカ
ウンタ７／タイマ（７）の機能的なブロック図は、Ｍ６
図に示されている。操作上の詳細それについては、米国
同時係属出願に開示されているもので、その参照により
この中に組込まれている。すなわちその出願は、アルバ
ートＡ、スター及びジョンＭ、ウェイツクが発明し、゛
プログラマブル信号アナライザパと名付けられ、１９８
１年９月８日に出願し、出願番号用３００，２５４号で
あり、この発明の譲り受け人に譲渡されたものである。

上記プログラマブルカウンタ／タイマは、指定されたＵ
ＵＴ出力パラメータを測定する。それは、ＣＨｌとＣＨ
２の二つの入力を持つもので、ＣＨＩは周波数、カウン
ト、及びパルス幅の測定に使用される。ＣＨｌ及び−Ｃ
Ｈ２は、二つの結果の間のタイムインタバルを測定する
ために一緒に使用される。動作のモード（すなわち周波
数、カウント、パルス幅、タイムインタバルレンジ、及
び入カスレシホールドレヘル〉は、すべてプログラマブ
ルである。パラメータ及び指令は上記プログラマブルカ
ウンタ／タイマに送られ、データは上記システムバス（
２５）によりその装置ドライバに上記プログラマブルカ
ウンタ／タイマから読み戻される。　プログラマブルデ
ィジタルマルチメータ（８）のブロック図は、第７図に
示されている。操作上の詳細それについては、前述のス
ター及びウェイツクの出願に開示されている。上記プロ
グラマブルディジタルマルチメータもまた、指定された
ＵＵＴ出力パラメータを測定する。それは、ＤＣボルト
、ＡＣポル１−１及びオームを測定できる。モード、す
なわちＤＣボルト、ＡＣボルト、オーム、及びそれぞれ
のモード内のレンジはすべてプログラマブルである。

パラメータ及び指令は、上記プログラマブルディジタル
マルチメータに送られ、データは上記システムバス（２
５）によりその装置ドライバに上記ディジタルマルチメ
ータから読み戻される。

プログラマブル装置スイッチングネッ１へワーク（９）
、（４０）、及びプログラマブルＩ１０ネットワーク（
１１）を含むプログラマブルスイッチングサブシステム
は、上記ＩＤにより刺激及び反応測定システムにテスト
中のユニットを選択的に接続する。プログラマブル装置
スイッチングネツ！−ワーク（９）のブロック図は、第
８図に示されている。操作上の詳細それについては、前
述のエイバーズ及びコバックスの米国特許に開示されて
いる。上記プログラマブル装置スイッチングネッ１−ワ
ークは、ラッチ、リレードライバ、及び上記信号ルーチ
ングバスに装置ラインを接続するリレーを備えているも
のである。リレー指令及びリレー状況は、上記システム
バス（２５）により上記プログラマブル装置スイッチン
グネットワークとその装置ドライバとの間に送られる。

プログラマブル装置スイッチングネットワーク（１０）
は、プログラマブルネットワーク（９）と同一である。

プログラマブルＩ１０ネットワーク（１１）のブロック
図は、第９図に示されている。操作上の詳スの米国特許
に開示されている。上記プログラマブルｌ７１０ネツト
ワークは、ラッチ、リレードライバ、及び上記ＩＤイン
タフェースコネクタ（２６）に行く同期Ｉ１０ラインに
上記信号ルーチングバスを接続するリレーを備えている
ものである。リレー指令及び状況は、上記システムバス
（２５）により上記プログラマブルＩ　／　Ｏネットワ
ークとそのドライバとの間を送られる。

ステム（３）と上記プログラマブルスイッチングサブシ
ステムの種々のユニットとの間の伝達は、スイッチング
制御バスにより行われる。

文字数字式のディスプレイ（１２）は、例えばディジタ
ルエレクトロエックスＤＥ／２３２のような標準の３２
キヤラクタデイスプレイである。文字数字式のディスプ
レイ（１２）は、二つのベーシックモードで働くもので
あり、それはＡＴＬＡＳプログラマの制御下のモードと
、監視プログラムの制御下のモードである。上記Ａ　Ｔ
　’Ｌ　Ａ　Ｓプログラマのｌｌ１Ｉｌ　１１１１７１
１１作１７た詰　プロノブラマは暫匍のテストプログラ
ムの実行にオペレータを助けるために望むならディスプ
レイ（１２）を使用することができる。プログラマは、
例えばディジタルマルチメータの読取り値を見せること
ができ、調節がＵＵＴに行われなければならないことを
オペレータに知らせることができる。監視プログラムの
制御下で動作された時、上記監視プログラムは特別なＡ
ＴＬＡＳテストプログラムとは異なる内容に関しオペレ
ータに情報を渡すためにディスプレイ（１２）を使用す
る。例えば、オペレータは自己診断の結果を知らせられ
、ＡＴＬＡＳテストプログラムを始める前に上記ＩＤ及
びＬＩＵＴを設定する指示を与えられる。

上記マイクロコンピュータ（２）と上記ディスプレイ（
１２）との間の伝達を可能にする上記インタフェースは
、上記プログラマブルマイクロプロセッサ制御サブシス
テム（３）に構成されている。

データは、上記システムバス（２５）によりマイクロコ
ンピュータ（２）とマイクロプロセッサ制御サブシステ
ム（３）との間をバスされる。データは、専用バスによ
りマイクロプロセッサ制御サブシステムｉ３）とディス
プレイ（１２）との間をバスされる。

上記キーボード（１３）は、例えばバーＹラウンｔｖｌ
　Ｔ−２５のような普通のモデルである。キーボード（
１３）は、０からＦまでの１６進数、小数点、ダッシュ
、クリア（ＣＬ）、入力（ＩＮ）、及び七つの特別な機
能キー（ＳＴ、ＳＳ、ＥＷ、ＦＬＴ、コンマ、ＬＯＡＤ
、Ｇｏ）から成っている。

上記上つの特別な懇能キーは、以下のように利用される
。

ＳＴ：　信号テストモードを呼出す。このモードにおい
て、上記テストはＡＴＬＡＳデストナンバにそれぞれ変
更の後、停止する。続けるためには、コンマキーを押し
下げる。

ＳＳ：　信号ステップモードを呼出ず。このモードで、
上記テストは上記ＡＴＬＡＳテストナンバか又はＡＴＬ
ＡＳステップナンバかに変更の後、停止する。続けるた
めには、上記コンマキーを押し下げる。

、二　区切記号として使用され、且っＳＴ。

ＳＳ、Ｇｏ、ＥＷを使用する時、続けるための指令とし
て使用する。

ＦＬＴ：　ＩＣプログラムのナンバを表わすのに使用さ
れる３２ビツトの浮動小数点表示に１６進又は１０進デ
ータを変換する。この特徴は、ＩＣプログラムを変更さ
せること、又は新しいＩＣプログラムを書くことにオペ
レータを助けるために与えられる。

ＬＯＡＤ　：　マイクロコンピュータ（２）のテスタＲ
ＡＭに上にＩＤにストアされた上記ＩＣテストプログラ
ムをロードするプログラムを呼出す。実際の指令は、１
ｏａｄ　ｉであり、このｉは１６進の整数の数字の信号
である。特別の指令、すなわち１ｏａｃｌ　ＡＡは、マ
イクロコンピュータ（２）のＲＡＭにソフトウェアステ
ィション（図示しない）から直接用てくるプログラムを
ロードするために使用される。

ＥＷ：　検査ワードモードを呼出す。ＥＷａａａａ、Ｉ
　Ｎ　：　キーストロークのこのシーケンスは、キーボ
ードディスプレイ上のアドレスａａａａの内容をテスタ
に示させるだろう。この場合、ａａａａは四つの１６進
数を表わすことに注意して下さい。

この段階においてはオペレータの役に立つ四つの可能な
働きがある。

ｉ、ＩＮＥＷモードを終わらせる。

１１　エＩＮ　次のアドレスのデータの表示を生じる。

１１１　焦白むし−」−へ一　上記アドレスにｄｄｄｄ
にデータの変更を生じる。

ｉｖ　ｄｄｄｄ　、ＩＮ　上記アドレスにｄｄｄｄにデ
ータの変更を生じ、ＥＷモードを終わらせる。

Ｇｏ二　上記テストプログラムの実行の開始に使用され
る。三つの異なった手段が利用し得る。

ｉ　、　プログラムの第１のテストをスタートさせるテストプログラムの実行を開
始させる。

ｉｔ　ＱＱ　ａａａａａａ　、ＩＮ　テストナンバａａ
ａａａａをスタートさせるテストプログラムの実行を開
始する。

ｔｉｉ　ａａａａａａ　Ｎ　ｂｂｂｂｂｂ　ＩＮ　ｃｃ
ｃｃｃｃ　Ｎ　ｄｄｄｄｄｄ　、　Ｎ　ｂｂｂｂｂｂ、
ｃｃｃｃｃｃ、　ｄｄｄｄｄｄ、のブレイクポイントと
共に、ａａａａａａをスタートさせるテストプログラム
の実行を開始する。ブレイクポイントｂｂｂｂｂｂ及び
ｃｃｃｃｃｃ又はその一方は、任意選択のものである。

ＣＬ　は、誤った記入を削除するためのクリアキーであ
る。

上記マイクロコンピュータ（２）と上記キーボード（１
３）との間の伝達を可能にする上記インタフェースは、
プログラマブルマイクロプロセッサ制御サブシステム（
３）に構成されている。データは、上記システムバス（
２５）によりマイクロコンピュータ（２）とマイクロプ
ロセッサ制御サブシステム（３）との闇をバスされる。

データは、専用バスによりマイクロプロセッサ制御サブ
システム（３）とキーボード（１３）との閣をバスされ
る。

普通のブツシュボタン（１４）は、テスタをリセットす
るのに使用される。

プログラマブルディジタル信号発生器（１５）のブロッ
ク図は、第１０図に示されている。上記プログラマブル
ディジタル信号発生器は、それぞれ８ラインの四つのグ
ループにまとめられた３２ラインのディジタル信号ライ
ンを含む。それぞれのグループは、出力グループ又は入
力グループとして独立してプログラムされることができ
る。指令及びデータは、上記システムバス（２５）によ
り上記プログラマブルディジタル信号発生器とその装置
ドライバとの間をバスする。上記プログラマブルディジ
タル信号発生器の入力及び出力は、ＴＴＬに適合する。

形成されたように、プログラマブルテスタは上記ＵＵＴ
にパワーを供給するために使用される五つの分離した調
節可能なりＣパワー供給装置（１６）を含む。上記パワ
ー供給装置（１６）は、例えば八〇〇ＰＩＡＮのような
市販品を用いればよい。これらのパワー供給装置は、手
動で調節される。前面パネルノブ（１１）は、パワー供
給装置（１６）の電圧を手動でセットするために使用さ
れる。

パワー供給装置制御ネットワーク（１８）のブロック図
は、第１１図に示されている。その中に示したように、
それはそれに構成された以下の回路を持っている。

（ａ）　−１２Ｖ　パワー源（Ｐ、Ｓ、）（ｂ）　ＵＵ
Ｔ　Ｐ、Ｓ、モニタ：　それぞれのＬＪＵＴパワー供給
装置が調節された時、この回路は上記文字数字式ディス
プレイ（１２）に電圧を次々に表示させるマイクロコン
ピュータ（２）に上記パワー供給装置出力電圧のディジ
タル表示を与えるプログラマブルディジタルマルチメー
タ（８）に上記パワー供給装置の出力を接続する。

その上、この回路からの情報はすべてが許容範囲内にな
るまで、ＵＵＴに適用されることからパワー供給装置電
圧を妨げるのに使用される。

（ｃ）　内部ｐ、ｓ、モニタ：　この回路は、プログラ
マブルテスタの動作、に必要とされるＤＣ電圧をモニタ
する。上記モニタの状況は、自己診断の間じゆうチェッ
クされる。

（ｄ）　転送リレードライバ：　これらは、上記１０イ
ンタフエースコネクタ（２６）にＡＣとＤＣパワーとを
スイッチするために使用されるリレーを連合したプログ
ラマブルリレードライバである。

（ｅ）　インタフェース回路：　この回路は、指令及び
データが上記システムバス（２５）を通してマイクロコ
ンピュータ（２）と交換されることができるように、こ
のネットワークの回路の残りに上記システムバス（２５
）をインタフェースする。

例えば、ＬＨリサーチスタイルＭＭＬ４７バワー供給装
置のような標準のパワー供給１置（１９）は、テスタ回
路のため、及びもし必要ならば上記ＩＤの回路のために
り、Ｃ，パワーを供給するために使用される。上記パワ
ー供給装置は、七つの出力電圧、すなわち＋１５．−１
５．＋２４．＋２４、−２４．　＋５．＋１２ＶＤＣを
有するものである。

例えば、ＭＳ２７４０１−１のような転送リレー（２Ｇ
）は、上記ＵＵＴにＡＣとＤＣパワーをスイッチする。

ＡＣパワーは、プログラムの制御下でスイッチされる。

ＤＣパワーもまた、プログラムの制御下ではあるが、全
てのＵＵＴ供給装置電圧が許容間°囲内になるまではス
イッチされることができない。もし必要ならば、ＤＣフ
ァン（２１）が冷却のために使用されることができる。

任意選択のＩＥＥＥ−４８８インタフエースネツトワー
ク（２２）のブロック図は、第１２図に示されている。

それは、電気的なインタフェースを提供し、もしユーザ
の装置がバスの適合したＩＥＥＥ−４８８−（１９７５
）であるならば、テスタにユーザ自身の装置を接続する
ことをユーザに許すために必要な要件が示されている。

標準のフィルタ（２３）は、テスタとユーザのＡＣ入カ
パワーラインとの間のノイズの結合を減らすために使用
されることができる。標準の結合回路ブレイカＯｎ１０
　ｆ　ｆスイッチ（２４）は、テスタの前面パネルに用
意される。

上記プログラマブルテスタの回路の大部分は、標準の６
．７５インチ×１２インチの回路カード上に構成されて
いる。上記カードは、標準のインテル５ＢＣ６０４又は
５ＢＣ６１４モジユールのバックプレイン及びカードケ
ージに差込む。これらの装置は、カードケージとして役
立ち、カードのすべてにシステムバス（２５）接続を提
供する。

テスタは、２４枚のカードのための部屋を提供する５個
の５ＢＣ６１４と１個の５ＢＣ６０４を使用する。考え
ればわかるように、プログラマブルテスタは将来の拡張
のための１１枚のスペアカード位置を残して１３枚のカ
ードを使用する。

ＩＤインタフェース（２６）は、テスタ前面パネルの平
らな表面の窪みと、この窪みの底の３個の低挿入力コネ
クタとから成っている。それぞれのコネクタは、２５６
のコンタクトを持っている。

代表的なＩＱは、上記窪みの底のコネクタに挿入するも
のである。上記ＩＤは、それが接続されねばならない特
別の信号次第である１、２．又は３個の交配コネクタを
利用する。

上記インタフェース装置（ＩＤ）は、ファームウェアを
所有するアダプタのプラグであり、コネクタ、配線によ
り電気的／機械的インタフェースを提供し、その上にも
し必要ならば、信号の修正のための回路を構成するため
の部屋を用意する。

上記ＩＤは、プログラマブルテスタの一部分ではなくて
、その中に挿入するものである。

ＩＤは、以下の手順で作製される。

（１）　特別のＵＵＴ及びＵＵＴコネクタの明細の概要
図を手に入れる。

（２）　ＩＤにＵＵＴのための交配コネクタを構成する
。

（３）　テスタのインタフェース図を手に入れる。

（４）　テスト要求と（もし必要ならば）特別のインタ
フェース回路の要求とを決めるためにＬＪＵＴを分析す
る。

（５）　テストプログラムを含むであろう不揮発性の半
導体メモリを所有するための十分な部屋を与えるＩＤを
デザインする。

（６）　ＣＯＤの標準のテスト言語ＡＴＬＡＳでＵＵＴ
のためのテストプログラムを書く。

（７−）　違った形に上記ＡＴＬＡＳテストプログラム
を変換するためのく変換プログラムを含む）ソフトウエ
アステイションを使用する。上記Ａ丁ＬＡＳテストフロ
グラムのこの新しい形は、解釈コード（ＩＣ）と呼ばれ
る。（テスタは、このステップのためには必要ではない
。）（８）　上記ＩＣプログラムは次に、一つ以上の不
揮発性メモリにロードされる。不揮発性メモリの大部分
のタイプが、使用されることができる。ＥＰＲＯＭが好
ましイカ、ＰＲＯＭ、ＲＯＭが使用されることができる
。不揮発性メモリのこれらの形は、大部分のテストプロ
グラムのためにほぼ適当ではあるが、非常に大きなテス
トプログラムの場合、テスタはバブル、ＣＣＯ，フロッ
ピーディスク、ハードディスク、又はテープメモリを使
用するために修正されることができる。上記フロッピー
ディスク、ハードディスク、及びテープメモリは、非常
に大きなプログラムをストアできるものではあるが、上
記ＩＤの中に簡単に構成されることはできない。

（９）　上記ＩＣプログラムを含む不揮発性メモリが、
ＩＤに次に構成される。もしフＯツビーデイスク、ハー
ドディスク、又はテープが使用されるならば、それらは
たぶんＩＤに構成されず、テスタに隣接した分離した囲
い中に構成されるであろう。

第１図に示されたプログラマブルテスタの動イ乍は、次
の通りである。テスタのスイッチが入れられるやいなや
テスタの動作は、マイクロコンピュータ（２）の制御１
下になる。テスタのスイッチを入れるは、（上記マイク
ロコンピュータ（２）カードに構成された）不揮発性メ
モリにストアされた監視プログラムを実行することをマ
イクロコンピュータ（２）に始めさせる。この監視プロ
グラムは、テスタハードウェアの初期化を生じ、それが
正しく動作することを確実にするためにテスタの信頼テ
ストを自動的になすであろう。

もしテスタに故障が存在１且つ疑わしいカードがリスト
されるならば文字数字式のディスプレイ（１２）により
オペレータが通知されることができるように、上記監視
プログラムが書かれている。

もしテスタが正しく動作するならば、上記監視プログラ
ムは、オペレータが正しいＩＤ（インタフェース装置）
、ＵＬＪＴ（テスト中のユニツｌ−，）を挿入せねばな
らず、それから、キーボードロード指令を動かさねばな
らないことを上記文字数字式ディスプレイ（１２）に示
させる。上記キーボードロード指令の刺激で、上記実行
プログラムは上記１０にストアされた不揮発性メモリか
らのＩＣ形のテストプログラムをマイクロコンピュータ
（２）に読み出させ、上記コンピュータのＲＡＭメモリ
にそれをロードする。（上記ＩＣ形のテストプログラム
を含む不揮発性メモリは、上記マイクロコンピュータ（
２）のメモリマツプ中にある。）上記ロード動作の完結
で、上記監視プログラムは上記テストプログラムから供
給されたデータを使用してＵＵＴのネームを文字数字式
ディスプレイ（１２）に表示させる。

上記監視プログラムはそれから、オペレータに上記キー
ボード（１３）のＧｏコマンドを動かすことを文字数字
式のディスプレイ（１２）に促させる。

Ｇｏの刺激で、（ＩＣ形の）上記ＡＴＬＡＳテストプロ
グラムは上記テストを実行することをマイクロコンピュ
ータ（２）に命令する。

大部分のテストの第１のステップは、ＵＵＴのパワーア
ップに必要とされるＤＣ電圧の調節であるだろう。上記
文字数字式ディスプレイ（１２）は、必要とされるよう
にそれぞれのパワー供給装置（１６）を調節することを
オペレータに促す。上記文字数字式ディスプレイ（１２
）は、パワー供給装置指名（すなわち＃１．＃２．＃３
．＃４．＃５）、上記パワー供給装置の現段階における
出力電圧、及び上記パワー供給装置の希望出力を示す。

上記パワー供給装置は、前面パネルのつまみコントロー
ル（１１）によりオペレータにより手動で調節される。

テスタそれ自体は、これらのパワー供給装置の調節がな
ければ、動作において本質的に自動である。全ての供給
装置が許容範囲内にある時、文字数字式ディスプレイ（
１２）はキーボード（１３）をＧｏに動かすことをオペ
レータに促す。ＵＵＴが手動干渉を必要としなければ、
テストはすぐに完結まで自動的に実行するだろう。テス
トは、ＧＯ／Ｎ０ＧＯするか又は故障分離することがで
きる。

マイクロコンビ−ユータ（２）のＲＡＭに上記■Ｄの永
久のメモリからちょうど読み出され、すぐにＩＣ形にさ
れる上記ＡＴＬＡＳテストプログラムは、上記パワー供
給装置の手動調節がなければ、この発明の譲り受け人に
より売買されたＣＡＴテスタが行なうのと同様の手順で
上記テスタにテストを実行させる。１ｓＢｃ４６４不揮
発性メモリ（１）の固有のインタプリタにより解釈され
た時、上記ＩＣ形テストプログラムは、（ｉＳＢＣ４６
４に固有の装置ドライバプログラムをもまた通る）刺激
装置に希望出力をセットし、希望レンジを反応装置にセ
ットし、必要とされるようにスイッチング回路に接続さ
せるであろう。

第６，７図に示したタイプの装置は、次のようにリスト
される。すなわち、１９８０年のヒューレットバッカー
ドメジャーメント／コンピユーティジョンエレクトロニ
ック゛インストルメンツアンドシステムズカタログの３
１０ページに示されたカウンタタイマ（Ｃ，／Ｔ）５３
２８Ａ及び６２ページに示されたディジタルマルチメー
タ（ＤＭＭ）３４３８Ａである。両方の装置は、この発
明に使用するために再パッケージされなければならな（
Ｘだろう。その上に、それぞれの装置の一部として示さ
れたインタフェース回路もまた、上記マイクロプロセッ
サタイプバスの信号をＨＰ−ＩＢババス適合する信号に
変換するために必要とされるだろう。上記インタフェー
ス回路のデザインは、その技術分野の普通の技量の人々
の技量範囲内である。ＨＢ−ＩＢは、ヒユーレットパラ
カード社により確立された標準のバスである。

上述した実施例はこの発明を説明するためのものであり
、この発明の技術範囲内で変形、改造等の施されたもの
も全てこの発明に包含されることはいうまでもない。

［発明の効果］以上述べたようにこの発明によれば、最善の特質に非常
に接近する特徴を持つプログラマブルテスタを提供する
ことができる。

特に、テストされる多くの異なる電子ユニットに適合す
るプログラマブルテスタを提供することができる。

【図面の簡単な説明】

図面はこの発明の一実施例を示すもので、第１図はこの
発明によるプログラマブルテスタの機能的なブロック図
、第２図（Ａ）はプログラマブルマイクロプロセッサ制
御サブシステムの機能的なブロック図、第２図（Ｂ）は
上記マイクロプロセッサ制御サブシステムのり”レー制
御部分をより詳細に示した図、第３図はプログラマブル
精密電圧源の機能的なブロック図、第４図はプログラマ
ブル関数発生器の機能的なブロック図、第５図はプログ
ラマブルパルス発生器の機能的なブロック図、第６図は
プログラマブルカウンタ／タイマの機能的なブロック図
、第７図はプログラマブルディジタルマルチメータの機
能的なブロック図、第８図はプログラマブル装置スイッ
チングネットワークの機能的なブロック図、第９図はプ
ログラマブル装置スイッチングネットワークの機能的な
ブロック図、第１０図はプログラマブルディジタル信号
発生器の機能的なブロック図、第１１図はパワー供給装
置制御ネットワークの機能的なブロック図、第１２図は
任意選択のＩＥＥＥ−４８８インタフエースネツトワー
クの機能的なブロック図である。１・・・不揮発性メモリ、２・・・マイクロコンピュー
タ、３・・・マイクロプロセッサ制御サブシステム、４
・・・精密電圧源、５・・・関数発生器、６・・・パル
ス発生器、７・・・カウンタ／タイマ、８・・・ディジ
タルマルチメータ、９．１０・・・装置スイッチングネ
ットワーク、１１・・・Ｉ１０ネットワーク、１２・・
・Ａ／Ｎディスプレイ、１３・・・キーボード、１５・
・・ディジタル信号発生器、１６・・・ＤＣパワー供給
装置、１８・・・パワー供給装置制御ネットワーク、１
９・・・パワー供給装置、２０・・・転送リレー、２２
・・・インタフェースネットワーク、２５・・・システ
ムバス、２６・・・ＩＤインタフェースコネクタ。ＦＩＧ、２Ｂ＋１べＷゝ１１０ライシＦＩＧ、９

Claims

【特許請求の範囲】

（１）　テスタにディジタル、アナログ、又はハイブリ
ッド電子回路素子を有するテスト中のユニットを適合す
るために形成されたインタフェース手段を受入れるため
の接続手段と、マイクロプロセッサタイプシステムバス
手段と、前記マイクロプロセッサタイプシステムバス手
段に作用的に接続され、前記テスト中のユニットの動作
をテストするためのテストプログラムを監視するための
手段を含むマイクロコンピュータ手段と、前記マイクロ
プロセッサタイプシステムバス手段に作用的に接続され
た前記マイクロコンピュータ手段に連合されたメモリ手
段と、前記マイクロプロセッサタイプシステムバス手段
に作用的に接続され。前記マイクロコンピュータメモリ手段に前記テストプロ
グラムを外部のソフトウエアスティションからロードす
るための手段を含むマイクロプロセッサ制御手段と、前
記マイクロプロセッサ制御手段及び前記マイクロコンピ
ュータ手段に前記マイクロプロセッサタイプシステムバ
ス手段により作用的に接続されたプログラマブル刺激発
生手段と、前記マイクロプロセッサ１１１８０手段及び
前記マイクロコンピュータ手段に前記マイクロプロセッ
サタイプシステムバス手段により作用的に接続されたプ
ログラマブル反応測定手段と、前記テスト中のユニット
に前記インタフェース手段により前記刺激発生手段と前
記反応測定手段とを選択的に接続し、前記マイクロプロ
セッサ制御手段に感応しやすく、スイッチング制御バス
手段により作用的に接続されたプログラマブルスイッチ
ング手段と、前記マイクロプロセッサ制御手段に第１の
専用バスにより作用的に接続された文字数字式ディスプ
レイ手段と、前記マイクロプロセッサ制御手段に第２の
専用バスにより作用的に接続され、前記テストプログラ
ムの監視を始めるための手段を含むキーボード手段とを
具備することを特徴どするプログラマブルテスタ。
（２）　前記インタフェース手段は前記テスト中のユニ
ットの動作をテストするためのデストプログラムを不揮
発性ストアするための手段を含み前記マイクロプロセッ
サ制御手段は外部のソフトウエアスティションから前記
テストプログラムをロードするための手段の代わりに前
記ストアされたテストプログラムをロードするための手
段を含むことを特徴とする特許請求の範囲第１項記載の
プログラマブルテスタ。
（３）　前記プログラマブルテスタは前記マイクロプロ
セッサ制御手段及び前記マイクロコンピュータ手段に前
記マイクロプロセッサタイプシステムバス手段により作
用的に接続されたプログラマブルディジタル信号発生手
段を含み、且つ前記テスト中のユニットに前記インタフ
ェース手段により直接データ伝達をもたらすための手段
を含むことを特徴とする特許請求の範囲第１項又は第２
項記載のプログラマブルテスタ。
（４）　前記プログラマブルテスタは前記マイクロプロ
セッサタイプシステムバス手段に外部装置の接続をもた
らすためにＩＥＥＥ−４８８に適合するインタフェース
手段を含むことを特徴とする特許請求の範囲第１項又は
第２項記載のプログラマブルテスタ。
（５）　前記インタフェース手段は外部メモリ手段にデ
ータ伝達をもたらすための手段を含むことを特徴とする
特許請求の範囲第２項記載のプログラマブルテスタ。
（６）　前記インタフェース手段は高級言語で書かれ、
前記テスト中のユニットの動作をテストするため解釈コ
ードフォーマットに変換されたテストプログラムを不揮
発性ストアするための手段を含み、前記メモリ手段は上
記解釈コードフォーマットのテストプログラムを解釈す
るための解釈プログラムを不揮発性ストアするための手
段を含み、前記マイクロプロセッサ制御手段は外部ソフ
トウエアスティションからの前記テストプログラムの代
わりに前記ストアされた解釈コードフＡ−マットのテス
トプログラムをロードするための手段を含み、前記マイ
クロプロセッサ制御手段及び前記マイクロコンピュータ
手段に前記マイクロプロセッサタイプシステムバス手段
により作用的に接続されたプログラマブルディジタル信
号発生手段を含み、前記テスト中のユニットに前記イン
タフェース手段により直接データ伝達をもたらすための
手段を含み、前記マイクロプロセッサタイプシステムバ
ス手段に外部装置の接続をもたらすためのＩＥＥＥ−４
８８に適合するインタフェース手段とを含むことを特徴
とする特許請求の範囲第１項記載のプログラマブルテス
タ。
（７）　前記マイクロコンピュータ手段は高級言語で書
かれ、前記テスト中のユニットの動作をテストするため
解釈コードフォーマットに変換されたテストプログラム
を監視するための手段を含み、前記メモリ手段は上記解
釈コードフォーマットのテストプログラムを解釈するた
めの解釈プログラムを不揮発性ストアするための手段を
含み、前記マイクロプロセッサ制御手段は前記マイクロ
コンピュータメモリ手段に上記解釈コードフォーマット
のテストプログラムを外部ソフトウエアスティションか
らロードするための手段を含み、前記マイクロプロセッ
サ制御手段及び前記マイクロコンピュータ手段に前記マ
イクロプロセッサタイプシステムバス手段により作用的
に接続されたプログラマブルディジタル信号発生手段を
もまた含み、前記テスト中のユニットに前記インタフェ
ース手段により直接データ伝達をもたらすための手段を
含み、前記マイクロプロセッサタイプシステムバス手段
に外部装置の接続をもたらすためのＩＥＥＥ−４８８に
適合するインタフェース手段とを含むことを特徴とする
特許請求の範囲第１項記載のプログラマブルテスタ。
（８）　前記キーボード手段は前記テス］・プログラム
を修正するための手段を含むことを特徴とする特許請求
の範囲第６項又は第７項記載のプログラマブルテスタ。
（９）　上記高級言語はＡＴＬＡＳであることを特徴と
する特許請求の範囲第８項記載のプログラマブルテスタ
。
（１０）　前記マイクロプロセッサ制御手段は外部ソフ
トウエアステイションにデータ伝達をもたらすための手
段を含み、前記ソフトウエアスティションは解釈コード
フォーマットに上記ＡＴＬＡｓ言語テストプログラムを
変換するための手段を含むことを特徴とする特許請求の
範囲第９項記載のプログラマブルテスタ。
（１１）　前記テストインタフェース手段は外部メモリ
手段にデータ伝達をもたらすための手段を含むことを特
徴とする特許請求の範囲第１０項記載のプログラマブル
テスタ。