JPS60240133A - 封入ｉｃチツプの製造方法 - Google Patents
封入ｉｃチツプの製造方法Info
- Publication number
- JPS60240133A JPS60240133A JP60092399A JP9239985A JPS60240133A JP S60240133 A JPS60240133 A JP S60240133A JP 60092399 A JP60092399 A JP 60092399A JP 9239985 A JP9239985 A JP 9239985A JP S60240133 A JPS60240133 A JP S60240133A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- chip
- leads
- approximately
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W95/00—Packaging processes not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/811—Multiple chips on leadframes
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は、集積回路（ｉｃ）チップと共に使用するため
のリードフレームに関する。
のリードフレームに関する。
上記のようなリードフレームの製造方法は、例えば以下
の米国特許第４，２０４，３１７号、４，１３７，５４
６号、ろ、 ７５０．２７７号、３．５３７．１７５号
、３、４６９．９５３号明細書に開示°されている。Ｉ
Ｃチップは、リードフレームチップキャリヤ上に装着さ
れ、そのリードに電気的に接続された後封入材料中にパ
ッケージされることが多い。このようなパッケージされ
たチップ収容リードフレームは、例えば以下の米国特許
第４．３３１．８３１号、第４、３０１．４６４号、第
４．２９８．８８３号、第４、２６４．９１７号、第４
．２１４．３６４号、第４．１３２．８５’６号、第４
．１２４．８６４号、第４、０７９．５１１号、第３．
９７８．５１６号、第３、７９３．４７４号、第３．６
８４．４６４号、第３、６５９．８２１号、第３．６１
１．０６１号、第３、４３６．８１０号明細書に開示さ
れている。
の米国特許第４，２０４，３１７号、４，１３７，５４
６号、ろ、 ７５０．２７７号、３．５３７．１７５号
、３、４６９．９５３号明細書に開示°されている。Ｉ
Ｃチップは、リードフレームチップキャリヤ上に装着さ
れ、そのリードに電気的に接続された後封入材料中にパ
ッケージされることが多い。このようなパッケージされ
たチップ収容リードフレームは、例えば以下の米国特許
第４．３３１．８３１号、第４、３０１．４６４号、第
４．２９８．８８３号、第４、２６４．９１７号、第４
．２１４．３６４号、第４．１３２．８５’６号、第４
．１２４．８６４号、第４、０７９．５１１号、第３．
９７８．５１６号、第３、７９３．４７４号、第３．６
８４．４６４号、第３、６５９．８２１号、第３．６１
１．０６１号、第３、４３６．８１０号明細書に開示さ
れている。
上記特許明細書において指摘されているように、リード
フレームは通常金属ストリップの型打ちもしくは蝕刻に
より作られる。製造量が相当に多い場合には、型打ちが
低コストであるので好ましい。
フレームは通常金属ストリップの型打ちもしくは蝕刻に
より作られる。製造量が相当に多い場合には、型打ちが
低コストであるので好ましい。
ＩＣチップ上の回路がより複雑になると、リードフレー
ム当りのリード数が多数要求される。このことは、型打
ち動作を複雑にする。型打ちは漸進的な複数のダイにお
いて実行される。すなわち金属ストリーツプが、複数の
ステーションにお〜・て−組のパンチとダイを有する型
打ちプレス機に順次送り込まれ、ここで順次に型打ち動
作が実行される。例えば、６８本のリードを有するリー
ドフレームは、約１５ないし２０の型打ちステーション
と約１４０ないし１５０の切断を必要とする。
ム当りのリード数が多数要求される。このことは、型打
ち動作を複雑にする。型打ちは漸進的な複数のダイにお
いて実行される。すなわち金属ストリーツプが、複数の
ステーションにお〜・て−組のパンチとダイを有する型
打ちプレス機に順次送り込まれ、ここで順次に型打ち動
作が実行される。例えば、６８本のリードを有するリー
ドフレームは、約１５ないし２０の型打ちステーション
と約１４０ないし１５０の切断を必要とする。
必要とされる型打ちステーションと切断の数が増大する
と、型打ちリードフレームの品質を十分に維持する上で
の困難さも増大する。
と、型打ちリードフレームの品質を十分に維持する上で
の困難さも増大する。
本発明によれば、リードフレーム当りの必要とされる型
打ちステーションと切断の数を減少させることができる
。これは、従来技術で行われていたようにリードフレー
ム全体を１つの一体の金属ストリップから作成しないこ
とにより達成される。
打ちステーションと切断の数を減少させることができる
。これは、従来技術で行われていたようにリードフレー
ム全体を１つの一体の金属ストリップから作成しないこ
とにより達成される。
従来に代えて、リードフレームは複数の個々のセグメン
ト（部材）から組み立てられ、複数の個々のセグメント
（部材）は同様の一連の型打ち機械から製作することが
できる。このようにして、もしリードフレーム当り２つ
の部材が使用されるならば、型打ちステーションの数は
約半減することができ、切断の数はそれ以上減縮される
ことができる。そしてもしリードフレーム当り４つの部
材が使用されるならば、型打ちステーションと切断の数
は、さらに大幅に減縮され得る。リードフレームは、正
確な位置調整でリードフレーム部材を組み合わせ、それ
から先の正確な位置に保持されるように各部材を適当な
支持材に固定することによって製造される。ＩＣチップ
はその後リードフレーム上に配置され、各リードに電気
接続される。
ト（部材）から組み立てられ、複数の個々のセグメント
（部材）は同様の一連の型打ち機械から製作することが
できる。このようにして、もしリードフレーム当り２つ
の部材が使用されるならば、型打ちステーションの数は
約半減することができ、切断の数はそれ以上減縮される
ことができる。そしてもしリードフレーム当り４つの部
材が使用されるならば、型打ちステーションと切断の数
は、さらに大幅に減縮され得る。リードフレームは、正
確な位置調整でリードフレーム部材を組み合わせ、それ
から先の正確な位置に保持されるように各部材を適当な
支持材に固定することによって製造される。ＩＣチップ
はその後リードフレーム上に配置され、各リードに電気
接続される。
本発明は、特に封入に先だって電気的試験ができる封入
ＩＣチップの製造に関する。したがって多くの場合に、
たとえば電気接続不良等の故障は封入に先だって修理す
ることができる。
ＩＣチップの製造に関する。したがって多くの場合に、
たとえば電気接続不良等の故障は封入に先だって修理す
ることができる。
一例においては、第２図に例示されているようにほぼ同
一の複数のリードフレーム部材１が１本の長い金属スト
リップから型打ちされる。このようなリードフレーム部
材１０１つは第１図に示されている。−例においては、
リードフレーム部材１は約０．２５＋ａ＋（１ｏｍｉｌ
）の銅合金、より詳しくいうとオーリン・シー・ディ
ー・エイ１９４（ＯＬｉｎ ＣＤＡ１９４ ）から型打
ちされ、第２図に例示されているように連続するレール
２．５によりストリップ態様で保持される。リードフレ
ーム部材１間には、レール６からレール２へと延びてい
る支持板３５がある。リード４の内側端部（狭窄端部）
５は約０．２３１１１Ｒ（９ｍ１ｌ ）幅で約ｏ、ｚ３
ｍ（９ｍｉ＋）間隔であり、最終的にＩＣチップに電気
接続される。リード４の最大幅部分６はその外側端部７
より内側にあり、約０．７１１１１１（２８ｍｉｌ）幅
で約０．５４Ｓｌｌｌｌｌ（２２ｍ１ｌ ）間隔である
。
一の複数のリードフレーム部材１が１本の長い金属スト
リップから型打ちされる。このようなリードフレーム部
材１０１つは第１図に示されている。−例においては、
リードフレーム部材１は約０．２５＋ａ＋（１ｏｍｉｌ
）の銅合金、より詳しくいうとオーリン・シー・ディ
ー・エイ１９４（ＯＬｉｎ ＣＤＡ１９４ ）から型打
ちされ、第２図に例示されているように連続するレール
２．５によりストリップ態様で保持される。リードフレ
ーム部材１間には、レール６からレール２へと延びてい
る支持板３５がある。リード４の内側端部（狭窄端部）
５は約０．２３１１１Ｒ（９ｍ１ｌ ）幅で約ｏ、ｚ３
ｍ（９ｍｉ＋）間隔であり、最終的にＩＣチップに電気
接続される。リード４の最大幅部分６はその外側端部７
より内側にあり、約０．７１１１１１（２８ｍｉｌ）幅
で約０．５４Ｓｌｌｌｌｌ（２２ｍ１ｌ ）間隔である
。
外側端部７は約０．４６１１１ｍ（１８ｍ１ｌ ）幅で
約０．８１ａｍ（５２ｍ１ｌ ）間隔である。リード４
上でレール２．３から約α１３ｍ（５ｍ１ｌ ）の所に
刻み線８．９がある。レール２．３は最終的に刻み線８
．９で切断される。レール３内には約１５８１０１（６
２ｍｉｌ）直径の穴１０があり、処理中の銅ストリツブ
の割出しの間中、リードフレーム部材の正確な位置決定
のための手段を提供する。レール２．３はそれぞれ約１
．６０＋＋ｍ（６３ｍ１ｌ ）幅と約２．５４ｍ（１ｏ
ｏｍｉｔ ）幅である。刻み線８．９間の距離は約１
２．１９１１１１１（４８０ｍ１ｌ ）である。
約０．８１ａｍ（５２ｍ１ｌ ）間隔である。リード４
上でレール２．３から約α１３ｍ（５ｍ１ｌ ）の所に
刻み線８．９がある。レール２．３は最終的に刻み線８
．９で切断される。レール３内には約１５８１０１（６
２ｍｉｌ）直径の穴１０があり、処理中の銅ストリツブ
の割出しの間中、リードフレーム部材の正確な位置決定
のための手段を提供する。レール２．３はそれぞれ約１
．６０＋＋ｍ（６３ｍ１ｌ ）幅と約２．５４ｍ（１ｏ
ｏｍｉｔ ）幅である。刻み線８．９間の距離は約１
２．１９１１１１１（４８０ｍ１ｌ ）である。
第６図に例示の上記例のための支持材１１が高温度の熱
可塑性樹脂より詳しくいうとウルテム（Ｕｌｔｅｍ ）
という商標名の下に、マサチューセッツ州ビッツフィー
ルド（Ｐｉｔｔｓｆｉｅｌｄ ） のジエネラＡ／ −
エレクトリック社（Ｇｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ
Ｃｏ、）製造のポリエーテルイミド樹脂から作られる
。支持材１１の中央部にはくぼみ１２があり、このくぼ
み１２内にＩＣチップが最終的に配置される。
可塑性樹脂より詳しくいうとウルテム（Ｕｌｔｅｍ ）
という商標名の下に、マサチューセッツ州ビッツフィー
ルド（Ｐｉｔｔｓｆｉｅｌｄ ） のジエネラＡ／ −
エレクトリック社（Ｇｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ
Ｃｏ、）製造のポリエーテルイミド樹脂から作られる
。支持材１１の中央部にはくぼみ１２があり、このくぼ
み１２内にＩＣチップが最終的に配置される。
くばみ１２は約８．６４１ＥＩ１１（５４０ｍ１ｌ ）
平方であり、支持材１１の表面１３下に約０．２０Ｂ（
５ｍ１ｌ ） （ぼんでいる。くぼみ１２の周囲には、
７２個すなわち１辺当り１８個の内側突起１４がある。
平方であり、支持材１１の表面１３下に約０．２０Ｂ（
５ｍ１ｌ ） （ぼんでいる。くぼみ１２の周囲には、
７２個すなわち１辺当り１８個の内側突起１４がある。
この突起１４は約０．１８鴎（７ｍｉｌ）幅で約Ｃ１，
６４ｍ（２５ｍ１ｌ ）長さで約［１，２５ｍ （９＋
ｎ１ｌ）の高さである。突起間の間隙１５は約０．２８
ｗ（１１ｍｉｌ）幅である。支持材１１へのリードフレ
ーム部材１の組立てにおいて、リード４の狭窄端部（内
側端部）５は、突起１４間の間隙１５で表面１３上に重
なる。このことにより、支持材１１において、狭窄端部
５が相互に正確に同一平面へ位置決定されるための手段
が提供される。各々の突起１４の内端部には、別の突起
１６があり、約ｏ、１ｓ籠（約７ｍ１ｌ）幅で約０．２
５１１１１１ （約１０ｍ１１）の長さで約０１５１１
１１（約６ｍ１ｌ）の高さである。突起１６は、例えば
これを加熱しリード上に熱可塑性である突起１６を少し
だけ流動させることにより、リードを間隙１５に固定す
るための手段を提供する。包囲トラフ１７が、全突起１
４で画成される周長の外側にある。
６４ｍ（２５ｍ１ｌ ）長さで約［１，２５ｍ （９＋
ｎ１ｌ）の高さである。突起間の間隙１５は約０．２８
ｗ（１１ｍｉｌ）幅である。支持材１１へのリードフレ
ーム部材１の組立てにおいて、リード４の狭窄端部（内
側端部）５は、突起１４間の間隙１５で表面１３上に重
なる。このことにより、支持材１１において、狭窄端部
５が相互に正確に同一平面へ位置決定されるための手段
が提供される。各々の突起１４の内端部には、別の突起
１６があり、約ｏ、１ｓ籠（約７ｍ１ｌ）幅で約０．２
５１１１１１ （約１０ｍ１１）の長さで約０１５１１
１１（約６ｍ１ｌ）の高さである。突起１６は、例えば
これを加熱しリード上に熱可塑性である突起１６を少し
だけ流動させることにより、リードを間隙１５に固定す
るための手段を提供する。包囲トラフ１７が、全突起１
４で画成される周長の外側にある。
リード４の最大幅部分６が装着される６８個の溝孔１８
が支持材１１の周囲にある。溝孔１８は、突起１４とほ
ぼ同様であるがこれより大きい外側突起２９によって形
成される。突起２９は約０．５１ｍ（２０ｍｉ１）幅で
約０．８１１１１１（３２ｍｉｌ）の長さで約０．２３
１１１１１１（９ｍｉｌ）の高さである。溝孔１８は約
０７６醜（３ｏｍｉｌ）幅である。突起１４上の突起１
６と同様に、突起２９の内端部には突起５０がある。突
起３０は約０．５１Ｍ（２’０ｍ１１）幅で約０，２５
鋼（１０ｍｉｌ）の長さで約０．１５ＷＩＮ（６ｍ１ｌ
）の高さである。
が支持材１１の周囲にある。溝孔１８は、突起１４とほ
ぼ同様であるがこれより大きい外側突起２９によって形
成される。突起２９は約０．５１ｍ（２０ｍｉ１）幅で
約０．８１１１１１（３２ｍｉｌ）の長さで約０．２３
１１１１１１（９ｍｉｌ）の高さである。溝孔１８は約
０７６醜（３ｏｍｉｌ）幅である。突起１４上の突起１
６と同様に、突起２９の内端部には突起５０がある。突
起３０は約０．５１Ｍ（２’０ｍ１１）幅で約０，２５
鋼（１０ｍｉｌ）の長さで約０．１５ＷＩＮ（６ｍ１ｌ
）の高さである。
支持利１１が、チップ積載リードフレームのための現行
の製造装置で処理され得るために、この製造装置と協働
し、支持材１１０両側から離隔し、控え棒２０を介して
支持材１１へ結合されるレール１９がある。レール１９
は、約０．２５１１１（１０ｍｉ＋）の厚さで約３．４
３ＦＩＩ（１３５ｍ１ｌ ）幅で互いに約５５．５６藺
（１，４００ｉｎ）だけ離間している。穴２１が、割出
しの期間中、支持材の正確な位置決定用の手段を提供す
る。支持材１１とふた２６との正確な嵌合用に４個の柱
状部材２２が支持材１１上にあり、これは支持材１１と
同様の熱可塑性樹脂から作られる。
の製造装置で処理され得るために、この製造装置と協働
し、支持材１１０両側から離隔し、控え棒２０を介して
支持材１１へ結合されるレール１９がある。レール１９
は、約０．２５１１１（１０ｍｉ＋）の厚さで約３．４
３ＦＩＩ（１３５ｍ１ｌ ）幅で互いに約５５．５６藺
（１，４００ｉｎ）だけ離間している。穴２１が、割出
しの期間中、支持材の正確な位置決定用の手段を提供す
る。支持材１１とふた２６との正確な嵌合用に４個の柱
状部材２２が支持材１１上にあり、これは支持材１１と
同様の熱可塑性樹脂から作られる。
ふた２６は、くぼみ１２と嵌合するためのくぼみ２４お
よび突起１４を収容するための追加のくｂ＜刀９Ｒか縞
斗イ１Ａス こ争一つｚＬｔｋ４ゴ→ ７を嵌合するた
めのトラフ２６および柱状部材２２が嵌合される４つの
穴２７を備えている。ふた２３を支持材１１上に組み立
てた後で、封止物質が穴２８内へと注入されて、トラフ
１７と２６を充填してＩＣチップを環境からしゃ断する
。
よび突起１４を収容するための追加のくｂ＜刀９Ｒか縞
斗イ１Ａス こ争一つｚＬｔｋ４ゴ→ ７を嵌合するた
めのトラフ２６および柱状部材２２が嵌合される４つの
穴２７を備えている。ふた２３を支持材１１上に組み立
てた後で、封止物質が穴２８内へと注入されて、トラフ
１７と２６を充填してＩＣチップを環境からしゃ断する
。
各部材の組立ては以下のようにして実行される。
第５図に例示されているように、４つのリードフレーム
部材１が、レール２．３が付いたまま一時点に１つずつ
各４分円に１つずつ支持材１１の上に配置される。レー
ル２は隙間に嵌合するように十分に仕上げされており、
各リードフレーム部材１はレール２．３が付いたまま第
４図に例示されているように注意深く位置調整されて、
狭窄端部５は間隙５にまた最大幅部分６は溝孔１８へ装
着される。次にリードフレーム部材へ圧力が加えられて
、リードフレーム部材が表面１６と同じ高さであるよう
に確保し、その次にこの圧力を維持しながら突起１６．
３０を加熱して、突起１６．３０を流動させてリード４
の狭窄端部５と最大幅部分６をその位置に固定する。次
にレール２−３ば、刻み線８．９で切り離される。この
処理が各リードフレーム部材１に対して繰り返される。
部材１が、レール２．３が付いたまま一時点に１つずつ
各４分円に１つずつ支持材１１の上に配置される。レー
ル２は隙間に嵌合するように十分に仕上げされており、
各リードフレーム部材１はレール２．３が付いたまま第
４図に例示されているように注意深く位置調整されて、
狭窄端部５は間隙５にまた最大幅部分６は溝孔１８へ装
着される。次にリードフレーム部材へ圧力が加えられて
、リードフレーム部材が表面１６と同じ高さであるよう
に確保し、その次にこの圧力を維持しながら突起１６．
３０を加熱して、突起１６．３０を流動させてリード４
の狭窄端部５と最大幅部分６をその位置に固定する。次
にレール２−３ば、刻み線８．９で切り離される。この
処理が各リードフレーム部材１に対して繰り返される。
このような構成により、６８個のすべてのリードの正確
な位置決めと確実な装着とリードの良好な同一平面性が
保証される。
な位置決めと確実な装着とリードの良好な同一平面性が
保証される。
次に、第５図に破線で例示されているＩＣチップ３１が
、受は領域つまりくぼみ１２へ最終的に取り伺けられ、
リード４の狭窄端部５へ最終的に電気接続される。支持
材１１のレール構成により、この処理は現行のチップ積
載リードフレーム処理装置で行うことができる。本発明
による利益は、電気的特性を調べるためにパッケージ付
きＩＣチップを試験することができることである。これ
は６８本のリードすべてが電気的に絶縁されているから
である。また必要ならば電気接続の修理を行うことがで
きる。以前には、このような修理を行うことができなか
った。なぜならリードは、パッケージ化を終えるまで電
気的に絶縁され−〔いないからである。リード４の外側
端部４は所望の形状、たとえば第５図と第８図に例示の
ｈＪ１形リード３４のように賦形することができる。
、受は領域つまりくぼみ１２へ最終的に取り伺けられ、
リード４の狭窄端部５へ最終的に電気接続される。支持
材１１のレール構成により、この処理は現行のチップ積
載リードフレーム処理装置で行うことができる。本発明
による利益は、電気的特性を調べるためにパッケージ付
きＩＣチップを試験することができることである。これ
は６８本のリードすべてが電気的に絶縁されているから
である。また必要ならば電気接続の修理を行うことがで
きる。以前には、このような修理を行うことができなか
った。なぜならリードは、パッケージ化を終えるまで電
気的に絶縁され−〔いないからである。リード４の外側
端部４は所望の形状、たとえば第５図と第８図に例示の
ｈＪ１形リード３４のように賦形することができる。
次に、ふた２３が支持材１１上に配置され、柱２２が穴
２７に嵌合する。穴２７は第７図に例示されているよう
に、たとえば直径が約０．８ｊ！ＩＩ＋（３３ｍｉｌ）
から直径が約１．０９ｍ（４５ｍ１ｌ ）へとほぼまん
中途中まで端ぐられる。柱２２が穴２７のこの端ぐり内
に多少延びることにより、突起１６．３０が加熱・流動
されたように柱２２の延伸する上端部を加熱・流動させ
ることによりふた２３を支持材１１へ固定するための手
段が提供される。次に、例えばゲル状のシリコーン等の
封止物質が穴２８へ注入されてトラフ１７．２６および
穴２８を完全に充填する。普通の熱サイクル要求に応じ
て密閉封止を維持するためには、この封止物質は硬化後
も十分に粘着性でありまた可撓性でなければならない。
２７に嵌合する。穴２７は第７図に例示されているよう
に、たとえば直径が約０．８ｊ！ＩＩ＋（３３ｍｉｌ）
から直径が約１．０９ｍ（４５ｍ１ｌ ）へとほぼまん
中途中まで端ぐられる。柱２２が穴２７のこの端ぐり内
に多少延びることにより、突起１６．３０が加熱・流動
されたように柱２２の延伸する上端部を加熱・流動させ
ることによりふた２３を支持材１１へ固定するための手
段が提供される。次に、例えばゲル状のシリコーン等の
封止物質が穴２８へ注入されてトラフ１７．２６および
穴２８を完全に充填する。普通の熱サイクル要求に応じ
て密閉封止を維持するためには、この封止物質は硬化後
も十分に粘着性でありまた可撓性でなければならない。
所望ならば、ふた２３の組立ておよびトラフ１７．２６
の封止は空気よりも大きな熱放散特性を有する雰囲気、
たとえばヘリウム中で行うこともできる。この雰囲気は
、ＩＣチップ３１が配置されているくぼみで封止される
。パッケージ化を完成するために、第８図に例示されて
いるようにリード識別子５２を使用することができまた
レール１９および控え棒２０が刻み線５３で除去される
。
の封止は空気よりも大きな熱放散特性を有する雰囲気、
たとえばヘリウム中で行うこともできる。この雰囲気は
、ＩＣチップ３１が配置されているくぼみで封止される
。パッケージ化を完成するために、第８図に例示されて
いるようにリード識別子５２を使用することができまた
レール１９および控え棒２０が刻み線５３で除去される
。
第８図に・例示の完成したユニットは、賦形されたリー
ド６４も含めて全寸法は約２５．１０１１１０１１１１
１（９８８平方で高さが約４４５．龍（１７５ｍｉｌ）
である。
ド６４も含めて全寸法は約２５．１０１１１０１１１１
１（９８８平方で高さが約４４５．龍（１７５ｍｉｌ）
である。
本発明は型打ちに依らずたとえば蝕刻形成すなわち化学
的形成により作られたリードフレームに対しても応用で
きる。この場合、本発明による部材の使用による重要な
利益は、工具費の大幅な減縮である。
的形成により作られたリードフレームに対しても応用で
きる。この場合、本発明による部材の使用による重要な
利益は、工具費の大幅な減縮である。
第１図は、型打ち後のリードフレーム部材の正面図であ
る。 第２図は、第１図のリードフレーム部材のストリップを
示す正面図である。 飢３図は− リードフレーム用の支持材の平端面図であ
る。 第４図は、３つのリードフレーム部材が取り付けられ４
番目のリードフレーム部材を取り付ける用意をしている
支持材の斜視図である。 第５図は、すべてのリードフレームが装着され、リード
が賦形された支持材の斜視図である。 第６図お−よび第７図は各々支持材用のふたの平面図お
よび端面図である。 第８図は、完成したチップ収容リードフレームパッケー
ジを示す斜視図である。 図中の番号が示す名称を以下に挙げる。なお同一番号−
は同一部位を示すものとする。 １： リードフレーム部材 ２．３：レール ４： リード ５： 狭窄端部（内側端部） ６： 最大幅部分 ７： 外側端部 ８．９：刻み線 １０：穴 １１： 支持材 １２： くぼみ １３： 表面 １４： （内側）突起 １５： 間隙 １６： 突起 １７： トラフ １８： 溝孔 １９： レール ２０： 控え棒 ２１：穴 ２２： 柱状部材 ２３： ふた ２４．２５：ｌヂみ ２６： トラフ ２７．２Ｂ＝穴 ２９： （外側）突起 ３０： 突起 ３１： ＩＣチップ ５２＝ リード識別子 ３３： 刻み線 ３４二 ｌＩＪ″形リード ３５： 支持板
る。 第２図は、第１図のリードフレーム部材のストリップを
示す正面図である。 飢３図は− リードフレーム用の支持材の平端面図であ
る。 第４図は、３つのリードフレーム部材が取り付けられ４
番目のリードフレーム部材を取り付ける用意をしている
支持材の斜視図である。 第５図は、すべてのリードフレームが装着され、リード
が賦形された支持材の斜視図である。 第６図お−よび第７図は各々支持材用のふたの平面図お
よび端面図である。 第８図は、完成したチップ収容リードフレームパッケー
ジを示す斜視図である。 図中の番号が示す名称を以下に挙げる。なお同一番号−
は同一部位を示すものとする。 １： リードフレーム部材 ２．３：レール ４： リード ５： 狭窄端部（内側端部） ６： 最大幅部分 ７： 外側端部 ８．９：刻み線 １０：穴 １１： 支持材 １２： くぼみ １３： 表面 １４： （内側）突起 １５： 間隙 １６： 突起 １７： トラフ １８： 溝孔 １９： レール ２０： 控え棒 ２１：穴 ２２： 柱状部材 ２３： ふた ２４．２５：ｌヂみ ２６： トラフ ２７．２Ｂ＝穴 ２９： （外側）突起 ３０： 突起 ３１： ＩＣチップ ５２＝ リード識別子 ３３： 刻み線 ３４二 ｌＩＪ″形リード ３５： 支持板
Claims (4)
- （１）端部で相対するレールに結合された複数のリード
を備えるリードフレーム部材を用意し、リードフレーム
部材をリードフレーム支持材へ固定して、個々のリード
はここで個々にリードフレーム支持材へ固定され、 レールを除去し、 ＩＣチップをリードフレーム支持材上へ配置し、ＩＣチ
ップとリード間に電気的接続を形成し、ＩＣチップを電
気的特性について試験し、リードフレーム支持材上にふ
たを配置し、ＩＣチップとリードフレームを、リードフ
レーム支持材とふたとの間に封入することを特徴とする
封入集積回路チップの製造方法、 - （２） 複数のリードフレーム部材は、リードフレーム
支持材に逐次固定され、その後裔リードフレーム部材の
レールは、次のリードフレーム部材の固定に先だって除
去される特許請求の範囲第１項記載の封入集積回路チッ
プの製造方法。 - （３） リードフレーム部材は、複数のリードフレーム
部材を備えるストリップから形成され、リードフレーム
部材とリードは、相対する連続゛レールに結合されてお
り、一方のレールでのリード間の間隔は、他方のレール
でのリード間の間隔よりも広い特許請求の範囲第１項記
載の封入集積回路チップの製造方法。 - （４） リードは、リードフレーム支持材上の突起間で
固定される特許請求の範囲第１項記載の封入集積回路チ
ップの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60631084A | 1984-05-02 | 1984-05-02 | |
| US606310 | 1984-05-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60240133A true JPS60240133A (ja) | 1985-11-29 |
Family
ID=24427458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60092399A Pending JPS60240133A (ja) | 1984-05-02 | 1985-05-01 | 封入ｉｃチツプの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0163081B1 (ja) |
| JP (1) | JPS60240133A (ja) |
| KR (1) | KR850008047A (ja) |
| AT (1) | ATE49680T1 (ja) |
| DE (1) | DE3575497D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960000793B1 (ko) * | 1993-04-07 | 1996-01-12 | 삼성전자주식회사 | 노운 굳 다이 어레이 및 그 제조방법 |
| US7646658B2 (en) * | 2007-05-31 | 2010-01-12 | Qualcomm Incorporated | Memory device with delay tracking for improved timing margin |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4137546A (en) * | 1977-10-14 | 1979-01-30 | Plessey Incorporated | Stamped lead frame for semiconductor packages |
| JPS5521128A (en) * | 1978-08-02 | 1980-02-15 | Hitachi Ltd | Lead frame used for semiconductor device and its assembling |
| FR2462024A1 (fr) * | 1979-07-17 | 1981-02-06 | Thomson Csf | Plate-forme support de grille de connexion, notamment pour boitier de circuits integres, et boitier comportant une telle plate-forme |
| JPS56137658A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
-
1985
- 1985-04-11 AT AT85104411T patent/ATE49680T1/de not_active IP Right Cessation
- 1985-04-11 DE DE8585104411T patent/DE3575497D1/de not_active Expired - Lifetime
- 1985-04-11 EP EP85104411A patent/EP0163081B1/en not_active Expired - Lifetime
- 1985-05-01 KR KR1019850002954A patent/KR850008047A/ko not_active Withdrawn
- 1985-05-01 JP JP60092399A patent/JPS60240133A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE3575497D1 (de) | 1990-02-22 |
| EP0163081B1 (en) | 1990-01-17 |
| KR850008047A (ko) | 1985-12-11 |
| EP0163081A1 (en) | 1985-12-04 |
| ATE49680T1 (de) | 1990-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4653174A (en) | Method of making packaged IC chip | |
| US4820658A (en) | Method of making a packaged IC chip | |
| US4079511A (en) | Method for packaging hermetically sealed integrated circuit chips on lead frames | |
| US4888307A (en) | Method for manufacturing plastic encapsulated semiconductor devices | |
| US4554404A (en) | Support for lead frame for IC chip carrier | |
| US4026008A (en) | Semiconductor lead structure and assembly and method for fabricating same | |
| JP3013347B2 (ja) | 半導体パッケージを製作する方法 | |
| US3902148A (en) | Semiconductor lead structure and assembly and method for fabricating same | |
| US3413713A (en) | Plastic encapsulated transistor and method of making same | |
| JP2696772B2 (ja) | リードフレーム組立体とその加工方法 | |
| US4663650A (en) | Packaged integrated circuit chip | |
| US5614441A (en) | Process of folding a strip leadframe to superpose two leadframes in a plural semiconductor die encapsulated package | |
| US5384286A (en) | Process for encapsulating a semiconductor chip, leadframe and heatsink | |
| US4663651A (en) | Segmented lead frame strip for IC chip carrier | |
| KR100389230B1 (ko) | 개별반도체장치및그제조방법 | |
| CA1086430A (en) | Method and apparatus for the assembly of semiconductor devices | |
| US20080023806A1 (en) | Stress-free lead frame | |
| KR100846939B1 (ko) | 마이크로 리드프레임패키지 및 마이크로 리드프레임패키지제조방법 | |
| EP0163856B1 (en) | Method of making lead frame support for ic chip | |
| US5920113A (en) | Leadframe structure having moveable sub-frame | |
| JPS58218149A (ja) | 樹脂封止ダイオ−ド用リ−ドフレ−ム | |
| EP0163081B1 (en) | Method of making encapsulated ic chip | |
| JPS60239045A (ja) | パツケージ化集積回路チツプ | |
| US4611398A (en) | Integrated circuit package | |
| EP0163077B1 (en) | Method of making packaged ic chip |