JPS60244114A - 位相分割回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、例えばロータリエンコーダから出力される互
いに９０゛位相の異なった２つの信号を入力し、位相分
割信号を得る位相分割回路に関するものでろる。

（従来技術） 第５図は、従来のこの種の位相分割回路の一例を示すブ
ロック図である。この回路は、図示してないロータリエ
ンコーダから互に９０″位相の異なった信号ｙｘ、　ｖ
ｙが印加される入力端子１，２、この入力端子１．２間
に接続した抵抗Ｒ１，Ｒ２、入力端子２とゲインが−１
の増巾器（イノバータｌＡ３の出力端間に接続した抵抗
Ｒ３，Ｒ４、各抵抗Ｒ１，Ｒ２の接続点、Ｒ３，Ｒ４の
接続点の信号をそれぞれ入力するゲインがｈ−の増巾器
Ａ１．Ａ２、コンパレータＣ１〜Ｃ８及び各コンパレー
タの出力端に接続され、分割されたパルス信号が順次出
力される出力端子０１〜０８を備えている。

この様な接続の従来回路において、入力端子１゜に接続
されるラインに得られる信号Ｓ１、増巾器Ａ１の出力端
に得られる信号Ｓ２、入力端子２に接続きれるライノに
得られる信号Ｓ３、増巾器Ａ２の出力端に得られる信号
Ｓ４及び増Ｉ！］器Ａ６の出力端に得られる信号Ｓ５は
、第６図（イ）にそれぞれ示すように互いに４５°位相
のずれだ信号となっている。

コンパレータＣ１は、信号Ｓ１とゼロレベルトラ比較す
ることにより、（へ）に示すよう々矩形波信号を出力端
子０１　に出力する。また、コノパレータＣ２は、信号
Ｓ１と信号Ｓ２とを比較し、（ハ）に示すような矩形波
信号を出力端子０２に出力する。以下、同様にして、コ
ンパレータＣ３ハ（ト）、コンパレータＣ４Ｈ（ホ）、
コンパレータＣ３ｆｄ（＋’）、コンパレータＣ６は（
ト）、コンパレータＣ７はに）、コンパレータＣ８は（
１刀に示すような信号を出力端子０３〜ｏ８にそれぞれ
出力する。

従って、各出力端子０１〜０８から得られる矩形波信号
の立上り、立下りを検出して（ヌ）に示すようなパルス
を出力させれば、このパルスは、２２．５゜毎に出力さ
れることとなり、１６分割された位相分割信号となる。

この様な構成の従来回路においては、多数の各種増巾器
が必要で、全体構成が複雑になるという欠点がある。

（本発明の目的） 本発明は、従来回路におけるこのような欠点に鑑みてな
されたもので、簡単な構成で多分割された信号を得るこ
とのできる位相分割回路を実現しようとするものである
。

（本発明の概要） 本発明に係る回路は、２組のアナログ乗算器と、この２
組のアナログ乗算器からの信号の組合せを入力する複数
個のコンパレータとで構成される。

（実施例） 第１図は本発明に係る回路の一例を示す構成ブロック図
である。この図において、１，２は互いに９０°位相が
異なっている交番信号ｖｘ、　ｖｙが印加される入力端
子、６．４はそれぞれ２組の差動入力端子ＩＮＩ”、　
ｌＮｌ−及びｌＮ２＋、　ｌＮ２　、　ｌＮ３＋、　ｌ
Ｎ３−及びｌＮ４”、　ｌＮ４−と１組の差動出力端子
Ｖｏ１”＋Ｖｏ１−及びＶｏ２”、　Ｖｏ２−を持った
第１．第２のアナログ乗算回路である。この第１．第２
のアナログ演算回路６，４は、各入力端子に印加される
信号に対して、（１）弐〜（４）式で表わされるような
演算を行表い各出力端子に出力する。なお、各式では、
各端子を表わす符号が、そのままその点における信号の
大きさを示すものとする。

Ｖｏｌ　＝、、ｉ　（（ＩＮｌ　−ＩＮＩ　）Ｘ（ｌＮ
２−ｌＮ２　）　）ＸＫｔ　”’・’（２）ｙｏ２”：
＝　’　（（ｌＮ３　ｌＮ３　）Ｘ（Ｉ、Ｎ４　１Ｎ４
１　）ＸＫｔ”””（３）Ｖｏ２−　＝　’　（（ｌＮ
３　ｌＮ３　）Ｘ（ｌＮ４　ｌＮ４　）　）ＸＫｔ　・
””’＜４）ま ただし、Ｋ、、に、・・・ゲイン（利得）５〜８は、そ
れぞれ一対の入力端子を有するコンパレータである。こ
れら各コンパレータ５〜８の出力端０１〜０４は、図示
してないエツジ検出回路を通って、例えばカウンターの
クロック入力に加、　えられる。

第１のアナログ乗算器６の正相入力端子ＩＮＩ　。

十 ｌＮ２　には、それぞれ入力信号ｖｘ、　ｖｙが印加さ
れ、逆相入力端子ＩＮＩ　、　ｌＮ２−はそれぞれ接地
されている。また、第２のアナログ乗算器４の一方の正
相入力端子ＩＮ４　は入力信号ｖＸ１逆相入力端子ｌＮ
４−は入力信号ｖｙがそれぞれ印加されている。

また、他方の正相入力端子ＩＮ３　は、入力信号ＶＸ。

ｙｙを抵抗Ｒ５，Ｒ６で分圧した信号（ＶＸ＋ＶＹ）／
２が印加され、逆相入力端子ｌＮ３−は接地されている
。

ここで入力端子１．２に印加される交番人力信号をそれ
ぞれ（５）式、（６）式で表わすとともにその波形を絹
２図（イ）に示す。

■Ｘ＝房ωｔ　・・・・・・・・・・・・・・・・・・
　（５）ｖＹ＝幽ω　ｔ　・・・・・・・・・・・・・
・・・・・　（６）また、第１．第２のアナログ乗算器
６の利得に、を１．４の利得に２を２とする。

この場合、第１のアナログ乗算器６の一方の出力端Ｖｏ
ｌ＋及び他方の出力端Ｖｏｌ−は、（７）式、（８）式
の通りと々る。

ｖｏ１＋＝ニーωを噛ωｔ 一ユｇｈｘ２ωｔ　・・−・・・・・・・・・・・・・
・・・・・（７）Ｖｏｌ　＝　−１（ｃｏｓωｔ　−５
ｌｎ（ｄ　ｔ　１２ ＝−−ｉｌ、ｔｎ２ωｔ　・・・・・・・・・・・・・
・・・・・・・（８）また、第２のアナログ乗算器４の
一方の出力端Ｖｏ２＋及び他方の出力端Ｖｏ２−は、（
９）式、　ａＯ式の通りとなる。

Ｖｏ２”　’−（ｃｆＭａｌｔ−ｓｌａｌｔ）Ｘ”””
”””、Ｘ２２２ ２２−１（ωを一崗２ωｔ） ＝１ｏ２ωｔ　・・・・・・・・・・・・・・・・・・
・・・・・（９）Ｖｏ２＝−ｉ箕２ωｔ　・・・・・−
・・・・・・・・・・・・・・・αＯ（７）式〜ｏｃＩ
式で示される各信号の波形を第２図（ロ）にそれぞれ示
す。この波形図から明らかなように、第１．第２のアナ
ログ乗算器６．４の出力端から得られる各信号は、それ
ぞれ入力信号ｖｘ、　ｖｙ　に対してユの周期をもち、
互いに９０°位相が異なつま たものとなっている。

コンパレータ５は、第１のアナログ乗算器６からの出力
信号Ｖｏ１”　、Ｖｏｌ−を入力し、両信号を比較して
おり、Ｖｏ　１”　＝　Ｖｏ　ｉ−の時、すなわち、り
幽２ωｔ−−ユｓｍ２ωｔ になるごとに出力が反転する第２図（ハ）に示すような
矩形波信号を出力端子０１に出力する。

コンパレータ６は、第１のアナログ乗算器６からの出力
信号Ｖｏ１　と第２のアナログ乗算器４からの出力信号
Ｖｏ２　を入力し、両信号を比較してお７す、 １ ７ｍ１ｎ２ωｔ＝フ邸２ωｔ に々るごとに出力が反転する第２図に）に示すような矩
形波信号を出力端子０２に出力する。

コンパレータは、第２のアナログ乗算器４からの出力信
号Ｖｏ２．Ｖｏ２　を入力し、両信号を比較しており、 １ フ■２ω１＝−フ部２ωｔ になるごとに出力が反転する第２図（ホ）に示すような
矩形波信号を出力端子０６に出力する。

同様にコンパレータ８は、第１のアナログ乗算器６から
の出力信号ｖｏ１　と第２のアナログ乗算器４からの出
力信号Ｖｏ２−を入力し、両信号を比較しておシ、 １ｓｉｎ２ωｔ＝−１−２ωｔ ２ になるごとに出力が反転する第２図（へ）に示すよ？な
矩形波信号を出力端子０４から出力する。

ここで、各コンパレータ５〜８の各出力端子０１〜０４
からの矩形波信号は、第２図（ハ）〜（へ）から明らか
なように、入力信号ｙｘ、　ｖｙに対してフの周期をも
ち互いに２２，５°位相が異なったものとなっている。

　″ 従って、出力端子０１〜０４からの各信号を図示してな
いエツジ検出回路を介して得るようにすれば、第２図（
ト）に示すように、入力信号ｙｘ、　ｙｙの位相に対し
て、２２．５°ごとにパルスが出力される１６分割され
た位相分割信号を得ることができる。

なお、上記の説明では、入力信号７人、ｙｙが正弦波の
場合であるが、本発明に係る回路は、正弦波でない交番
信号を入力信号とする場合でもよい。

この場合、第１、褐２のアナログ乗算器ろ、４の利得を
１以外の利得とする必要がある。

この点につき、入力信号ｖｘ、　ｖｙが第６図け）に示
すような互いに位相が９０”異なった同一周期の三角波
信号である場合について説明する。

第６図において、Ｏ’　、　９０　、１８０’″、２７
０°の検出及び４５°、　１６５’　、　２２５’　、
　３１５″′の検出は、入力信号ＶＸ、ＶＹが正弦波で
ある時と同様、第１図におケルコンパレータ５において
、ｖｘ−ｖｙ　＝ｏ及ヒコンバレータ７において、ｙ　
Ｘ２　ｙ　ｙ２　＝＝　Ｑなる演算によって行彦われる
。これ以外の点の検出は、まず、第６図（イ）ヨシ、２
２，５°、２［１２，５°では、ｖｘ＝５−ＶＹと力つ
１おり、ｌた１　１’２．５°、２９２．５゜では、ｖ
ｘ＝−ｉｃｙとなっている。従って、とれらの各点では （■Ｘ　３　Ｖ　Ｙ）　（Ｖ　”　＋　Ｂ　Ｖ　Ｙｌ　
二〇が成立する。

すなわち、 （ｖｘ２−ｖｙ２）　−ｖｘ　−ｖ’ｔ　＝　０となる
。

ここで、第１図回路において、第２のアナログ乗算器４
の利得を１・どすると、正相出力端Ｖｏ２には、１（Ｖ
Ｘ２−ＭＹ２）カ得うレ、第ｉ　０．）　７　す。　り
乗４ 算器６の利得を４７６とすれば、正相出力端Ｖｏ１には
、２／３　ＶＸ−ＶＹとナル。

この両者の出力をコンパレータ６で比較すれば、ユ（■
ｘ′−ＶＹ２）−２ＶＸ・■Ｙ ６ となる点、す々わぢ、半６図（ｏ）において０で囲んだ
点に相当する位相２２．５’　、　１１２．５°、２０
２．５°。

２９２．５°の各点が検出できる。

才だ、第６図から、６７．５°、２４７．５°では、妙
Ｘ＝値ｖＹ　となり、１５Ｚ５°、３３７．５°ではｙ
ｘ＝−３ＶＹとなっている。

逆相出力端Ｖｏ２−は、’　（”　Ｘ−ｖ２ｙ　）　ト
ナ；ｂ。

コンパレータ８は、この両者の出力信号ｙｏ１＋Ｖｏ２
が等しくなる点を検出すると、　その点では、３ＶＹｌ
　（ＶＸ−、ＶＹ）＝０　カｇ立スル。

従って、第６図（ロ）において、Δで囲んだ点に対応す
る位相６７．５°、２４７．５°、　１５７．５’　、
　３３７．５゜の各点の検出が行なえる。

以上の様に、第１図回路において、第１図のアナログ乗
算器６の利得を４／６とすることにより、入力信号ｖｘ
、　ｖｙが三角波信号であっても、その位相を１６分割
した信号を得ることができる。

以上のことを一般化すると、０°、９０°、１８０＠。

２７０′においてｖｘ＝ｏｔたはｙｙ＝０が成立し、ま
た、４５°、１６５°、２２５°、６１５°において、
ｖｘ＝±ｙｙが成立し、かツ２２．５°、６７．５６゜
１１２．５°、１５７．５°、２０２．５°、２４７．
５″’、２９２．５°。

ｖＹ ３３７−５°において、（Ｖｘｆ：Ａ　−ＶＹ　ｌ　（
ＶＸ十Ｔ−）　＝０が成立するならば、第１のアナログ
乗算器６の利得を０ニン■　とすることによって、入力
信号ｙｘ、ｙｙの位相を１６分割した分割信号を得るこ
とができる。なお、ｖｘ、ｙｙが正弦波の場合、Ａ＝１
＋ｖラー、６角波の場合Ａ＝３となる。

この様な条件を満足する信号波形は、正弦波や三角波に
限らず、ｖＸはＯｏ、ＭＹは９０’を軸とした対称波形
の周期波信号であればよい。　。

第４図は本発明の４４ｃｖ実施例を示す構成ブロック図
である。この実施例では４個のアナログ乗算器６，４及
び３ａ、４ａを用い、２段の回路構成としたものである
。

すなわち、第１図の実施ｖ１では、２つのアナログ乗算
器６．４の出力信号は、入力信号ｖｘ、　ｖｙの周波数
の２倍であって、互いに９０°位相がずれたものとなっ
ている。この実施例では、２つのアナログ乗算器６，４
の出力を新たな入力信号として、次段のＩナログ乗算器
３ａ、４ａに印加するようにしたもので、この様な構成
によれば、入力信号ｙｘ。

ｖＹに対して、位相を６２分割した分割信号を得ること
ができる。

同様にして、アナログ乗算器を６段、４段・・・とする
ことによって、６４分割、１２８分割・・・とすること
も、可能である。

（本発明の効果） 以上説明したように、本発明によれば、簡単な構成で入
力信号の位相を多分割した信号が得られる位相分割回路
が芙現できる。

【図面の簡単な説明】

第１図は本発明に係る回路の一例を示す構成ブロック図
、第２図はその動作波形図、第６図は入力信号が三角波
信列である場合の動作波形図、第４図は本発明の他の回
路例を示す構成フロック図、第５図は従来回路の一例を
示す構成ブロック図、第６図はその動作波形図である。 １．２・・・入力端子、６，４・・・アナログ乗算器、
５〜８・・・コンパレータ、 ０１〜０４・・・出力端子。 代理人弁理士　木　村　三　朗 第３図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. （１）半周期の波形が１７４周期を対称軸とする対称形
   であって、互いに９０°位相の異なる２つの交番人力信
   号（ＵＸ、　ｙｙ）が印加される一対の入力端子と、 この入力端子にそれぞれ印加される２つの交番人力信号
   と、この２つの交番人力信号の組み合せで作られる合成
   信号とアース信号とをそれぞれ入力する小なくとも２組
   のアナログ乗算器と、 これら′のアナログ乗算器の出力信号の組み合せを入力
   する複数個のコンパレータとを備え、前記各コンパレー
   タの出力端子から前記２つの交番人力信号の位相を分割
   した信号を得ることを特徴とする位相分割回路。