JPS60245224A - 半導体装置製造用マスク合せ方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明は、プロセス変更後も初期の追い込み量を維持
してマスク合せができるようにした半導体装置製造用マ
スク合せ方法に関する。

（従来技術） 半導体集積回路装置は周知のごとく、拡散、蒸着工程と
ホトリソ工程を複数回半導体基板上に繰シ返すことによ
シ作製される。

このとき、半導体集積回路装置を構成する個別の半導体
素子を半導体基板上に形成するために複数回のホトリソ
工程についてマスク・パターンを精度よく重ね合わせる
必要例ある。

このために、ホトリソ工程において用いるホトマスクに
は、前記の半導体集積回路装置を構成する半導体素子ｚ
４ターンの他に通常、マスク合ｈｏセマークが形成され
てζシ、このときまでに既に終了している、拡散蒸着工
程およびホトリン工程で半導体基板上に転写形成済みの
同様な合わせマークと位置合わせを行なう目的で、これ
を用いるようになっている。

このとき用いる合わせマークは普通、四角形や（＋）字
形またはそたらの組み合わせよシなる比較的単純な図形
（パターン）が多く、通常は直前の工程によって形成さ
れたマスク合わせパターン（被合わせパター７）の一部
もしくは全部をある一定量（追い込み量）小さく、ある
いは大きく変化させた相似の図形を適用する（追い込み
型マスク合わせパターン）。

この追い込み型マスク合わせツヤターンはその追い込み
量によって合わせ精度が決１９、追い込み量が小さい程
、高精度のマスク合わせが可能となる。

また、近年のホトリソ技術の進歩に伴ない、２μｍない
し１μｍとよシ少い追い込み量で高精度の／４’ターン
合わせが要求されてきている。

一方、この追い込み形マスク合わせツヤターンを用いる
とき、半導体基板上に形成された被合わせパターンへそ
れを形成するときに使用したホトマスク上の合わせパタ
ーンの大きさは、ホトリソ工程条件や半導体基板表面の
状態によって異なったものとなることが普通である。

たとえば、半導体基板表面を覆う酸化膜に合わせパター
ン形状のエツチングを行なうときには、その酸化膜厚に
よってサイドエッチ量が異なるため、厚い酸化膜の場合
の方が薄い酸化膜の場合よシ、半導体基板上に転写され
た被合わせパターンは大きくなってしまう（プロセス変
換差）。

したがって、この追い込み形マスク合わせツヤターンを
設計してホトマスクを作製する際には目的とする追い込
み量を得るために前に述べたプロセス変換差を考慮した
大きさに予じめ補正しておく必要がある。

また、プロセス変換差の量はホトリソ工程条件や半導体
基板表面の状態によって決定されるものであるから、こ
れらホトリソ工程条件や半導体基板表面の状態がプロセ
ス変更によって変わると、プロセス変換差の量も変わる
ので目的とする追い込み量を維持するためにはマスクを
新たに作シ直す必要が生じる。

（発明の目的） この発明の目的はプロセス変換差の考慮全不要とし、プ
ロセス変更後も初期の追い込み量を維持することが可能
なマースフ合わせ・ぐターンが得られる半導体装置製造
用マスク合せ方法を得ることにある。

（発明の概要） この発明の要点はプロセス変換差に応じたマスク合わせ
マークの形状の変化が相似的に生じ、多角形図形ノ４タ
ーンの場合との頂点は一定の直線上を常に移動すること
に着目し、その直線に対し一部もしくは全部が平行な図
形を目的とする追い込み量離して作成しマスク合わせパ
ターンとすることにある。

（実施例） 以下、この発明の半導体装置用マスク合せ方法の実施例
について図面に基づき説明する。第１図（ａ）はその一
実施例に適用される被マスク合せツヤターンの平面図で
あり、第１図（ｂ）はマスク合せパターンの平面図で、
ともに別のホトマスク上に形成された合せマークを示す
。

第１図（ａ）に示す被マスク合せツヤターンに対し、被
合せツヤターンは第１図（ｂ）に示すマスク合せパター
ンを合わせる目的で用いる。第１図（ａ）において、１
は被マスク合わせパターン図形の辺、１１は被マスク合
わせパターン図形の頂点全それぞれ示す。

また、第１図（ｂ）に示す幅Ｓは前述の追い込み形マス
ク合わせ・母ターンの追い込み量に相当する量で、この
実施例においても以降同様に追い込み量Ｓと表現する。

以下、第２図を用いてこの発明の実施例の働きをさらに
詳しく順を追って説明する。最初に第１図（ａ）に示す
被マスク合わせ九ターンを含むホトマスクを用いて、半
導体基板上に被マスク合わせツヤターンの転写および形
成を行なう。

このとき、前述のプロセス変換差が発生するため、半導
体基板上に転写、形成される実際の被マスク合わせノや
ターンは第２図の１′および１１′に示すようにホトマ
スク上のパターン（第２図の１および１１に比較を容易
にするため点線で示す。）と異なった大きさの図形とな
る。

プロセス変換差が原因の図形の変形は第２図よシも明ら
かなように、相似的に発生するため、被マスク合わせノ
４ターンが多角形よシ構成されている場合、その多角形
が有する頂点はその頂角の半分の角度で頂点と交わる直
線上を移動する。この特徴はプロセス変換差の蛍に無関
係に保持される。

この実施例の場合、第２図においてホトマスク上の被マ
スク合わせパターンの頂点１１がプロセス変換差のため
に半導体基板上に転写、形成された後、川魚１１′に変
わるが頂点１１′は直線を上にあることで示される。

次に、半導体基板上に転写、形成された被マスク合わせ
ｔＲパターン第２図の１′および１１′ヲ含む正方形）
に対し、第１図（ｂ）に示すマスク合わせパターンを含
むホトマスクを用いて両者の位置合わせ全行なう。

第２図は正しく位置合わせが行なわれた場合を示し、半
導体基板上に転写形成された被マスク合わせノ４ターン
の各頂点（第２図の場合１１′を含む四つの頂点）がホ
トマスク上のマスク合わせノ？ターンの平行な２辺の中
心線であるｔおよびｔ′上に位置している。

正しく位置合わせが行なわれなかった場合は半導体基板
上に転写形成づれた被マスク合わせ・臂ターンに含まれ
る各頂点の内４個所、３個所もしくは２個所が正しく、
ｔまたはｔ′上に位置しないことで検出されることは第
２図よシ明らかである。

なお、このときホトマスク上のマスク合わせパターンの
追い込み童Ｓ（第１図（ｂ）に示す）全２μｍないし１
μｍと適当な値に設定することによシ、任意の合わせ精
度を得ることができる。

さらに、この実施例のマ誠り合わせパターンの合わせ精
度は被マスク合わせ・ぞターフの頂点がプロセス変換差
によって移動する直線に対して設定されているので、原
理的に被マスーク合わせ／４’ターンの半導体基板上へ
の転写形成時にプロセス変換差によって発生する図形の
変形の影響を受けず、常に一定に保たれる。

したがって、ホトマスク作製後にプロセスを変更する必
要が生じ、プロセス変換差が変化してもプロセス変更前
と同じ合わせ精度が得られ、マスク合わせパターンを作
シ直す必要がない。

（発明の効果） この発明は以上説明したように、プロセス変換差によっ
て影響はれずに一定の追い込み量、すなわち合わせ精度
を保つマスク合わせツヤターンを得るようにしたので、
以下に列挙する利点がある。

（凪プロセス変更を行っても合わせ精度が変わらないの
で同じ合わせ精度でマスク合わせが可能である。したが
って、プロセス変更時に同じ合わせ精度を得るため、ホ
トマスクを作シ直す必要がないという利点がある。

（２）、被マスク合わせパターンを半導体基板上に転写
形成するホトリソ工程において予期しない工程のゆらぎ
、たとえばホトレジ９ストｉ＋ターン寸法の変化やエツ
チング液によるエツチング液度の変化が生じプロセス変
換差の量が変っても、後のホトリソ工程のマスク合わせ
時に合わせ精度が変化するというような悪い影響を及は
式ないという利点がある。

（３）、半導体集積回路装置を半導体基板上に作製する
際に用いる複数のホトマスクすべての合わせノ４ターン
の追い込み量全一定の値にするために従来の追い込み型
マスク合わせノ４ターンで必要であった各工程個別のプ
ロセス変換差による追い込み量ｏ補正に個別の各マスク
について行う必要がないという利点がある。

【図面の簡単な説明】

第１図（ａ）はこの発明の半導体装置製造用マスク合せ
方法に適用される被マスク合わせツヤターンの平面図、
第１図（ｂ）は同上半導体装置製造用マスク合せ方法に
適用されるマスク合わせパターンを示す平面図、第２図
はこの発明の半導体装置製造用マスク合せ方法の実施例
の作用を説明するための図で壺る。 １．１′・・・被マスク合せパターン図形の辺、１１゜
１１′・・・被マスク合せパターンの図形の頂点。 特許出願人　沖電気工業株式会社

Claims (1)

【特許請求の範囲】
1. 半導体集積回路装置を半導体基板上に作製する際のホト
   リソ工程に用いる複数のホトマスク相互の位置合わせを
   可能にするために用いられるマスク合わせパターンにお
   いて、多角形図形よシ構成される被マスク合わせパター
   ンに対してこの被マスク合わせパターンを構成する多角
   形図形に含まれる頂点にその頂角の半分の角度で交わる
   直線に対し一定距離離れた平行な辺を有する別の図形を
   マスク合わせノ４ターンとして用いることを特徴とする
   半導体装置製造用マスク合せ方法。