JPS60246446A - マイクロプログラム制御処理装置のマイクロプログラム暴走通知方式 - Google Patents
マイクロプログラム制御処理装置のマイクロプログラム暴走通知方式Info
- Publication number
- JPS60246446A JPS60246446A JP59102884A JP10288484A JPS60246446A JP S60246446 A JPS60246446 A JP S60246446A JP 59102884 A JP59102884 A JP 59102884A JP 10288484 A JP10288484 A JP 10288484A JP S60246446 A JPS60246446 A JP S60246446A
- Authority
- JP
- Japan
- Prior art keywords
- data
- control data
- program
- runaway
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野→
本発明は、マイクロプログラム制御処理装置のマイクロ
プログラム暴走通知方式に関する。
プログラム暴走通知方式に関する。
（従来の技術）
従来、複数の機能を実現する為の複数のプログラムを有
するマイクロプログラム制御処理装置でＬ１マイクロプ
ログラムの暴走検出にウォッチ・ドッグ・タイマ監視と
呼ばれる、プログラムが起点を通過する時間間隔を確認
する方法などが用いられていたが、伺らかの原因で、あ
る機能を実現するプログラムから、他の機能を実現する
別のプログラムへ暴走し、元のプログラムに戻らずにそ
のまま別のプログラムを実行し続けた場合、暴走の検出
はできず、別の機能に切替ってしまった事を検出し通知
することができないという欠点がある０ また、もう１つの重要な情報である、複数のプログラム
のうちどのプログラムを実行しているのかという情報を
通知することができない欠点がある０ （発明の目的） 本発明の目的は、初期設定時に書込まれた機能選択用デ
ータに応じて定められたパターンを通常は一定の周期で
出方し、実行しているグログラムと機能選択用データの
示すプログラムとの照合を周期的知行ない一致しない場
合にパターンの出方を停止することにょシ前記の別の主
プログラムへ飛んでしまい元の主プログラムに戻らない
様な暴走を検出できず、また実行している生プログラム
がどの主プログラムかを通知できないという欠点を同時
九除去し、複数の機能を実現する為の複数の生プログラ
ムを有するマイクロプログラム制御処理装置の暴走情報
として、プログラムの実行時間が定められた周期を越え
た場合と、別の生プログラムへ飛んでしまい元に戻らな
い場合の２通シの暴走情報のほかに、正常時に実行して
いるプログラムの種別も詳細に効率良く通知できるよ゛
うにした暴走通知方式を提供するものである。
するマイクロプログラム制御処理装置でＬ１マイクロプ
ログラムの暴走検出にウォッチ・ドッグ・タイマ監視と
呼ばれる、プログラムが起点を通過する時間間隔を確認
する方法などが用いられていたが、伺らかの原因で、あ
る機能を実現するプログラムから、他の機能を実現する
別のプログラムへ暴走し、元のプログラムに戻らずにそ
のまま別のプログラムを実行し続けた場合、暴走の検出
はできず、別の機能に切替ってしまった事を検出し通知
することができないという欠点がある０ また、もう１つの重要な情報である、複数のプログラム
のうちどのプログラムを実行しているのかという情報を
通知することができない欠点がある０ （発明の目的） 本発明の目的は、初期設定時に書込まれた機能選択用デ
ータに応じて定められたパターンを通常は一定の周期で
出方し、実行しているグログラムと機能選択用データの
示すプログラムとの照合を周期的知行ない一致しない場
合にパターンの出方を停止することにょシ前記の別の主
プログラムへ飛んでしまい元の主プログラムに戻らない
様な暴走を検出できず、また実行している生プログラム
がどの主プログラムかを通知できないという欠点を同時
九除去し、複数の機能を実現する為の複数の生プログラ
ムを有するマイクロプログラム制御処理装置の暴走情報
として、プログラムの実行時間が定められた周期を越え
た場合と、別の生プログラムへ飛んでしまい元に戻らな
い場合の２通シの暴走情報のほかに、正常時に実行して
いるプログラムの種別も詳細に効率良く通知できるよ゛
うにした暴走通知方式を提供するものである。
（発明の要約）
本発明のマイクロプログラム暴走通知方式は、複数の機
能または特性を実現する為の複数の生プログラムと初期
設定プログラムを格納したプログラム格納用九〇Ｍと、
外部からのデータを取り込むデータ入力部と、データ保
持用ＲＡＭと暴走通知用端子を具備し、リセッ１号が入
力されると実行され、該データ入力回路を介して書込ま
れた核複数の主プログラムを選択する為の制御データを
該データ保持用ＲＡＭに書込む初期一定手段と、該制御
データを判別して該複数の生プログラムのうちいづれか
１つを選択し、選択された主プログラムを実行する為の
各種パラメータを設定し選択された生プログラムを起動
する手段と、該選択され起動された主プログラムは、該
リセット信号が再度入力される迄、一定の機能あるいは
特性を実現する為の手段を備えたマイクロプログラム制
御処理装置において、制御データに応じて定められた正
常性を示すパターンを発生するパターン発生手段と＃暴
走通知用端子から該正常性を示すパターンの送出を制御
するパターン送出制御手段とを設け、該複数の主プログ
ラムの各々では周期的に該データ保持用ＲＡＭから、該
制御用データを読み出し、実行している主プログラムと
該読み出した制御データが示す生プログラムとが一致し
ているか否かの照合を周期的に行ない、該照合の結果を
該パターン送出制御手段へ出力し、該パターン送出制御
手段は、該照合結果が一致の場合、該パターン発生手段
によって発生された該正常性を示すパターンを該暴走通
知用端子から送出し、該照合結果が不一致の場合、”該
正常性を示すパターンを該暴走通知用端子から送出する
のを停止する方式を用いることにより、プログラムの実
行時間が定められた周期を越えた場合と、別の生プログ
ラムへ飛んでしまい九に戻らない場合の２通シの暴走情
報の雌か忙正常時にどの主プログラムを実行しているか
といり情報も通知でき、詳細で効率の良いマイクロプロ
グラム制御処理装置のマイクロプログラム暴走通知方式
を実現できる。
能または特性を実現する為の複数の生プログラムと初期
設定プログラムを格納したプログラム格納用九〇Ｍと、
外部からのデータを取り込むデータ入力部と、データ保
持用ＲＡＭと暴走通知用端子を具備し、リセッ１号が入
力されると実行され、該データ入力回路を介して書込ま
れた核複数の主プログラムを選択する為の制御データを
該データ保持用ＲＡＭに書込む初期一定手段と、該制御
データを判別して該複数の生プログラムのうちいづれか
１つを選択し、選択された主プログラムを実行する為の
各種パラメータを設定し選択された生プログラムを起動
する手段と、該選択され起動された主プログラムは、該
リセット信号が再度入力される迄、一定の機能あるいは
特性を実現する為の手段を備えたマイクロプログラム制
御処理装置において、制御データに応じて定められた正
常性を示すパターンを発生するパターン発生手段と＃暴
走通知用端子から該正常性を示すパターンの送出を制御
するパターン送出制御手段とを設け、該複数の主プログ
ラムの各々では周期的に該データ保持用ＲＡＭから、該
制御用データを読み出し、実行している主プログラムと
該読み出した制御データが示す生プログラムとが一致し
ているか否かの照合を周期的に行ない、該照合の結果を
該パターン送出制御手段へ出力し、該パターン送出制御
手段は、該照合結果が一致の場合、該パターン発生手段
によって発生された該正常性を示すパターンを該暴走通
知用端子から送出し、該照合結果が不一致の場合、”該
正常性を示すパターンを該暴走通知用端子から送出する
のを停止する方式を用いることにより、プログラムの実
行時間が定められた周期を越えた場合と、別の生プログ
ラムへ飛んでしまい九に戻らない場合の２通シの暴走情
報の雌か忙正常時にどの主プログラムを実行しているか
といり情報も通知でき、詳細で効率の良いマイクロプロ
グラム制御処理装置のマイクロプログラム暴走通知方式
を実現できる。
（実施例）
第１図は本発明の一実施例を示すブロック図であり、プ
ログラムカウンタ１１、プログラム格納用几０Ｍ１２、
データ格納用凡０Ｍ１３、データ保持用几ＡＭ１４、演
算処理部１５、内部バス１６、双方向バスインタフェー
ス１７、双方向バス端子１８、シリアル出力レジスタ１
９、およびシリアル出力端子２０を備えている。
ログラムカウンタ１１、プログラム格納用几０Ｍ１２、
データ格納用凡０Ｍ１３、データ保持用几ＡＭ１４、演
算処理部１５、内部バス１６、双方向バスインタフェー
ス１７、双方向バス端子１８、シリアル出力レジスタ１
９、およびシリアル出力端子２０を備えている。
プログラム格納用Ｒ，０Ｍ１２には、複数の機能または
物性を実現するだめの複数の主プログラムと初期設定プ
ログラムが格納されている。
物性を実現するだめの複数の主プログラムと初期設定プ
ログラムが格納されている。
第２図のフローチャートと併せて動作について説明する
と、まず初期設定部２１では制御データが双方向バス端
子１８から書き込まれるまでプログラムカウンタ１１ｔ
ｉ停止状態九制御される。初期設定部２１でフラグ、レ
ジスタ、メモリなどの初期設定をする。制御データ読み
取シ部２２では。
と、まず初期設定部２１では制御データが双方向バス端
子１８から書き込まれるまでプログラムカウンタ１１ｔ
ｉ停止状態九制御される。初期設定部２１でフラグ、レ
ジスタ、メモリなどの初期設定をする。制御データ読み
取シ部２２では。
制御データが書き込まれるまで畳き込み待ちの状態とな
る様にプログラムカウンタ１１が制御され、制御データ
を内部レジスタに読み取り双方向バスインタフェース１
７を介してデータ保持用ＲＡＭ１４に書き込む処理を行
なう。書き込まれたデータは、制御データ判別部３３に
よって判別されその判別結果に従って、生処理部２４，
３４．４４のうちいづれかが選択される。生処理部２４
，３４゜４４は各々異った機能を実現するための生簀な
処理を行なうプログラムである。次にプログラム照合部
２５，３５．４５のうちいっれかを実行する。
る様にプログラムカウンタ１１が制御され、制御データ
を内部レジスタに読み取り双方向バスインタフェース１
７を介してデータ保持用ＲＡＭ１４に書き込む処理を行
なう。書き込まれたデータは、制御データ判別部３３に
よって判別されその判別結果に従って、生処理部２４，
３４．４４のうちいづれかが選択される。生処理部２４
，３４゜４４は各々異った機能を実現するための生簀な
処理を行なうプログラムである。次にプログラム照合部
２５，３５．４５のうちいっれかを実行する。
プログラム照合部２５．３５．４５では、データ保持用
ＲＡＭ１４から制御データを読み出し、先に、制御デー
タ判別部２３で選はれ実行した主処理部と読み出した制
御用データが指示する主処理部との照合を行ない、一致
している場合は、正常パターン送出部２６．３６．４６
のうちいづれかによって、各々異なる正常パターンをシ
リアル出力レジスタ１９を介してシリアル出方端子２ｏ
から送出し、実行しているプログラムを通知することが
できる。正常パターン送出後は、生処理部２４．３４゜
４４のいづれかに戻シ、処理を続ける。また、照合の結
果が一致しない場合には、正常パターン送出部２５，３
５．４５を実行せずに、生処理部２４゜３４．４４のい
づれかに尿シ処理を続ける為、正常パターンは送出され
ず、マイクロプログラムの暴走ヲシリアル出力端子２０
から通知することができる。また、プログラム照合部２
５，３５．４５の照合結果が一致していても正常パター
ン送出部２６．３６．４６を通過する時間間隔が通常よ
り長くなり定められた周期を越えた場合は、正常パター
ンの送出周期が崩れるだめ、暴走を通知することができ
る。
ＲＡＭ１４から制御データを読み出し、先に、制御デー
タ判別部２３で選はれ実行した主処理部と読み出した制
御用データが指示する主処理部との照合を行ない、一致
している場合は、正常パターン送出部２６．３６．４６
のうちいづれかによって、各々異なる正常パターンをシ
リアル出力レジスタ１９を介してシリアル出方端子２ｏ
から送出し、実行しているプログラムを通知することが
できる。正常パターン送出後は、生処理部２４．３４゜
４４のいづれかに戻シ、処理を続ける。また、照合の結
果が一致しない場合には、正常パターン送出部２５，３
５．４５を実行せずに、生処理部２４゜３４．４４のい
づれかに尿シ処理を続ける為、正常パターンは送出され
ず、マイクロプログラムの暴走ヲシリアル出力端子２０
から通知することができる。また、プログラム照合部２
５，３５．４５の照合結果が一致していても正常パター
ン送出部２６．３６．４６を通過する時間間隔が通常よ
り長くなり定められた周期を越えた場合は、正常パター
ンの送出周期が崩れるだめ、暴走を通知することができ
る。
尚上記実施例では主プログラムが３つの場合を説明した
がごの数に限定されるものではない。
がごの数に限定されるものではない。
（発明の効果）
本発明は、以上説明したよう罠、複数の機能を実現する
為の複数の主プログラムを有し、初期設定時圧制御デー
タを畳込ひことによって、複数の主プログラムのうち１
つが選はれ実行され、複数の機能のうち１つを実桟する
マイクロプログラム制御処理装置ｊＩＬＶＣおいて、実
行している主プログラムと制御データの指示する主プロ
グラムとの照合を周期的に行ない、一致している場合に
は、畳込まれた制御データに応じて定められ正常パター
ンを一定の周期で出力し、不一致の場合には、止ｎパタ
ーンの送出を停止するという方式を用いることによシ、
プログラムの実行時間が定められた周期を越えた場合と
、別の王プログラムへ飛んでしまい元に戻らない場合の
２通りの暴走情報の＃亀かに、正常時にどの主プログラ
ムを実行しているかという情報も通知でき、詳細に効率
良く争走通知を行なえるという効果がある。
為の複数の主プログラムを有し、初期設定時圧制御デー
タを畳込ひことによって、複数の主プログラムのうち１
つが選はれ実行され、複数の機能のうち１つを実桟する
マイクロプログラム制御処理装置ｊＩＬＶＣおいて、実
行している主プログラムと制御データの指示する主プロ
グラムとの照合を周期的に行ない、一致している場合に
は、畳込まれた制御データに応じて定められ正常パター
ンを一定の周期で出力し、不一致の場合には、止ｎパタ
ーンの送出を停止するという方式を用いることによシ、
プログラムの実行時間が定められた周期を越えた場合と
、別の王プログラムへ飛んでしまい元に戻らない場合の
２通りの暴走情報の＃亀かに、正常時にどの主プログラ
ムを実行しているかという情報も通知でき、詳細に効率
良く争走通知を行なえるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図におけるプログラム格納用）Ｌ ＯＭに格納され
ているプログラムの一例を示すフローチャートである。 １１ニブログラムカウンタ、】２ニブログラム格納用Ｒ
ＯＭ、１３：データ格納用ＲＯＭ、１４：データ保持用
Ｒ’ＡＭ、１ ｓ ：演算処世部、１６：内部バス、１
７：双方向バスインタフェース、１８：双方向バス總子
、１９ニジリアル出力レジスタ、２０ニジリアル出力端
子。 苓 ｌｒｇＪ 羊 ２ 回
第１図におけるプログラム格納用）Ｌ ＯＭに格納され
ているプログラムの一例を示すフローチャートである。 １１ニブログラムカウンタ、】２ニブログラム格納用Ｒ
ＯＭ、１３：データ格納用ＲＯＭ、１４：データ保持用
Ｒ’ＡＭ、１ ｓ ：演算処世部、１６：内部バス、１
７：双方向バスインタフェース、１８：双方向バス總子
、１９ニジリアル出力レジスタ、２０ニジリアル出力端
子。 苓 ｌｒｇＪ 羊 ２ 回
Claims (1)
- 複数の機能まだは特性を実現する為の複数の主プロゲラ
、ムと初期設定プログラムを格納したプログラム格納用
ＲＯＭと、外部からのデータを取シ込むデータ入力部と
、データ保持用ＲＡＭと、暴走通知用端子を具備し、リ
セット信号が入力されると実行され、該データ入力回路
を芥して書き込まれた該複数の主プログラムを選択する
為の制御データを該データ保持用ＲＡＭに書き込む初期
設定手段と、該制御データを判別して該複数の主プログ
ラムのうちいづれか１つを選択し、選択された主プログ
ラムを実行する為の各樵ノ（ラメータを設定し選択され
た主プログラムを起動する手段を備え、該選択され起動
された主プログラムは、該リセット信号が再度入力され
る迄、一定の機能あるいは特性を実現する為の処理を行
なうマイクロプログラム制御処理装置において、該制御
データに応じて定められた正常性を示すパターンを発生
するパターン発生手段と、該暴走通知用端子から該正常
性を示すパターンの送出を制御するパターン送出制御手
段とを設け、該複数の主プログラムの各々では周期的に
該データ保持用ＲＡＭから、該制御用データを読み出し
、実行している主プログラムと該読み出した制御データ
が示す主プログラムとが一致しているか否かの照合を周
期的に行ない、該照合の結果を該パターン送出制御手段
へ出力し、該パターン送出制御手段は、該照合結果が一
致の場合、該パターン発生手段′によって発生された該
正常性を示すパターンを該暴走通知用端子から送出し、
該照合結果が不一致の場合、該正常性を示すパターンを
該暴走通知用端子から送出するのを停止することを特徴
とするマイクロプログラム制御処理装置のマイクロプロ
グラム暴走通知方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102884A JPS60246446A (ja) | 1984-05-22 | 1984-05-22 | マイクロプログラム制御処理装置のマイクロプログラム暴走通知方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102884A JPS60246446A (ja) | 1984-05-22 | 1984-05-22 | マイクロプログラム制御処理装置のマイクロプログラム暴走通知方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60246446A true JPS60246446A (ja) | 1985-12-06 |
Family
ID=14339291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59102884A Pending JPS60246446A (ja) | 1984-05-22 | 1984-05-22 | マイクロプログラム制御処理装置のマイクロプログラム暴走通知方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60246446A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152833A (en) * | 1978-05-23 | 1979-12-01 | Toshiba Corp | Display system |
| JPS58195962A (ja) * | 1982-05-11 | 1983-11-15 | Fujitsu Ltd | マイクロプログラム異常走行検出方式 |
-
1984
- 1984-05-22 JP JP59102884A patent/JPS60246446A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152833A (en) * | 1978-05-23 | 1979-12-01 | Toshiba Corp | Display system |
| JPS58195962A (ja) * | 1982-05-11 | 1983-11-15 | Fujitsu Ltd | マイクロプログラム異常走行検出方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4034349A (en) | Apparatus for processing interrupts in microprocessing systems | |
| JPS6030983B2 (ja) | 周辺装置制御ユニツト | |
| US5070476A (en) | Sequence controller | |
| JPS60246446A (ja) | マイクロプログラム制御処理装置のマイクロプログラム暴走通知方式 | |
| JPS58197553A (ja) | プログラム監視装置 | |
| US5345378A (en) | Method and apparatus for operating a programmable controller for controlling a technical process | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| JP2952896B2 (ja) | マルチタスク・マルチプロセッサシステムにおける共有メモリアクセス方式 | |
| JPS6226486B2 (ja) | ||
| JPS6144328B2 (ja) | ||
| US3268873A (en) | Information handling apparatus including instruction suppression means | |
| JP2626119B2 (ja) | マイクロコンピュータ開発支援装置 | |
| JPH0756886A (ja) | ペトリネットに基づく並列制御システム | |
| JPH056273A (ja) | 演算処理装置 | |
| JPS61101865A (ja) | マルチマイクロプロセツサシステム | |
| JP3341164B2 (ja) | プログラマブルコントローラ | |
| JPS6162158A (ja) | デ−タ授受システム | |
| JPS62172597A (ja) | マイクロコンピユ−タ装置 | |
| JPS6011946A (ja) | プログラマブルコントロ−ラ | |
| JPH0512061A (ja) | アドレストレース記憶装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH05241852A (ja) | 情報処理システムの割り込み発生装置 | |
| JPS6146531A (ja) | マイクロプロセツサ | |
| JPH0227692B2 (ja) |