JPS6024712A - 電圧電流変換器 - Google Patents
電圧電流変換器Info
- Publication number
- JPS6024712A JPS6024712A JP58132620A JP13262083A JPS6024712A JP S6024712 A JPS6024712 A JP S6024712A JP 58132620 A JP58132620 A JP 58132620A JP 13262083 A JP13262083 A JP 13262083A JP S6024712 A JPS6024712 A JP S6024712A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電圧電流変換器に関するものである。
第1図は従来の電圧電流変換器であシ、集積回路に組み
込まれるものである。この変換器は、トランジスタQ1
〜Q4、定電流源11.12゜13、抵抗R1,R2、
R3、R3により構成されている。
込まれるものである。この変換器は、トランジスタQ1
〜Q4、定電流源11.12゜13、抵抗R1,R2、
R3、R3により構成されている。
トランジスタQ1のベースには、入力電圧Vinが力え
られる。トランジスタQ2のベースには基準電圧Vre
fが与えられる。電流源11゜12.13にはそれぞれ
電流+1.il+i2が流れるように設定されている。
られる。トランジスタQ2のベースには基準電圧Vre
fが与えられる。電流源11゜12.13にはそれぞれ
電流+1.il+i2が流れるように設定されている。
この回路において、トランジスタQl 、Q2は常にオ
ン状態であるから、トランジスタQ3゜Q4のベース電
位はそれぞれVin−Vj 、 Vref−Vjとなる
。入力電圧Vinは、電流に変換されるのであるが、そ
の変換電流は、トランジスタQ3のコレクタにあられれ
、この電流(Iout )を必要とする次段回路14に
入力される。
ン状態であるから、トランジスタQ3゜Q4のベース電
位はそれぞれVin−Vj 、 Vref−Vjとなる
。入力電圧Vinは、電流に変換されるのであるが、そ
の変換電流は、トランジスタQ3のコレクタにあられれ
、この電流(Iout )を必要とする次段回路14に
入力される。
ここで、電流Ioutは、次のような条件のとき、それ
ぞれ異ったr直となる。
ぞれ異ったr直となる。
(1) Vin≦Vref −2R3X i2のときI
out=O・・・■ (2) Vref−2R3Xi2(Vin(Vref+
2R3Xi2のとき、 (,3) Vref + 2R3X i2≦vinのと
き Iout == 2 X i2 ・・・■上記の結
果ヲマとめて特性図にしたものが第2図であり、入力電
圧Vinに対する出力電流Ioutを示している。
out=O・・・■ (2) Vref−2R3Xi2(Vin(Vref+
2R3Xi2のとき、 (,3) Vref + 2R3X i2≦vinのと
き Iout == 2 X i2 ・・・■上記の結
果ヲマとめて特性図にしたものが第2図であり、入力電
圧Vinに対する出力電流Ioutを示している。
第1図の回路において、出力電流Ioutを必要とする
次段回路14は、トランジスタQ3のコレクタに接続さ
れる。このだめ、次段回路14としそは、低電圧化回路
全使用できない。
次段回路14は、トランジスタQ3のコレクタに接続さ
れる。このだめ、次段回路14としそは、低電圧化回路
全使用できない。
そこで、低電圧化するために、第3図に示すように、ト
ランジスタQ5 、Q6 、Q7 、Q8、抵抗R4〜
R7で構成されるカレントミラー回路を付加すると、低
電圧化が可能である。しかしこの場合の電流は、第2図
で示した特性を得るのであるから、トランジスタQ3の
コレクタの電流が伝達されることになる。しかし、■(
R3は抵抗匝ヲもあられすものとする)で決定される感
度(第2図の特性線の傾き)が小さい時、入力電圧Vi
nff:大きくしていくと、トランジスタQ3のベース
電圧も大きくなる。−1,だトランジスタQ3のコレク
タ電流も大きくなるためトランジスタQ5のベース電圧
は低くなる。
ランジスタQ5 、Q6 、Q7 、Q8、抵抗R4〜
R7で構成されるカレントミラー回路を付加すると、低
電圧化が可能である。しかしこの場合の電流は、第2図
で示した特性を得るのであるから、トランジスタQ3の
コレクタの電流が伝達されることになる。しかし、■(
R3は抵抗匝ヲもあられすものとする)で決定される感
度(第2図の特性線の傾き)が小さい時、入力電圧Vi
nff:大きくしていくと、トランジスタQ3のベース
電圧も大きくなる。−1,だトランジスタQ3のコレク
タ電流も大きくなるためトランジスタQ5のベース電圧
は低くなる。
そのため、トランジスタQ3のベース電圧とトランジス
タQ5のベース電圧との差が小さくなシ、低電圧化する
と、ダイナミックレンジを広くとれないという欠点が生
じる。
タQ5のベース電圧との差が小さくなシ、低電圧化する
と、ダイナミックレンジを広くとれないという欠点が生
じる。
そこで、低電圧化してもダイナミックレンジを広くとれ
る電圧電流変換器として第4図に示すものが考えられる
。第4図の変換器は、比較回路部にpnp トランジス
タQ9 、QI O’に用いている。第1図、第3図の
回路に対応する部2分には、同一符号を付して説明は省
略する。この変換器の場合、出力電流は、トランジスタ
QIOのコレクタにあられれ、トランジスタQll。
る電圧電流変換器として第4図に示すものが考えられる
。第4図の変換器は、比較回路部にpnp トランジス
タQ9 、QI O’に用いている。第1図、第3図の
回路に対応する部2分には、同一符号を付して説明は省
略する。この変換器の場合、出力電流は、トランジスタ
QIOのコレクタにあられれ、トランジスタQll。
QI2、抵抗R11、R12によるカレントミラー回路
を介して次段回路14に流れ込む。この回路は、トラン
ジスタQIOのベース電位が一定に保持されるため、入
力電圧Vin’に大きくしていっても、トランジスタQ
IOのベース電圧と、トランジスタQllのベース電圧
の差、すなわちダイナミックレンジを広くとることがで
きる。ここで出力電流Iout f計算すると、■式か
らとなる。電流源12がVcc−nVjに依存している
と、■式より出力電流IoutもVcc −nVjに依
存する。このため、この回路によると、温度が変化する
と安定した出力電流Ioutが得られないという問題が
ある。
を介して次段回路14に流れ込む。この回路は、トラン
ジスタQIOのベース電位が一定に保持されるため、入
力電圧Vin’に大きくしていっても、トランジスタQ
IOのベース電圧と、トランジスタQllのベース電圧
の差、すなわちダイナミックレンジを広くとることがで
きる。ここで出力電流Iout f計算すると、■式か
らとなる。電流源12がVcc−nVjに依存している
と、■式より出力電流IoutもVcc −nVjに依
存する。このため、この回路によると、温度が変化する
と安定した出力電流Ioutが得られないという問題が
ある。
この発明は上記の事情に鑑みてなされたもので、低電圧
化に良好であシ、広いダイナミックレンジを有しかつ温
度変化に対しても安定した出力電流を得る電圧電流変換
器を提供することを目的とする。
化に良好であシ、広いダイナミックレンジを有しかつ温
度変化に対しても安定した出力電流を得る電圧電流変換
器を提供することを目的とする。
この発明では、上記目的を達成するだめに、第1、第2
のトランジスタによシ差動増幅器を形成し、この差動増
幅器に電流を供給するだめの第3のトランジスタが第4
のトランジスタとともにカレントミラー回路を構成する
ようにし、第4のトランジスタのコレクタ側の電位と一
定の関係にある電位が前記第2のトラン・ゾスタのペー
スに基準電圧として与えられ、前記第1のトランジスタ
のペースに入力電圧を与えるものである。
のトランジスタによシ差動増幅器を形成し、この差動増
幅器に電流を供給するだめの第3のトランジスタが第4
のトランジスタとともにカレントミラー回路を構成する
ようにし、第4のトランジスタのコレクタ側の電位と一
定の関係にある電位が前記第2のトラン・ゾスタのペー
スに基準電圧として与えられ、前記第1のトランジスタ
のペースに入力電圧を与えるものである。
以下この発明の実施例を図面を参照して敗明する。
第5図において、トランジスタQ20 、Q2]は対称
的に構成され、各々のコレクタは電源端子21に接続さ
れ、エミッタはそれぞれ抵抗・R20、R21’Th介
して接地端子22に接続される。トランジスタQ20の
ペースには入力電圧Vinカ4見られ、トランジスタQ
21のベースニは基準電圧Vrefが与えられる。
的に構成され、各々のコレクタは電源端子21に接続さ
れ、エミッタはそれぞれ抵抗・R20、R21’Th介
して接地端子22に接続される。トランジスタQ20の
ペースには入力電圧Vinカ4見られ、トランジスタQ
21のベースニは基準電圧Vrefが与えられる。
トランジスタQ20 、Q21のエミッタには、それ。
それpnp トランジスタQ22 、Q23のぺ一ヌが
接続される。このトランジスタQ22.Q23のエミッ
タは、それぞれ抵抗R25’、R26を介してトランジ
スタQ24のコレクタに接続される。
接続される。このトランジスタQ22.Q23のエミッ
タは、それぞれ抵抗R25’、R26を介してトランジ
スタQ24のコレクタに接続される。
このトランジスタQ24のエミッタは、抵抗R24を介
して電源端子2ノに接続され、ベースは、このトランジ
スタQ24とカレントミラー構成をなすトランジスタQ
25のベース及びコレクタに接続される。
して電源端子2ノに接続され、ベースは、このトランジ
スタQ24とカレントミラー構成をなすトランジスタQ
25のベース及びコレクタに接続される。
トランジスタQ25のエミッタは、抵抗R22を介して
電源端子2ノに接続され、コレクタは、トランジスタQ
21のペースに接続されるとともに、抵抗R2,J−介
して接地端子22に接続される。
電源端子2ノに接続され、コレクタは、トランジスタQ
21のペースに接続されるとともに、抵抗R2,J−介
して接地端子22に接続される。
次に、トランジスタQ23のコレクタには、トランジス
タQ26のコレクタが接続される。このトランジスタQ
26は、トランジスタQ27とともにカレントミラー回
路音形成している。即ち、トランジスタQ26のコレク
タペース間は短絡され、エミッタは抵抗R27′f:介
して接地端子22に接続される。そしてトランジスタQ
26のベースにトランジスタQ27のペースが接続され
る。
タQ26のコレクタが接続される。このトランジスタQ
26は、トランジスタQ27とともにカレントミラー回
路音形成している。即ち、トランジスタQ26のコレク
タペース間は短絡され、エミッタは抵抗R27′f:介
して接地端子22に接続される。そしてトランジスタQ
26のベースにトランジスタQ27のペースが接続され
る。
このトランジスタQ27のエミッタは、抵抗R28を介
して接地端子22に接続され、コレクタは、次段回路2
3に接続される。
して接地端子22に接続され、コレクタは、次段回路2
3に接続される。
この発明の一実施例は上記の如く構成される。
ここで抵抗R20、R21は電流源であっても良い。
トランジスタQ25のコレクタ電流125f求。
めると、
となる。
ここで抵抗R22、R24の(fWk等しくすると、ト
ランジスタQ24のコレクタ電流t24は、i24−1
25 ・・・■ となシ、抵抗R25、R26を等しくすると、トランジ
スタQ26のコレクタ電流i26は、となる。また、基
準電圧Vrefは、 Vref =i25 ・R23’・・■であるから、出
力電流Ioutは、 ・・・■ となる。
ランジスタQ24のコレクタ電流t24は、i24−1
25 ・・・■ となシ、抵抗R25、R26を等しくすると、トランジ
スタQ26のコレクタ電流i26は、となる。また、基
準電圧Vrefは、 Vref =i25 ・R23’・・■であるから、出
力電流Ioutは、 ・・・■ となる。
よって、R23=R25とすることによシ、出力電流I
outは1 とf(’f) 、’Vcc−Vjという項を含まなくな
る。したがって、温度が変化しても出力電流Ioutは
安定でちる。
outは1 とf(’f) 、’Vcc−Vjという項を含まなくな
る。したがって、温度が変化しても出力電流Ioutは
安定でちる。
第6図はこの発明の他の実施例である。第5図の構成に
対応する部分は、同一符号を付して説明は省略するが、
この回路では、トランジスタQ25のベースコレクタに
トラン・クヌタQ31のエミッタベースを接続し、トラ
ンジスタQ24Q25 、Q31によってカレントミラ
ー回路”fc #41成している。トランジスタQ25
のコレクタは、抵抗R31e介してトランジスタQ21
のペースに接続される。このように構成することによっ
て、トランジスタQ24 、Q25のベース電流力よ更
に安定になるように補償される。他の動作は、第5図に
示した回路と同じである。
対応する部分は、同一符号を付して説明は省略するが、
この回路では、トランジスタQ25のベースコレクタに
トラン・クヌタQ31のエミッタベースを接続し、トラ
ンジスタQ24Q25 、Q31によってカレントミラ
ー回路”fc #41成している。トランジスタQ25
のコレクタは、抵抗R31e介してトランジスタQ21
のペースに接続される。このように構成することによっ
て、トランジスタQ24 、Q25のベース電流力よ更
に安定になるように補償される。他の動作は、第5図に
示した回路と同じである。
第7図はこの発明の更に他の実施例である。
この実施例の場合、トランジスタQ22 、Q23の各
エミッタにそれぞれトラン・ゾスタQ32.Q33のコ
レクタを接続し、かつこの間を抵抗R34によって接続
している。トランジスタQ32 、 Q33のエミッタ
は、それぞれ抵抗R32P、R33を介〜して電源端子
21に接続される。またトランジスタQ32.Q33.
Q25のペースは共通接続される。その他の構成は、第
6図に示した回路と同じであるから同一符号を付して説
明は省略する。
エミッタにそれぞれトラン・ゾスタQ32.Q33のコ
レクタを接続し、かつこの間を抵抗R34によって接続
している。トランジスタQ32 、 Q33のエミッタ
は、それぞれ抵抗R32P、R33を介〜して電源端子
21に接続される。またトランジスタQ32.Q33.
Q25のペースは共通接続される。その他の構成は、第
6図に示した回路と同じであるから同一符号を付して説
明は省略する。
この回路の場合、抵抗R22,R32,R33の値を等
しく (R22=R32=R33)すると、出方電流I
outは、 トする。但し、125はトランジスタ。25のコレクタ
電流であシ、抵抗R27とR28は等しいものとする。
しく (R22=R32=R33)すると、出方電流I
outは、 トする。但し、125はトランジスタ。25のコレクタ
電流であシ、抵抗R27とR28は等しいものとする。
よって、抵抗R23とR34′f:等しくすると、出力
電流は温度依存性を持たない。
電流は温度依存性を持たない。
この発明は上記実施例に限定されるものではない。差動
増幅器を構成するトランジスタの極性は、上記実施例と
は逆極性のものでもよい。
増幅器を構成するトランジスタの極性は、上記実施例と
は逆極性のものでもよい。
即ち、第8図に示すように、トランジスタ。35゜Q3
6はnpn )ラッジスタであシ、エミッタ抵抗R35
、R,36を有する。トランジスタQ37は、トランジ
スタQ35 、Q36で構成される差動増幅器に電流を
供給するものである。そして、このトランジスタQ37
は、トランジスタQ38とともにカレントミラー回路を
形成している。トランジスタQ37 、Q38のエミッ
タは、それぞれ抵抗R37、R38’e介して接地端子
22に接続される。
6はnpn )ラッジスタであシ、エミッタ抵抗R35
、R,36を有する。トランジスタQ37は、トランジ
スタQ35 、Q36で構成される差動増幅器に電流を
供給するものである。そして、このトランジスタQ37
は、トランジスタQ38とともにカレントミラー回路を
形成している。トランジスタQ37 、Q38のエミッ
タは、それぞれ抵抗R37、R38’e介して接地端子
22に接続される。
上記したようにこの発明によると、低電圧化に向き、広
いダイナミックレンジを有し、とくに温度変化に対して
も、基準電圧発生部と、比較回路(差動増幅器)の電流
供給トランジスタとがカレントミラー関係となることに
よって出力電流に対して電流供給トランジスタに流れる
電流が関係しなくなシ、出力電流が温度変化に影響され
ないようにした電圧電流変換器を提供できる。
いダイナミックレンジを有し、とくに温度変化に対して
も、基準電圧発生部と、比較回路(差動増幅器)の電流
供給トランジスタとがカレントミラー関係となることに
よって出力電流に対して電流供給トランジスタに流れる
電流が関係しなくなシ、出力電流が温度変化に影響され
ないようにした電圧電流変換器を提供できる。
第1図は従来の電圧電流変換器を示す回路図、第2図は
電圧電流変換特性を示す図、第3図、第4図はそれぞれ
従来考えられる電圧電流変換器を示す回路図、第5図は
この発明の一実施例を示す回路図、第6図、第7図、第
8図はそれぞれ他の実施例を示す回路図である。 Q、20〜Q2.8 、Q31 、 Q3.2 、 Q
33・・・トランジスタ、R20〜R28・・・抵抗、
23・・・次段回路。
電圧電流変換特性を示す図、第3図、第4図はそれぞれ
従来考えられる電圧電流変換器を示す回路図、第5図は
この発明の一実施例を示す回路図、第6図、第7図、第
8図はそれぞれ他の実施例を示す回路図である。 Q、20〜Q2.8 、Q31 、 Q3.2 、 Q
33・・・トランジスタ、R20〜R28・・・抵抗、
23・・・次段回路。
Claims (1)
- それぞれエミッタ抵抗を備えた第1、第2のトランジス
タで形成される差動増幅器と、この差動増幅器に電流を
供給する第3のトランジスタと、この第3のトランジス
タとともにカレントミラー回路を形成する第4のトラン
ジスタと、前記第1のトランジスタのベースに入力端子
を与える手段と、前記第2のトランジスタのベースに前
記第4のトランジスタのコレクタ電位と一定の電位差を
もって基準電圧を与える手段とを具備し、前記第1若し
くは第2のトランジスタのコレクタから電流をとシだす
ようにしたこと全特徴とする電圧電流変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58132620A JPS6024712A (ja) | 1983-07-20 | 1983-07-20 | 電圧電流変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58132620A JPS6024712A (ja) | 1983-07-20 | 1983-07-20 | 電圧電流変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6024712A true JPS6024712A (ja) | 1985-02-07 |
Family
ID=15085581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58132620A Pending JPS6024712A (ja) | 1983-07-20 | 1983-07-20 | 電圧電流変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024712A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448583A (en) * | 1989-08-28 | 1995-09-05 | Fujitsu Limited | Apparatus and method using analog viterbi decoding techniques |
-
1983
- 1983-07-20 JP JP58132620A patent/JPS6024712A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448583A (en) * | 1989-08-28 | 1995-09-05 | Fujitsu Limited | Apparatus and method using analog viterbi decoding techniques |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081378A (en) | Logarithmic amplifier | |
| JPH0452645B2 (ja) | ||
| US4445054A (en) | Full-wave rectifying circuit | |
| US6054897A (en) | Differential amplifier constituted of bipolar transistors | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| JPH1124769A (ja) | 定電流回路 | |
| JP2753422B2 (ja) | 全波整流回路 | |
| JPS6024712A (ja) | 電圧電流変換器 | |
| JP3643389B2 (ja) | 定電圧回路 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPS6252486B2 (ja) | ||
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JP4077242B2 (ja) | 定電圧定電流制御回路 | |
| JP3421430B2 (ja) | 電圧安定化回路 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH06112737A (ja) | スルーレート増大回路 | |
| JPH0326435B2 (ja) | ||
| SU987796A2 (ru) | Дифференциальный усилитель | |
| JPH0151207B2 (ja) | ||
| JP3161929B2 (ja) | 電圧変換回路 | |
| JPS5986318A (ja) | 信号増幅回路 |