JPS60248016A - 遅延出力信号発生方法および遅延ユニツト - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力信号に対して特定の遅延時間だけ遅らさ
れた出力信号を発生するだめの方法および遅延ユニット
に関する。

〔従）し術〕

変化の速い電気的信号を一１１定するためには、すなわ
ち時間の関数として電圧経過を知るために（は、部分的
に、たとえばサンプリングオフロスコープで実現されて
ｒるようなサンプリング法のみが用いられ得ろ１．サン
プリング法により時間のＩＡ数として電圧経過を測定す
るこのυり定原理はたとえば集積回路にかけ６内部信号
の測定のためにも応用される。この測定はたとえばスト
ロボスコープ原理による電位コントラスト測定用の装備
を有する走査電子顕ｒ７Ｊ１．硯内で電子線測定技術に
よって行なわれる。このような電子線ゾンデ［置はたと
えば米圃特許第４４１３１８１号明細書に記載されてｈ
るっこのような電子線測定装置内でのストロボスコープ
作動のために（は、非譜に高い時間精度で測定時点を定
めるだめの遅延ユニットが必要とされる。電子線測定装
置ではこのような遅延ユニットはさらに計算機による副
ｆｌｆｉＪも可能でなければならず、また電子線のキー
オンの際に亮い反復レートを可能にしなければならない
、変化の速い信号のがり定υ際に高い反復レートを可能
にする、非盾に高い時間精度を有する遅延ニーノドは、
各サンプリングンステムで必要とされる。

サイクリックに動作する集積回路内の時間の関数として
の電圧経過を表示するためには、電子線ｖｄｌｌ定技術
においてストロボスコープ原理による撮像法が用（へら
れる２その場合、パルス化された電子ゾンデが集積回路
内の１つの回路ノードにおける電圧経過のサイクルと同
期してこのような回１喝ノードの１つまたは複数１副に
向けられる。その際、パルス化された電子ゾンデの衝突
個所ンこおいて＝仄電子がレリーズされる。これらの二
次電子が検出器内で検出されて、測定信号を与える。い
ま集積回路内の回路ノードにおけるサイクリックな電１
五経過の一層大きな範囲が撮像されるべきであれば、電
子ゾンデのスイッチオン時点（位相）がサイクル開始時
点に対して特定の大きさだけンフトさｎな（げればなら
ない。１つの回１θ各ノードにおける１つのナイクリソ
クな電圧経過に対する電子線ゾンデの位相のこの／フト
は、パルス化された電子ゾンデが回に６ノードに衝突す
る測だ時点の高い時間精度を必要とする。このような回
路ノードにおける非常（で高い周波数の電圧経過に対し
ては電子ゾンデの高い反復レートが必要とされる。

従来は電子線測定装置に１つのボックスカー積分器、た
とえばＰｒｊ’ｎｃｅｔｏｎ　ＡＤｐコ１θｄ　Ｒ５５
ｅａｒｃｈ社のモデル１６２が用いられており、このボ
ックスカー積分器が１つの測定対象の１つの回路ノード
におｌｒｊる電圧経過に対するパルス化された電子ゾン
デおよび測定信号処理の位相ン７トを、切換Ｉ可能な上
昇時間、従ってまた０、０５％の一定の相対ｌり精度を
有する１つのアナログ・ランプ信号発生器を介して達成
する。このことは遅延ユニットの入力信号、たとえば１
つのサイクリックな電１モ経過のサイクル開始、と出力
信号、たとえ／ｆｉつの電子パルスの発生のだめの信号
または１つの測定信号の処理のだめのゲート信号、乙の
間の１０μ日の遅延時間において約５ｎｓの遅延時聞精
１褪まｔ’ｃｖ′ｉ時間分ｍ能時間分才能。

測定範囲が変（されると、このようなボックスカー積分
器が用いられている装置では手動切換が行なわれなけれ
ばならない。従って、計算機による列側は、このよう′
２ボックスカー漬分器が用いられている装置では、条件
付きでのみ、すなわちそれぞれ単一のａｌｌｌ定範囲内
でのみｎＩ能である。このようなボックスカー積分器の
最大反復レートは２　ＭＨ２であり、反復レートは装置
内の処理速度により、特にトリガ選別およびランプ制御
により制限されている。

約５ｎｓの遅延時間精度′または時間分解能訃よび２Ｍ
Ｈｚ　の最大反復レートは電子解、、Ｉ１１定技術の多
くの応用分野でもはや十分でなくなってきてｂ１９８２
年１０月の西独デュツセルドルフ大学のΔ　Ｄａｌｌ、
ｍａｎｎ　の学士論文’　Ａｕｆｂａｕ　ｕｎｄＥｒｐ
ｒｏｈｕｎＨｅｊｎｅｅ　Ｍｉ、ｋｒｏｐｒｏｚｅｓｓ
ｏ丁−、ｇｓｓｔｅ−ｕｅｒｔｅｎ　Ｓａｍｐ］ｊｎｇ
−８ｙｓｔｅｍｓ　ｆｉｉｒ　ｄｓｎ　５ｎｂ−Ｎａｎ
ｏｓｅｋｕｎｄｅｎ　−Ｂｅｒｅｊ　ｃｈ　’から、遅
らされた出力信号を発生するだめの冒頭に記載した種類
の方法および遅延ユニットは公知である。この学士論文
による遅延ユニット内でＱよ遅延時間ｌま２０ｎｓの粗
いステップに５　Ｑ　ＭＨｚ水晶発撮信号のカウントに
より設定される。遅延時間の一層細かＩ／）分割は速１
ｚ）ランプ信号によりＱ、　５　ｎ　ｓ以内の全分解能
で達成される１、この学士論文による遅延ユニットでは
、十分な周波数安定性を有すべきこのような水晶発弔器
の信号は入力信号と同期可能でない。

従って、この学士論文による遅延ユニツトでＶま、入ノ
月Ｂ号は先ず速いランプ信号のランを開始させる。その
後に、しかし、速いランプ信号のこのランｒ、ｉ　５０
　ＭＨｚカウンタの予め選定されたカウント時間の間ン
ま中断される。この予め火定さカーたカウント時間の終
了後に速いランプ信月が最後に所与の参照電圧に到達し
、その際に遅延ユニットの遅らされた出力信号をレリー
ズする７ラノブ信号に対して用いられる参照′ｆｆ、王
は羽算磯からディジタル−アナログ変換器を介して設定
され得２）。しかし、予めｉｆ！、定濾ｎだカウント時
間およびランプｆＱ号に対して用いられる参照電圧は、
計算機を用し）ずに、他の装置によっても予め与、えら
れ得る。

前記の学士論文（（よる遅延ニーノドでは、５゜ＭＨｚ
カウ／りへの新しｂカウンタ仄態の設定も、そのつどの
新しいカラ／り状態のローディノブも、次回の到）、り
する入力信号が次回の遅らされた出力信−号をしｌ）−
ブナ５遅遅延ニ−ノドの作動モードの開始も計算機によ
り制御される３、２つの遅らをれた出力信号の間の遅延
ユニットのこの作動ランのｒｌＪ両は時間がかかる。ｇ
′ｌ算磯による作動ランのこの制御は遅延ユニットの最
大反復レートをｒｉｉｉｌａする。

〔発明が解決しようとする問題点〕

本発明が解決しようとする問題点は、遅らされた出力信
号を発生するための冒頭に８８載した方法および遅延ユ
ニットを、従来の技術による場合にくらべてはるかに高
い反復レートを可能てするように改良することである。

〔問題点を解決するだめの手段〕

この問題点は本発明によれば、遅らされた出力信号を発
生するための特許請求の範囲第１項に記載の方法および
同第２項に記載の遅延ユニットによシ解決され乙。本発
明の実施態様および１°り点、ｄ以トの説明：ひよび図
面中に示されている。

本発明による方法および遅延ユニットでは、各々の遅ら
これた出力信号の発生後に新しい予め選定されたカウン
タ状態が自動的（（、すなわち計算機と無関係に、カウ
ントモジュール内ニロートサれる。このようにして、た
とえば２０　ＭＨｚの反復レートがｂ］能にされる。そ
れによって、本発明によ乙方？力およｔド褌ρ正１ニッ
トは一雷半錦泪１１９１隻街にひいてこのような方法お
よびこのような遅延ユニットに課せられる要求条件を満
足する。本発明による方法および本発明による遅延ユニ
ット（徒、速い信号を解析するための電子線測定技術以
外の他の測定システムにおいても、高い反復レートが必
要とされるか有イ゛ｌであるところに（弓−どこにても
使用され得る。

本発明による方法および本発明による遅延ユニットは短
い遅延時間においても長（ハ遅延時間にかいても０．５
　ｎ　ｓの一定の絶対的時間精Ｆｉを可［１ヒにする。

さらに、本発明による方法および本発明による遅延ユニ
ットは賠号入力と信号出力との間の約１５ｎｓの最小遅
延時間をＩ′ＩＴ能にする。多くの測定システムでは、
−１］定／ステムが計ｔ９、磯により制御されることが
有利である。本発明による方法および遅延ユニットは計
算機を介しての簡単なｒ＋ｉｌ］仰紫可能にする。

〔、実施例〕

本発明の実施例を図面により詳細に説明する。

４１図には本発明による遅延ユニットが示されている。

入力信号（トリガ）１はコノパレータ２の４１の入力端
に入り、その第２の入力端にはトリガしきｂ３が置かれ
ている。このコンパレータ２の出力が人カイ８号１によ
Ｊ）特定の電圧レベルて設定されている七直ちに、コノ
パレータ２のこの出力がロックされるので、コンパレー
タ２のこの出力信号（ハ、特定の電圧レベルへのコンパ
レータ２のこの出力信号の設定の原因となった入力信号
１７）消滅後にも持続する。コンパレータ２の出力信号
は５　Ｑ　ＭＨｚ予選択カウンタ４と、この予選択カウ
ンタ４がコンパレータ２の出力信号により、設定された
カラ／り状態から零に向けてのカウントをレリーズされ
るように接続されている。この予選択カウンタ４ておい
て予め設定されるカウンタ状態シま計算機からＭＰＵバ
ス１１を経て、またさらにバス１１と予選択カウンタ４
との間の信号線１３ケ経て予め与えられる。５０　ＭＨ
ｚ発生器５が、５０．　ＭＨｚ予選択カウンタ４が予め
設定されたカウンタ状態から零に向けてカウントするク
ロックを与える。

コンパレータ２の出力信号および予選択カウンタ４の出
力信号は１つのランプ発生器乙の制御信号として組合わ
される。ランプ発生器乙の出力信号１６はもう１つＯコ
ンパレータ７で参照電圧１５と比較される。参照電圧１
５の大きさは同じく計算機からＭＰＵバス１１を経て、
またさらにこのバスとディジタル−アナログ変換器８と
の間の信号線１２を経て、式らにこのディジタル−アナ
ログ変換器８を経て予め与えられ得る。コンパレータ７
の出力端に、遅らされた出力信号９が現われる。この遅
らされた出力信号９（ｄ信号線１０を経て予選択カウン
タ４に帰還される。

第２図には、本発明による方法および遅延ユニットに対
する信号ダイアグラムが示されている。

入力信号１は時点ｔ＝Ｑで正の側縁（立上り）を示す。

水晶発振器５の出力信号１４は位相的に入力信号１の到
来と相関がない。入力信号１の正の側縁ハ、この場合コ
ンパレータ２の出力により形成される制御信号１７を介
してラング信号１６０ランを開始させる。入力信号１の
到来後に水晶発振信号１４の最初の正の側縁が出現する
と直ちに、予選択カウンタ４の出力を介して制御信号１
７が１１′にセットされ、またランプ信号１６のランが
中断され、従ってランプ信号１６は先ず、入力信゛　号
１の到来後に水晶発振信号１４の最初の正の側縁の出現
の際に有していた値を保つ。

入力信号１の到来後の水晶発振信号１４の最初の正の側
縁の出現によシブログラミング可能な予選択カウンタ４
がレリーズされ、この予選択カウンタが設定されたカウ
ンタ状態から零に向けてカウントする。設定されたカウ
ンタ状態から零に向かうこのカウントに対するクロック
は水晶発振信号１４によシ形成される。その際に予選択
カウンタ４のカウント時間はｔ２である。水晶発振信号
１４が５０　ＭＨｚ発生器５によシ発生されると、こＴ
４ｄ２０ｎｓである。予選択カウンタ４内の予め設定さ
れたカウンタ状態が水晶発振信号１４のｎクロックを含
んでいると、カウント時間ｔ２はｎ・２０ｎｓである、
予選択カウンタ４のカウント時間ｔ２の経過後にう／グ
信号１６の中断が停止される。時間Ｔの後にランプ信号
１６は、水晶発振信号１４の１つのクロックの継続時間
である２Ｑｎｓに等しい時間ｔ１および１：２の和の間
にランプ信号１６が変化する電圧に等しく選定されてい
る電圧Ｕに到達する。時間Ｔの経過後にランプ信号１６
は引続き時間ｔ４にわたり変化し、時点Ｔ＋ｔ；４で参
照電圧１５の値に到達する。ランプ信号１６がこの参照
電圧１５の値に到達すると直ちに、遅らされた出力信号
９がレリーズされる−この遅らされた出力信号９は同時
に信号１ｏとして予選択カウンタ４に帰還され、この信
号１ｏにより予選択カウンタ４内の新しいカウンタ状、
・川のローディングが計算機と無関係に行なわれる。

−さＭｕｆｆ　（、Ｑ　７７′Ｉ／１１．−を情ｒ　Ｉ
Ｆ　μ伽ｔ１７：　ｔＩ　Ｌｋ　７７％　＋＝’１に位
置している。この電圧ＵＴ＋２０はランプ信号１６が時
間Ｔ　＋２０　ｎ　ｓの経過後に到達する電圧である。

ランプ信号１６は入力信号１の位相に対する水晶発掘信
号１４の位相と無関係に、また予選択カウンタ４のカウ
ンタ状ｄｎと無関係に時点Ｔで値Ｕに到達する。時点Ｔ
と時点Ｔ　＋　２０　ｎ　ｓとの間の時間間隔中に全遅
延時間の細分が行なわれる。

従って参照電圧１５は時点Ｔでの電圧Ｕと時点Ｔ＋２Ｑ
ｎｓでの電圧Ｕｖ＋２０との間て位置していなければな
らない。

４０ｎｓよりも短い遅延時間に対してはカウント法は用
いられ得ない、４０ｎ日よりも短い遅延時間に対しては
カウンタは切離され、純粋なアナログ遅延が行なわれる
。その際には入力信号１の正の側傍によりコンパレータ
２の出力を弁してランプ信号１６のランが開始される。

このランプ信号１６のランはその後に中断なしに、ラン
プ信号１６の値が参照電圧１５の値に到達し、その際に
遅らされた出力１百号９がレリーズされるまで継続する
。

第６図には１本発明による遅延ユニットの実施例が示さ
れている。本発明による遅延ユニットの回路内では、で
きるかぎり短い上昇時間および遅延時間まだはジッタが
構成され得なければならない。その際、下記のことに留
意ナベきである。すなわち、高抵抗の構成では既にほぼ
不可避の数ＴＪＦの導線キャパシタンスによって長い充
電時間が生じ得る。たとえば、抵抗およびキャパシタン
スの積として示され得る時定数は１にΩの抵抗および２
０ｐＦのキャパシタンスで？’１２０　ｎ　ｓである。

さらに、本発明による遅延ユニットの回路の構成はでき
るかぎり低インダクタンスに行なわれなければならない
。たとえば巻線抵抗引たは電解コンデンサのように高イ
ンダクタンスの構成９素を有する構成部分は臨界的モジ
ュール内に使用されてはならない。さらに、使用される
半導体はわずかな１狙ＩＪ−、層キャパシタンスおよび
高い限界周波数、従ってまた短い上昇時間を有ざなけれ
ばならない、、しかし、これらの理由からダイオードお
よびトランジスタに課ぜられる要求条件は既にたとえば
Ｉ　１．＋　９１４、ＢＯ２う７、ＢＣ３０７などのよ
うな簡単な部品形式によりａｆｔされている。このよう
な簡単な部品形式により既に２〜３ｎｓのスイッチング
時間が達成され得る。

回路設計の際には、づらに下記の点に留意すべきである
。１狙ＩＩ−状態から導通状態へのｐｎ接合の切換の際
には短い遅れしか生じない。し、かじ、導通状態から阻
１４−状態への切換の際には事情が尚なる。その際に１
は、一方では自由な電荷キャリアが、阻止層から小声れ
なければならず、呼た他方では阻止層ギヤパンタンスが
負荷抵抗を介して充電されなければならない。従って、
数１Ｑ　ｐＦの所与の阻止層ギヤパンタンスが迅速に十
分に充電され得るように、負荷抵抗が過大であってはな
らない。

さらに、阻［」二層内り自由な電荷キャリアの救けでき
るかぎり少数に保たれなければならず、少なくとも阻止
層の作動が飽和範囲内で行なわれないように注意されな
ければならない。なぜならば、飽和範囲内での阻止層で
は自由な電荷キャリアによる阻止層の充満が行なわれる
からである。半導体回路素子の導電性（は確かに非常に
良好であるが、阻［Ｉ−状態への切換の際には追加的に
、小電力トランジスタでは数１Ｑ　ｔｔ　ｓであり得る
回復時間が生ずる。

本発明による遅延ユニット内に用いられる集積モジュー
ルには、ティスクリード・コンポーネントに課せらねる
要求条件と同じ要求条件が課せられる。回路の構成の際
には臨界的構成グループ内にはＥＣＬ−ＩＣ（レリーズ
１００００）およびＥ　Ｃ’Ｌコンパレータ（高速コン
パレータ５Ｐ９６８５）が用いられる。なぜならば、他
の７リーズの集積モジュールは十分に高速でないからで
ある。

（ロ）路の構成は大きな擾乱および反射なしに低インダ
クタンスでなければならない。このＣとを達成するため
には、板の１つの側が七分接地側として構成され、また
信号帯とならんで接地帯をも設けられ得る。それにより
小さなインダクタンスおよび相応の幅の導体帯（マイク
ロストリップ）において特定のインピーダンスが得られ
る。ＥＯＬモジュールに関する詳細は図書”ＭＥＣ！Ｌ
高速集積回路’、Ｍｏｔｏｒｏｌａ　Ｓｅｍ１ｃｏｎｄ
ｕｃｔｏｒｓ　（１９７８）にｄ己載されている。

本発明による遅延ユニットの制御はマイクロプロセッサ
システムにより行なわれる。実施例ではクロプロセッサ
６８０２　（ＭｏｔｏｒＯ］、ａ　）、１つの１６　ｋ
ＢｙｔｅのＫＦＲＯＭおよび１つの２　’ｋＢｙｔｅの
ＲＡＭを有する１つのＭ　Ｐ　Ｕ−カードＭＰＣ１０３
が属する。さらに、これには２ピースの３　ｋＢｙｔｅ
のＲＡＭカードＭＰＣ１１２が属する。入力媒体として
は、直列インタフェースＭＰＡＤＡ　０４Ａ（ＴＴＹイ
ンタフェース）を介して接続さパれ得るテレタイプライ
タＴｅｌθＺ７　ｐ　ｅモデル４６が用いられ得る。そ
の際にはテレタイプライタのキーを介して入力が、また
プリンタを介して出力が可能である。別の出力媒体とし
て、カードＭＰＯ４０２（ビデオ・インタフェース）を
介して接続され得る９インチ・モニタが用いられ得る。

別の出力媒体として、８ビット並列インタフェース・カ
ードＭＰＣ！２’５０を介して接続され得る磁気テープ
装置タイプＤ　ＣＤ　Ｉ　（３Ｍ　−Ｃｏｍｐａｎｙ）
が用いられ得る。別の出力媒体として、もう１つのイン
タフェース・カードＭＰＣ２５０を介して接続され得る
プロッタ渡辺ディジプロットが用いられ得る。

このマイクロプロセッサシステムは本発明による遅延ユ
ニットをＭＰＵバス１１を介して制御信号１２．１３に
よシ制御する。市ＩＪ御イざ号１２は参照電圧に対する
ディジタル−アナログ変換器８に到達する。このディジ
タル−アナログ変換器８は１つのカードＭＰＣ！１２４
から成っている。制御信号１３は、第６図による実施例
では主としてＥＣＬカウンタｚ１およびＴＴＬカウンタ
ｚ２がら成っている予選択カウンタ４に到達する。

非常に簡単な実施例では、本発明による遅延ユニットは
必ずしもマイクロプロセッサシステムによｊ）制御され
なくてよい。基本的には、本発明による遅延ユニットの
制御のためには、特定の仕方で信号１２．’１３を本発
明による遅延ユニットに与え得るなんらかの装置を用い
れば十分である。

１ｎｓ以内の遅延時間に対して全タイムスケールにわた
シ一定の精度を得るため、また遅延時間の計算機制御を
可能にするため、下記の原理が選択される。遅延時間範
囲がステップに信号１４のカウントたより粗く分割され
る。粗い分割のそれぞれ２つのステップの間の遅延時間
範囲の細分は、瞬時振幅１６を所与の直流電圧１５と比
較されるランプ信号発生器乙により行なわれる。

８ビツトのディジタル−アナログ変換器８は２０ｎｓの
時間範囲の細分の際に０．１　ｎ　ｓの分解能を′５Ｊ
能にする。この分解能は第６図による回路内の他の構成
要素の分解能よシも明らかに高い。従って、約１０−５
％の信号１４の精度において、また１％よりも良好なラ
ンプ信号発生器６の直線性において、全遅延時間範囲に
わたシ０．５　ｎ　ｓよりも良好な精度が期待される。

ランプ信号発生器６はその際に常に等しい上昇時間で作
動せしめられる。

切換要素はその際に必要とされない。

信号１４を発生するためには、５０　ＭＨｚ水晶発撮器
５が用ハられる。信号１４は第６図中で、水晶の固有振
動数にほぼ同調した５　０　ＭＨｚの共撮回路を有する
発振器回路により発生される。この回路の詳細はＴｅｘ
ａｓ　Ｉｎ５ｔ；ｒｕｍｅｎｔｓのＴＴＬ集積回路に対
する応用レポートに記載されている。信号１４を発生す
るための回路はさらに出力結合回路を有する。この出力
結合口１＠は振動回路の負担を軽減し、また信号１４の
信号振幅を約３　Ｖｓｓの電圧に増幅する。

第６図による回路のディジタル部分には下記の構成要素
が用いられる：それぞれランチ（鎖錠）を有する５Ｐ９
６８５高速コンパレータ２，７゜これらのコンパレータ
２，７の出力はＥＣＬレベルを有する。コンパレータ２
ｖ′ｉ入力信号１の選別のために、またコンパレータ７
はランプ信号１６と参照電子１５との比較のために必要
とされる。

Ｅ　Ｏ丁、カウンタＭＣ１０１３６はカウンタｚ１トシ
ての役割をする。このカウンタＺ１は１００ＭＨｚまで
のプログラミング可能な同期４ビット予選択カウンタと
して４１のカウント股肉に用いられる。

Ｔ　Ｔ　Ｌ　カウンタ７．ＩＬＦＥ１９１はカウンタｚ
２としての役割をする。このカウンタＺ２ｔｆｉ５ＭＨ
２４−でのプログラミング可能な同期４ビット予選択カ
ウンタとして第２のカウント股肉に用いられる。

Ｅ　ＣＬデュアルＤフリップフロップＭＣ１０２６１は
フリップフロップＦＦｉとしての役割をする。このフリ
ップフロップＦＦ１はランプ１８号発生器６ｅ、ｌｉｌ
制御するために用いられる。

ＥＣＬオアゲー）ＭＣ１０１０３４Ｘ２オアゲートはゲ
ートＮ１．Ｎ２．Ｎ３．Ｎ４．Ｎ７として用いられる。

ＥＣＬオアゲーグーｃ１０１０９４１５オア／ノアゲー
トはゲートＮ５．Ｎろとして用すられる。

入力信号１の正の電圧跳躍の際にコンパレータ２の出力
Ｑが論理値Ｊｌにセットされる。ゲートＮ１を介してコ
ンパレータ２がラッチされるので、コンパレータ２の出
力信号は人力信号１の正の電工眺望の消滅後も持続する
。こうしてフリップフロップＦＦ１のＤ入力端には論理
“１″が与えられている。信号１４の次回の正の側縁に
おいてフリ７７’７０ツフＦ　Ｆ　１の出力Ｑも論理値
１１１にセットこれる。同時にカウンタｚ１がこのフリ
ップフロップＦＦ４からＣａｒｒｙ　Ｉｎ　信号を受け
、信号１４の第２の正の側縁の生起と同時に、設定され
たカウンタ状７から零に向けてカウントし始める。

スナわちカウンタｚ１は、フリップフロップＦＦＩが既
に切換えられているときに初めてレリーズされる。すな
わちカウンタｚ１Ｖよｆ；３図による冥廁例では入力信
号１の正の側傍の生起後に初めて１汀号１４の第２のパ
ルスをカウントする。この回路原理は、入力１８号１と
信号１４との間に相関がない場合に、ある状態のもとに
画集積回路ＦＦ１゜Ｚｌの一方が既に切険わり、しかし
画集積回路ＦＦ１，２４の仙方は次回のクロックパルス
の際に初めて切換わることを阻［Ｌする。すなわち、第
ろ図による回路におけるカウンタＺ１は、第２図による
信号ダイアグラムと異なり、最初に信号１４の、爾２の
パルスをカウントするので、信号１６をブヒして予選択
カウンタ４に設定されるカウンタ状＠は第ろ図による回
路では、第２図による信号ダイアグラムが実現されてい
る回路にぐらべて１だけ低ぐなければならない。

カウンタｚ１は信号１３を介して予め与えられるカウン
タ状態の４つの下位ビットをカウントし、カウンタｚ２
はコンパレータに１．に１１を沖して、信号１６を介し
て予め与えられるカウンタ状態の４つの上位ビットをカ
ウントする。

カウンタ状ｄ　ｌ　ｏ　ｏ　ｌではカウンタＺ１の出力
カウンタｚ２のＭｉｎ　／　Ｍａｘ　出力はこの場合論
理値′１′を有する。この場合、グー叫−Ｎ　５の反転
出力も論理値“１′にされている。なぜならば、ゲート
Ｎ’５のすべての入力はこの場合それぞれ論理値ＩＯ”
を有し、その結果フリップフロップＦＦ１もリセットき
れるからである。フリップフロップＦＦ１の出力信号Ｑ
およびコンパレータ２の反転出力信号はゲートＮ２内で
ランプ信号発生器６の市制御信号１７として組合わされ
る。フリップフロップＦＦ１のリセットと同時にもう１
つのフリップフロップＦＦ２がセントされ、またそれに
より７リツプフロノブＦＦｉのクロック信号が阻市され
る。それにより、信号１４によるフリップフロップＦＦ
１のその後の切換が阻１］二される。

４０ｎｓ以下の遅砥時間に対しては１５号１３を弁して
コンバータに１２の入力端Ｘ１に論理１１１ツフ０フロ
ン７°腎マイ−Ａζ１倍、Ｌイあ　シと」−山すｈＺｌ
、Ｚ２がパソノブ化される。入力信号１は４０ｎｓ以下
の遅延時間に対するこの場合には、時間的中断なしに、
ゲートＮ２を介して直接にランプ信号発生器乙に導かれ
る。

カウンタｚ１．ｚ２の入力端における各所しいカウンタ
状態の設定はマイクロプロセッサにより、コンパレータ
２の出力Ｑを論理値１１１に切換えてコンパレータ２の
出力信号をランチする１つの入力信号１が遅延ユニット
の入力端に到来する時点と、遅らされた出力信号９が遅
延ユニットから発せられた後に次回の入力信号１として
再びコンパレータ２の出力Ｑを論理値１１“に切換え得
るもう１つの入力信号１が遅延ユニットの入力端に到来
する時点との間に行なわれる。カウンタｚ１．　ｚ２の
入力端における新しいカウンタ状態のこの設定はコンパ
レータ２の反転出力により反転コンバータに６ｔｌ−介
してトリガ信号Ｘ５を介してレリーズされる。トリガ信
号Ｘ５はその際にマイクロプロセラサンステム内でカウ
ンタｚ１．ｚ２のデータ入力端ｄ、０．ｄ７における新
しいカウンタ状態の設定のランをレリーズする。入力端
ＴＩ、Ｔ２は常にそれぞれ論理値−１を有する。

反転され遅らされた出力信号９に相当する信号１０は信
号Ｔ１と共にゲートＮ７の両人力を形成する。信号１０
が論理値＃１′を有するかぎシ、すなわち遅らされた出
力信号９がコンパレータ７の出力端にまだ現われていな
いかき゛す、カウンタＺ１゜ｚ２の入力端ｄ、ｏ、ｄ７
において設定された新しいカウンタ状ｄ　＋４このカウ
ンタ内て受入れられ得ない。信号１０が論理値１０１に
なると直ちに、すなわち遅らされた出力信号９がコンパ
レータ７の出力端に現われると直ちに、グー）Ｎ７の両
人力は論理１直ＷＯ°を有する。このＳ合、カウンタｚ
１の両人力Ｓｉ、８２が論理値１ｏ“にセットされる。

カウンタｚ１の両人力ｓ１．ｓ２のこのセットは下記の
５つの結果を伴う。

１、　新しいカウンタ状態の４つの下位ビット（１０，
ｄ３がカウンタｚ１内に受入れられる。

２、　グー）Ｎ６およびコンバータに２を介してカウン
タｚ２がトリガされ、また新しいカウンタ状態の４つの
上位ビン）ｄ４．ｄ７がカウンタ状態内に読込まれる。

６、　ゲートＮ６の反転出力を介してフリップフロップ
ＦＦ２がリセットされる。

４、　ゲートＮ６の反転出力を介してコン・ぐレータ２
，７のランチ回路もゲートｌＪ１．Ｎ４を介してリセッ
トされる。

５、充電コンデンサＣ１がランプ信号発生器６内のトラ
ンジスタＴ４により放電される。

遅らされた出力信号９の消滅の直後に信号１０は再び論
理値“１“を有する。このことは、いまやカウンタｚ１
の入力Ｓ１が論理値１１１を肩し、他方カウンタｚ１の
入力Ｓ２がいまなお論理値１０１をＭすることを意味す
る。それによってカウンタｚ１内で作動モード１カフン
トダウン１がセットされる。その後に入力信号１の次回
の正の跳躍により次回の遅らされた出力信号９がレリー
ズされ本発明は、予選択カウンタ４内＼の新しいカウン
タ状態の自動的で計算機と無関係なローディングと、新
たに到来する入力信号１によりもう１つの遅らされた出
力信号９をレリーズするための遅延ユニットの自動的で
計算機と無関係な準備とを可能にする。それによって全
測定システムの高い反復レートが可能にされる。電子線
測定技術ではたとえば、１つの測定対象内の１つの回路
ノードにおける１つの周期的電圧経過の１サイクルがで
きるかぎり短い時間内で完全に描出されることがＷ要で
ある。１つの周期的電圧経過の１ザイクルのこのような
描出は一般にサンプリング原理により行なわれる。１つ
の周期的信号経過の１サイクルを描出するためには、周
期的信号経過のザイクルに関して電子ゾンデが１つの回
路ノード上に衝突する位相が種々の測定パルスにわたっ
て変更される。すなわち電子ゾンデは周期的に回路ノー
ドにおける描出すべき電圧経過の周期でパルス化官れ、
その際に電子ゾンデの各パルスは描出すべき電圧経過の
ザイクルに関して１つの異なる位相を有する。描出すべ
き周期的な信号経過に関するパルス化電子ゾンデの位相
がこの描出すべき信号経過の全サイクルにわたってノッ
トされているならば、測定信号処理を介して周期的電圧
経過の全サイクルが描出され得る。電子線測定技術にお
けるサンプリング原理（はたとえば米国特許、＠、ｉ２
２゜８５３号明細書に記載されている。

測定ｓ号処理はサンプリング原理による測定では時間窓
（ゲート）により行なわれ得る。測定の時間分解能は時
間窓のゲート時間と、それぞれ１つの特定の埋延時間（
位相）を有するパルス化電子ゾンデが１つの回路ノード
上に衝突する時点の精度とによってのみ定められる。そ
の際、遅延時間の、絶対精度すまそれほど問題とならず
、むしろこれらの遅延時間の再現性（ジツタフのほうが
問題となる。パルス化電子ゾンデと同期して、遅らされ
た出力１言号９を介して測定信号処理のゲートもトリガ
される。

たとえば電子線測定技術において描出すべき周期的電圧
経過に関するパルス化電子ゾンデの遅延時間（位相）が
常に同一の特定の仕方で変更されるならば、信号１２．
１３は比較的簡明に構成されたカウンタによっても発せ
られ得る。このような場合には、高価なマイクロプロセ
ッサ／ステムは必ずしも必要ときれない。

本発明による遅延ユニットでは人力搭号１は入力端から
ランプ信号発生器６までに２つの構成部分、すなわちコ
ンパレータ２およびゲートＮ２のみを通過する。そｔ７
により約４ｎＳのランプ信号発生器６の始動までの非盾
に短いぎ延時間が達成される。

ランプ信号発生器６はト１己の構成グループから成って
いるニ ー集積回路ＩＣｉおよびトランジスタＴ５を有する定電
流源、 一トランジスタＴｉ、Ｔ２を儒゛する切換スイツートラ
ンジスタＴ３を有する出力結合回路、−集積回路■Ｃ２
とコンノくレータ７およびゲートＮ　／ｌを有する比較
回路とを有する参照゛電圧の選別回路。

トランジスタＴＩ、Ｔ２のベース電極における電圧に関
係して、トランジスタＴ５のコレクタから定電流が充電
コンデンサＣ１もしくは抵抗Ｒろに流れる。トランジス
タＴ１のベースにおける電圧は常に約−７，５Ｖである
。抵抗Ｆｔ５．Ｒ６，Ｒ７を介してランプ信号発生器乙
に対する制御信号１７が正しいレベルにもたらされる。

ゲートＮ２の出力が論理“Ｏ“であれば、充電コンデン
サＣ１１’ｉ充電される。）制御・ば号１７が論理１１
１であれば、充電コンデンサＣ１は瞬時電圧値を保つ。

ランプ信号１６はソースホロワＴ６を経てコンツクレー
タ７０反転入力端に到達する。ランプ信号１６はそこで
＋２．５ｖと−５，７ｖとの間の１つの値をとり得′Ｌ
、２−の散ｊ　貴・ノゴ〜皐１Ａ萌２賎占Ｔでシ入雷庄
Ｕの値は０．６Ｖである。従って、ＤＣ比較′亀王１５
は２ＱｎＬ３よりも長い遅延時間に対しては０．６Ｖと
−２，ＯＶとの間の値を、また２０ｎａよりも短い遅延
時間に対しては２．５Ｖと０，６Ｖとの間の値をとらな
ければならない１、等化経過を簡単化するため、このこ
とは下記のようにして実現される。すなわち、２Ｑｎｓ
よりも短い遅延時間に対してはディジタル−アナログ変
換器８０入力端１でおいて数０Ｏ−７Ｆが、まだは２０
ｎ８よりも長い遅延時間に対しては数８（］　−ＦＦが
用いられる。それにより信号Ｘ　Ｉ　Ｑ′ｉ４０　ｎ、
　ｓよりも短い遅延時間に対し２てもはや必要とされな
い。ディジタル−アナログ変換器８の出力信号１５に定
電用が零点設定のために加算される。その際、ポテンシ
ョメータＰ１を介して定電流を、ボテンノヨメータＰ３
を弁して参照電圧１５の零点を、またボテン／ヨメータ
Ｐ４を介して参照電圧１５の増幅率を設定し得る。

コンパレータ７はランプ電ＦＥ１６を参照電圧１５と比
較し、また遅らされた出力信号９としてＫＣＬ電圧跳躍
を与える、 フンバータに１０を経てＴＴＬ信号がゲート信号として
測定信号処理装置に到達し得る。

本発明は以上に説明した実施例ＫｒａＵ限されない。

重要なことは、 一遅延時間が粗く分割され得ること、また粗・ハ分割が
一層細かに分割され得ること、 −粗ハ分割のために予め設定可能なカウント状帳を有す
るカウンタが用いられる仁と、−人力信号がカウンタの
ランと一層細かい分割のための装置のランとをレリーズ
し得ること、−それにより予め設定可能な参照電圧と比
較して特定の仕方で遅らされた出力１８号がレリーズさ
れ得ること、 −この出力は号がカウンタ内〜の新しいカウンタ状態の
自動的ローディングをレリーズし、それにより非虜に高
い反復レートが可能にされることである。

十分に周波数安定な入力信号１が存在するかぎシ、この
入力信号１は信号１４と同期化され得る。

このような同期化は、入力信号１によシ直接に予選択カ
ウンタ４内のカウント経過のランがレリーズされること
、またそれに続−てランプ信号発生器６が時間的中断な
しに、ランプ信号１６が参照電８Ｅ１５の値に到達する
まで駆動されることを可能にする。

【図面の簡単な説明】

Ｍ１図は本発明による遅延ユニットのブロン　□り接続
図、第２図、７ｉ本発明によ′６方法および本発明によ
る遅延ユニットに対する信号ダイアグラム、第３ａ、ｂ
図は本発明による遅延ユニットの実施例の接続図である
１゜ １・・・入力信号、２・・・コンパレータ、３・・・ト
リガしきい、４・・・予選択カウンタ、５・・・５０Ｍ
Ｈｚ発生器（水晶光感器へ　６・・・ランプ信号発生器
、７・・・コンパレータ、８・・・ディジタル−アナロ
グ変換器、９．１０・・・遅らされた出力信号、１１・
・ＭＰＵバス、１３・・・新しいカウンタ状態、１４・
・・水晶光感信号、１５・・・参照電圧、１６・・・ラ
ング信号、１７・・・「四〇御信号。 ＩＧＩ ＩＧ２ 手続補正書（放） 昭和６０年　６月２６日 ２、発明の名称　遅延出力信号発生方法および遅延ユニ
ット３、補正をする者 事件との関係　特許出廓人 住所　ドイツ連邦共和国ヘルリン及ミュンヘン（＃地な
し） 名　称　シーメンス、アクチェンゲゼルシャフト４、代
理人■１１２ ５、補正命令の日付　昭和６０年５月２８日発送６、補
正の対象　明細書の発明の詳細な説明の欄７、補正の内
容　別紙のとおり （１）５頁１２行ｒＰｒｉｎｃｅｔｏｎ　Ａｐｐｌｉｅ
ｄ　Ｒｅ５ｅａｒｃｈＪを「プリンストン　アプライド
　リサーチ（Ｐｒ１ｎｃｅｔｏｎ　Ａｐｐｌｉｅｄ　Ｒ
ｅ５ｅａｒｃｈ　）Ｊに補正。 （２）７頁３行ないし６行［Ａ、ＤａｌｌｌＩｌａｎｎ
・・・・Ｂｅｒｅｉｃｈ　”」を「ダルマン（Ａ　、　
Ｄａｌｌｍａｎｎ）の学士論文「マイクロプロセッサに
より制御されるサブナノ秒＠域のサンプリングシステム
の構成および試験」　（八ｕｆｂａｕ　ｕｎｄ　Ｅｒｐ
ｒｏｂｕｎｇ　ｅｉｎｅｓＭｉｋｒｏｐｒｏｚｅｓｓｏ
ｒ　−ｇｅｓｔｅｕｅｒｔｅｎ　Ｓａｍｐｌｉ　ｎ　ｇ
　−３ｙｓｔｅｍｓ　ｆｕｅｒ　ｄｅｎ　Ｓｕｂ　−Ｎ
ａｎｏｓｅｋｕｎｄｅｎ　−Ｂｅｒｅｉｃｈ　）Ｊに補
正。 （３＋ｔ９ｐｓ行ｒＭｏｔｏｒｏｌａ　Ｓｅｍ１ｃｏｎ
ｄｕｃｔｏｒｓ　Ｊを「モトローラ　セミコンダクター
ズ（ＭｏｔｏｒｏｌａＳｅｍｉｃｏｎｄｕｃｔｏｒｓ）
社Ｊに補正。 ＋４１２０頁７行ｒ　３　Ｍ　−Ｃｏｍｐａｎｙ　ｊを
゛［スリーエム　カンパニー　（３Ｍ　−Ｃｏｍｐａｎ
ｙ）　Ｊに補正。 ＋５１２２頁１０行ｒＴｅｘａｓ　Ｉｎｓｔｒｕｍｅｎ
ｔｓ　Ｊを「テキサツ　ィンスッルメンッ（Ｔｅｘａｓ
　Ｉｎｓｔｒｕｍｅｎｔｓ）社」に補正。

Claims (1)

1. 【特許請求の範囲】 １）入力信号（１）に対して特定の遅延時間（Ｔ４−ｔ
   ４）だけ遅らされた出力信号（９）を発生するだめの方
   法であって、遅延時間（ｒ＋ｔ４）がステップ状に周波
   数安定な高周波数の信号（１４）のカウントにより所与
   のカウンタ状態に相応して分割され、遅延時間（Ｔ＋１
   ；４）の細分がランプ信号（１６）により達成きれ、ま
   た特、改の遅延時間（Ｔ＋ｔ４）の後に遅らされた出力
   信号（９）７ｉｌ−発するためランプ信号（１６）が所
   与の参照信号（１５）と比較される方法において、遅ら
   された出力信号（９゜１０）を介して自動的に、計算機
   と無関係に、新しめカウンタ状７襟（１３）のローディ
   ングがレリーズされることを特徴とする遅延出力信耕公
   ＋古ｙカ ２）入力信号（１）に対して峙Ｃの遅延時間（Ｔ　＋　
   ｆ：４）だけ遅らさ九た出力４Ｍ“号（９）を発生する
   ため、 遅延時間（Ｔ−１−ｔ４）をステップ状に設定するため
   のカラ／り（４）と、 このカウンタ（４）に信号（１４）を発するだめの周波
   数安定な信号発生器（５）と、遅延時間（１）＋ｔ４．
   ）を細分するためのう／プ信号発生器（６）と、 ランプ信号発生器（６）の出力１ａ月（１６）に対する
   参照信号（１５）を発生するだめの装Ｈｔ４（至）１（
   ８ン　と を有する遅延ユニットにおｌハて、 カウンタ（４）内＼の新しし）カラ／り仄１Ｑ（１３）
   ０自動的な、削算侵、Ｉ：無関係な〔コーディングのプ
   こめに、カウンタ（４）に出力信号（９）を帰還するた
   めの装−（１ｏ）が設けられていることを特徴上するノ
   撰延ユニット。