JPS6025032B2 - 赤外線検知素子の製造方法 - Google Patents
赤外線検知素子の製造方法Info
- Publication number
- JPS6025032B2 JPS6025032B2 JP54095674A JP9567479A JPS6025032B2 JP S6025032 B2 JPS6025032 B2 JP S6025032B2 JP 54095674 A JP54095674 A JP 54095674A JP 9567479 A JP9567479 A JP 9567479A JP S6025032 B2 JPS6025032 B2 JP S6025032B2
- Authority
- JP
- Japan
- Prior art keywords
- support plate
- sensing element
- infrared sensing
- manufacturing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/107—Integrated devices having multiple elements covered by H10F30/00 in a repetitive configuration, e.g. radiation detectors comprising photodiode arrays
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Dicing (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明は、多元半導体からなる赤外線検知素子の製造方
法、特に同時に複数の検知素子を製造すべ〈、あらかじ
めダィシングラィンを形成した支持板上に赤外線検知素
子となる多元半導体ゥェハを貼着した状態で素子形成の
ための処理を施し、最後に前記支持板とともにゥヱハを
ダィシングするようにした新規な赤外線検知素子の製造
方法に関するものである。
法、特に同時に複数の検知素子を製造すべ〈、あらかじ
めダィシングラィンを形成した支持板上に赤外線検知素
子となる多元半導体ゥェハを貼着した状態で素子形成の
ための処理を施し、最後に前記支持板とともにゥヱハを
ダィシングするようにした新規な赤外線検知素子の製造
方法に関するものである。
一般に、たとえば水銀カドミウムテルル
（ＨｇＣｄＴｅ）等の多元半導体からなる光伝導型の赤
外線検知素子は、厚みが１０一ｍ程度の薄層デバイスと
して作られるため、取扱いが困難となっている。
外線検知素子は、厚みが１０一ｍ程度の薄層デバイスと
して作られるため、取扱いが困難となっている。
それゆえ従来の製造方法においては絶縁性の支持板にＨ
ｇＣｄＴｅウェハをェポキシ系の接着剤で接着後素子化
していた。またとくに製作コストを下げる観点から、比
抵抗の高いシリコン（Ｓｉ）等から成る支持坂上にＨｇ
ＣｄＴｅゥェハをェポキシ系の接着剤で接着して前記ウ
ェハを多数の赤外線検知素子に素子化した上でスクラィ
バーによって分割し、一度に多数の赤外線検知素子を作
り出す製造方法も提案されている。しかしこの方法では
スクラィバーによって支持板を分離する際にかなりの力
を要し、また分割する線がスクラィブラィンより外れて
第１図に示したごとく正常な形状のべレットに分割でき
ず、受光部として使用できない場合があった。またスク
ラィブ時に無理な力が支持板に加わり支持板にそりを生
じ、その結果支持板上に形成した赤外線素子にひずみが
入り性能を劣化させる欠点があった。なお第１図におい
て、１は多元半導体素子、２は接着剤、３は支持板を示
す。本発明は上記欠点に鑑みなされたもので、あらかじ
めターーィシングラィンを形成した支持坂上に多元半導
体ウヱハを貼着し、該ウェハの前記夕、１ィシングラィ
ンに対応したダィシング予定部位をエッチングにより除
去するとともに素子形成のための処理を施し、しかる後
、前記支持板とともにウェハをダィシングして多数の素
子を歩蟹り良く一度に形成するようにした新しい赤外線
検知素子の製造方法を提供するものである。
ｇＣｄＴｅウェハをェポキシ系の接着剤で接着後素子化
していた。またとくに製作コストを下げる観点から、比
抵抗の高いシリコン（Ｓｉ）等から成る支持坂上にＨｇ
ＣｄＴｅゥェハをェポキシ系の接着剤で接着して前記ウ
ェハを多数の赤外線検知素子に素子化した上でスクラィ
バーによって分割し、一度に多数の赤外線検知素子を作
り出す製造方法も提案されている。しかしこの方法では
スクラィバーによって支持板を分離する際にかなりの力
を要し、また分割する線がスクラィブラィンより外れて
第１図に示したごとく正常な形状のべレットに分割でき
ず、受光部として使用できない場合があった。またスク
ラィブ時に無理な力が支持板に加わり支持板にそりを生
じ、その結果支持板上に形成した赤外線素子にひずみが
入り性能を劣化させる欠点があった。なお第１図におい
て、１は多元半導体素子、２は接着剤、３は支持板を示
す。本発明は上記欠点に鑑みなされたもので、あらかじ
めターーィシングラィンを形成した支持坂上に多元半導
体ウヱハを貼着し、該ウェハの前記夕、１ィシングラィ
ンに対応したダィシング予定部位をエッチングにより除
去するとともに素子形成のための処理を施し、しかる後
、前記支持板とともにウェハをダィシングして多数の素
子を歩蟹り良く一度に形成するようにした新しい赤外線
検知素子の製造方法を提供するものである。
以下図面を用いて本発明に係る実施例について説明する
。
。
なお以下の説明図で第１図と同一態様を示す部分には同
一符号を付して説明する。第２図は本発明の方法に用い
る支持板で、素子形成後分離を容易ならしめるため、１
素子大の寸法にター・ィシングラィン４を施している。
なお、支持板材料としてはセラミック等の絶縁物、シリ
コン等の半導体、又は銅等の導体等が考えられるが、特
に材料を規定するものではない。また、ダイシングライ
ンはダイヤモンドカツタやエッチングその他種々の方法
で形成することが考えられる。また、ダィシングラィン
４の深さは素子完成にいたるまでの素子製作工程中の取
扱い時に分離したり、変形等が生じない程度に加減して
おく必要がある。一般にセラミック、サファイア等の絶
縁物を支持板として用いる場合には数百りｍ程度の厚さ
のものが取扱い上好都合である。また、Ｃｕ等を用いる
場合には支持板のダィシングラィンの裏面に補強用の板
を貼着し、ダィシングに先立って補強用の板を取除くよ
う構成することが必要である。以上説明したような支持
板に第３図に示したようにェポキシ等の接着剤５にて多
元半導体ウヱハ７を貼着し、前記ダィシングラィンを基
準としてホトリソグラフィ技術を適用し、ダィシング予
定部をエッチング除去して１素子単位の大きさに多元半
導体ゥェハ７を分離する。
一符号を付して説明する。第２図は本発明の方法に用い
る支持板で、素子形成後分離を容易ならしめるため、１
素子大の寸法にター・ィシングラィン４を施している。
なお、支持板材料としてはセラミック等の絶縁物、シリ
コン等の半導体、又は銅等の導体等が考えられるが、特
に材料を規定するものではない。また、ダイシングライ
ンはダイヤモンドカツタやエッチングその他種々の方法
で形成することが考えられる。また、ダィシングラィン
４の深さは素子完成にいたるまでの素子製作工程中の取
扱い時に分離したり、変形等が生じない程度に加減して
おく必要がある。一般にセラミック、サファイア等の絶
縁物を支持板として用いる場合には数百りｍ程度の厚さ
のものが取扱い上好都合である。また、Ｃｕ等を用いる
場合には支持板のダィシングラィンの裏面に補強用の板
を貼着し、ダィシングに先立って補強用の板を取除くよ
う構成することが必要である。以上説明したような支持
板に第３図に示したようにェポキシ等の接着剤５にて多
元半導体ウヱハ７を貼着し、前記ダィシングラィンを基
準としてホトリソグラフィ技術を適用し、ダィシング予
定部をエッチング除去して１素子単位の大きさに多元半
導体ゥェハ７を分離する。
ついで素子分離部位の接着剤５もエッチング除去して第
４図に示すように赤外線検知素子の１素子対応領域ごと
にウェハ８を分離する。なお６はウェハ７の裏面に陽極
酸化によって形成した絶縁膜で、導電性支持板を用いた
場合には必ず設ける必要があり、絶縁性の支持板のとき
は必ずしも必要ではない。次に第４図のゥェハ８を第５
図に示す赤外線検知素子９にするよう再度ダィシングラ
ィン４を基準としてホトリソグラフィ技術等を適用して
素子形成のための処理を施し、所望の赤外線検知素子（
多元半導体素子）９を形成する。以上のようにしてあら
かじめダィシングラィン４を形成した支持板３上に多数
の検知素子９を同一工程で形成して後、支持板３を手動
又は簡単な工具を用いて分割し、第６図に示すような個
々の赤外線検知素子を構成する。以上説明した製法によ
って単素子赤外線検知素子を形成すれば、従来の製法で
ある素子形成後スクラィブするのに比し、歩留、性能が
大幅に向上し高品質の単素子検知素子を多数一挙にしか
も容易に形成することができる。
４図に示すように赤外線検知素子の１素子対応領域ごと
にウェハ８を分離する。なお６はウェハ７の裏面に陽極
酸化によって形成した絶縁膜で、導電性支持板を用いた
場合には必ず設ける必要があり、絶縁性の支持板のとき
は必ずしも必要ではない。次に第４図のゥェハ８を第５
図に示す赤外線検知素子９にするよう再度ダィシングラ
ィン４を基準としてホトリソグラフィ技術等を適用して
素子形成のための処理を施し、所望の赤外線検知素子（
多元半導体素子）９を形成する。以上のようにしてあら
かじめダィシングラィン４を形成した支持板３上に多数
の検知素子９を同一工程で形成して後、支持板３を手動
又は簡単な工具を用いて分割し、第６図に示すような個
々の赤外線検知素子を構成する。以上説明した製法によ
って単素子赤外線検知素子を形成すれば、従来の製法で
ある素子形成後スクラィブするのに比し、歩留、性能が
大幅に向上し高品質の単素子検知素子を多数一挙にしか
も容易に形成することができる。
図面の簡単な説明第１図は従来法により形成された検知
素子、第２図は本発明による支持板、第３図〜第６図は
本発明による検知素子形成工程説明図である。
素子、第２図は本発明による支持板、第３図〜第６図は
本発明による検知素子形成工程説明図である。
１：多元半導体素子、２：接着剤、３：支持板、４：ダ
ィシングラィン、５：接着剤、６：絶縁膜、７：ゥェハ
、８：ゥヱハ、９：赤外線検知素子。
ィシングラィン、５：接着剤、６：絶縁膜、７：ゥェハ
、８：ゥヱハ、９：赤外線検知素子。
第３図
第４図
第１図
第２図
第５図
第６図
Claims (1)
- 【特許請求の範囲】 １ あらかじめダイシングラインを形成した支持板上に
赤外線検知素子となる多元半導体ウエハを貼着した状態
で、該ウエハの前記ダイシングラインに対応するダイシ
ング予定部をエツチングにより除去するとともに検知素
子形成のための処理を施し、しかる後前記支持板ととも
にウエハをダイシングして複数の素子を分離するように
したことを特徴とする赤外線検知素子の製造方法。 ２ 前記半導体ウエハを、その裏面にあらかじめ陽極酸
化による絶縁膜を形成した状態で上記支持板上に貼着す
ることを特徴とする特許請求の範囲第１項に記載の赤外
線検知素子の製造方法。 ３ ダイシングラインを形成した支持板が絶縁物である
ことを特徴とする特許請求の範囲第１項に記載の赤外線
検知素子の製造方法。 ４ ダイシングラインを形成した支持板が、導電体であ
ることを特徴とする特許請求の範囲第２項に記載の赤外
線検知素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54095674A JPS6025032B2 (ja) | 1979-07-26 | 1979-07-26 | 赤外線検知素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54095674A JPS6025032B2 (ja) | 1979-07-26 | 1979-07-26 | 赤外線検知素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5619681A JPS5619681A (en) | 1981-02-24 |
| JPS6025032B2 true JPS6025032B2 (ja) | 1985-06-15 |
Family
ID=14144042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54095674A Expired JPS6025032B2 (ja) | 1979-07-26 | 1979-07-26 | 赤外線検知素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025032B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626173B2 (ja) * | 1990-01-31 | 1994-04-06 | 日立エーアイシー株式会社 | 電解コンデンサ用電解液 |
| JP6060479B2 (ja) * | 2011-11-24 | 2017-01-18 | Jsr株式会社 | 基材の処理方法、半導体装置および仮固定用組成物 |
| CN117293222A (zh) * | 2023-09-15 | 2023-12-26 | 杭州海康微影传感科技有限公司 | 一种红外探测器件的制备方法 |
-
1979
- 1979-07-26 JP JP54095674A patent/JPS6025032B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5619681A (en) | 1981-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0182218A2 (en) | Method for dicing semiconductor wafer | |
| US3897627A (en) | Method for manufacturing semiconductor devices | |
| US6075280A (en) | Precision breaking of semiconductor wafer into chips by applying an etch process | |
| EP0935280A1 (en) | SOI substrate and method of manufacturing the same | |
| CN103811419A (zh) | 半导体片芯单颗化方法和装置 | |
| JPH1022184A (ja) | 基板張り合わせ装置 | |
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JP2001523046A (ja) | 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ | |
| JPH0312775B2 (ja) | ||
| JPS54116888A (en) | Manufacture of dielectric separate substrate | |
| JPS6025032B2 (ja) | 赤外線検知素子の製造方法 | |
| JP2000040677A (ja) | 半導体素子の製造方法 | |
| US3762973A (en) | Method of etch subdividing semiconductor wafers | |
| JPS5333590A (en) | Production of substrate for semiconductor integrated circuit | |
| EP0464837A2 (en) | Method of manufacturing semiconductor substrate using semiconductor integrated circuit having dielectric separation structure | |
| JPS6259899B2 (ja) | ||
| US7772038B2 (en) | CMOS process for fabrication of ultra small or non standard size or shape semiconductor die | |
| JPH05198671A (ja) | 半導体ウェハーのダイシング方法 | |
| JPH0419712B2 (ja) | ||
| JPS59104523A (ja) | 赤外線検知素子の製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JP2000150379A (ja) | 結晶質半導体層を有する積層体の製造方法 | |
| JPS62130537A (ja) | 集積回路の素子間分離方法 | |
| JPS587073B2 (ja) | カゴウブツハンドウタイソウチノセイサクホウ |