JPS6025065A - 誤り訂正方法及び装置 - Google Patents
誤り訂正方法及び装置Info
- Publication number
- JPS6025065A JPS6025065A JP13083283A JP13083283A JPS6025065A JP S6025065 A JPS6025065 A JP S6025065A JP 13083283 A JP13083283 A JP 13083283A JP 13083283 A JP13083283 A JP 13083283A JP S6025065 A JPS6025065 A JP S6025065A
- Authority
- JP
- Japan
- Prior art keywords
- error
- circuit
- words
- error correction
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ディジタル信号の再生装置における誤り訂正
に係り、特に、ＰＣＭ信号を磁気テープ上に記録する場
合に好適な誤り訂正方法及び装置に関する。
に係り、特に、ＰＣＭ信号を磁気テープ上に記録する場
合に好適な誤り訂正方法及び装置に関する。
ディジタル信号の記録を行なう場合には、伝送系におけ
るデータ誤りの発生が問題となる。
るデータ誤りの発生が問題となる。
そこで、記録時に検査ワードを付加し、再生時にその検
査ワード音用いて誤り訂正を行なう。
査ワード音用いて誤り訂正を行なう。
特に、磁気テープに記録する場合にはテープの走行方向
にバースト的に発生する誤りが多いので、このような誤
りに適した誤り訂正方式を用いる必要がある。
にバースト的に発生する誤りが多いので、このような誤
りに適した誤り訂正方式を用いる必要がある。
第１図は、ＰＣＭ信号を複数のトランクに分割して記録
するマルチトラックＰＣＭレコーダにおける記録フォー
マットである。同図は１０トラツクの場合を示しており
、Ｌ、Ｒ２チャンネルのＰＣＭデータ及び検査ワード、
・同期信号２がテープ１上に１０トランクに分割されて
記録されている。
するマルチトラックＰＣＭレコーダにおける記録フォー
マットである。同図は１０トラツクの場合を示しており
、Ｌ、Ｒ２チャンネルのＰＣＭデータ及び検査ワード、
・同期信号２がテープ１上に１０トランクに分割されて
記録されている。
検査ワードは、第１の配列４及び第２の配列５にそれぞ
れ付加されている。第１の配列４では、６ワードのデー
タに対して４ワードの検査ワードＰ、Ｑ、Ｒ，Ｓが付加
されている。この検査ワードの生成には、能率の良さや
復号のしやすさ等の点でリード−ソロモン符号が多く用
いられる。また、第２の配列５では、８ワードのデータ
に対して検査ワード６が付加されている。第２の配列５
では誤り検出のみを行なうため、これに適した符号とし
て巡回符号（ＣＲＣ符号）が用いられる。再生時には、
まず、第２の配列５でＣＲＣ符号により誤り検出を多な
い、配列内に誤りがある場合には、その配列にエラーフ
ラグを付加する。そして、第１の配列でエラーフラグの
あるデータを誤りデータとして検査ワードＰ、Ｑ、 几
、Ｓにより訂正を行なう（ポインタ・イレージヤ訂正）
。
れ付加されている。第１の配列４では、６ワードのデー
タに対して４ワードの検査ワードＰ、Ｑ、Ｒ，Ｓが付加
されている。この検査ワードの生成には、能率の良さや
復号のしやすさ等の点でリード−ソロモン符号が多く用
いられる。また、第２の配列５では、８ワードのデータ
に対して検査ワード６が付加されている。第２の配列５
では誤り検出のみを行なうため、これに適した符号とし
て巡回符号（ＣＲＣ符号）が用いられる。再生時には、
まず、第２の配列５でＣＲＣ符号により誤り検出を多な
い、配列内に誤りがある場合には、その配列にエラーフ
ラグを付加する。そして、第１の配列でエラーフラグの
あるデータを誤りデータとして検査ワードＰ、Ｑ、 几
、Ｓにより訂正を行なう（ポインタ・イレージヤ訂正）
。
前述したように、磁気テープ記録ではテープの走行方向
のパース）ｉｉｌＫりが多いため、第２の配列５で誤り
が検出された場合には、その配列のデータの大部分は誤
りである確率が高い。したがって、第１図のようにテー
プの走行方向で誤り検出を行ない、テープの幅方向でポ
インタ・イレージヤ訂正を行なう誤り訂正方式は効率の
良い誤り訂正を行なうことができる。しかしランダム性
の誤りが多（、第２の配列内で誤りデータが１〜２ワ一
ド程度しかない場合には正しいデータにもエラーフラグ
か付加されるたべ訂正効率が悪くなってしまう。また、
第２の配列５での誤り検出において検出もれが生じた場
合には、誤訂正を行なってしまう。
のパース）ｉｉｌＫりが多いため、第２の配列５で誤り
が検出された場合には、その配列のデータの大部分は誤
りである確率が高い。したがって、第１図のようにテー
プの走行方向で誤り検出を行ない、テープの幅方向でポ
インタ・イレージヤ訂正を行なう誤り訂正方式は効率の
良い誤り訂正を行なうことができる。しかしランダム性
の誤りが多（、第２の配列内で誤りデータが１〜２ワ一
ド程度しかない場合には正しいデータにもエラーフラグ
か付加されるたべ訂正効率が悪くなってしまう。また、
第２の配列５での誤り検出において検出もれが生じた場
合には、誤訂正を行なってしまう。
本発明の目的は、符号の持つ誤り削正能力を最大限に活
用できる誤り訂正方法及び装置を提供することにある。
用できる誤り訂正方法及び装置を提供することにある。
本発明は、最小距離がｄの符号において誤り位置が不明
のｐワードの誤り及び誤り位置がわかっている？ワード
の誤りを訂正する場合に、２ｐ＋ｐ＝ｄ−１ となるような復号方法を用いることにより、符号の持つ
誤り訂正能力を最大限に活用しようとするものである。
のｐワードの誤り及び誤り位置がわかっている？ワード
の誤りを訂正する場合に、２ｐ＋ｐ＝ｄ−１ となるような復号方法を用いることにより、符号の持つ
誤り訂正能力を最大限に活用しようとするものである。
以下、本発明の一実施例を第１図のような記録フォーマ
ントのマルチトラックＰＣＭレコーダに適用した場合に
ついて説明する。ただし、１ワードは８ビツトとし、検
査ワードＰ、Ｑ。
ントのマルチトラックＰＣＭレコーダに適用した場合に
ついて説明する。ただし、１ワードは８ビツトとし、検
査ワードＰ、Ｑ。
■、Ｓの生成にはり−ド・ソロモン符号を用い、検査ワ
ードろの生成にはＣＲＣ符号を用いるものとする。
ードろの生成にはＣＲＣ符号を用いるものとする。
この場合に、誤り検出能力及び誤り訂正能力は、第２の
配列５で行なわれた誤り検出結果に対して第１の配列４
でどのような誤り訂正を行なうかによって決まる。
配列５で行なわれた誤り検出結果に対して第１の配列４
でどのような誤り訂正を行なうかによって決まる。
まず、リード・ソロモン符号及びその復号法について説
明する。１ワードが８ビツトの場合には、ガロア体ＧＦ
（２’）上で定義されたり−ド・ソロモン符号を用いる
必要がある。
明する。１ワードが８ビツトの場合には、ガロア体ＧＦ
（２’）上で定義されたり−ド・ソロモン符号を用いる
必要がある。
ＧＦ（２）上の８次既約多項式Ｆ（ｘ）の根の１つをα
とすると、ＧＦ（２）の元にαのべき乗で表わされる（
２Ｂ −２）個の元を加えた集合（ｏ、 １．ａ、
ａ”、 ・ａｚ５４）ハＧＦ （２’）ｖ構成する。Ｇ
Ｆ（２８）において、ある正の整数なχとする時、 ｙ（ｘＪ −（ｘ −ｚ ）（Ｊ＋α）（ｘ＋α２）・
・（Ｘ十α′−１）または（Ｘ十α）（３：十α２）（
ｘ十α３）・・・（Ｘ十α２χ）（１）を生成多項式と
する符号長？Ｌ＝（２’−１）、情報ワード数（？Ｌ
−２Ｊｔ） 、検査ワード数２１の符号がリード・ソロ
モン符号である。すなわち、リード・ソロモン符号では
符号語Ｃ＝ （Ｃｏ、 Ｃ，。
とすると、ＧＦ（２）の元にαのべき乗で表わされる（
２Ｂ −２）個の元を加えた集合（ｏ、 １．ａ、
ａ”、 ・ａｚ５４）ハＧＦ （２’）ｖ構成する。Ｇ
Ｆ（２８）において、ある正の整数なχとする時、 ｙ（ｘＪ −（ｘ −ｚ ）（Ｊ＋α）（ｘ＋α２）・
・（Ｘ十α′−１）または（Ｘ十α）（３：十α２）（
ｘ十α３）・・・（Ｘ十α２χ）（１）を生成多項式と
する符号長？Ｌ＝（２’−１）、情報ワード数（？Ｌ
−２Ｊｔ） 、検査ワード数２１の符号がリード・ソロ
モン符号である。すなわち、リード・ソロモン符号では
符号語Ｃ＝ （Ｃｏ、 Ｃ，。
・・・Ｃ，）の多項式表現、
Ｃ（ｘ）＝ａ Ｃ０＋ Ｃ，ｘ ＋ Ｃ，ｘ”＋−＋
Ｃ？Ｌ１ ｘ″ （２）は＃ （ｘｌで割り切れる。こ
れを次式のように表わす。
Ｃ？Ｌ１ ｘ″ （２）は＃ （ｘｌで割り切れる。こ
れを次式のように表わす。
Ｃ（ｒ）−０（ｍｅｄ、ｍｒ）） （３１なお、符号長
筒は ２８−１≧１＞２．ｔ の範囲で短縮することができる。このリード・ソロモン
符号では、最小距離は（２’ｔ＋１）である。
筒は ２８−１≧１＞２．ｔ の範囲で短縮することができる。このリード・ソロモン
符号では、最小距離は（２’ｔ＋１）である。
ここで、（２）式で表されれる符号語Ｃ（、ｚ：ｌに対
する受信信号を Ｒ（ｘｌ ＝ ｒ（、＋ｒ、ｘ ＋−＋ ｒ？Ｌ、 ｘ
？Ｌ１−（４１とし、この受信信号ではν個の誤り １（、（ｚｌ ＝ Ｃ（、ｚｌ ＋ Ｅ （ｘ）ミＥ
（−ｉ） （汎ｅｒｃｔ ＃（＠ ） （６１誤りＥ
（−Ｍｌは、次式で表わされるシンドロームＳＡにより
めることができる。
する受信信号を Ｒ（ｘｌ ＝ ｒ（、＋ｒ、ｘ ＋−＋ ｒ？Ｌ、 ｘ
？Ｌ１−（４１とし、この受信信号ではν個の誤り １（、（ｚｌ ＝ Ｃ（、ｚｌ ＋ Ｅ （ｘ）ミＥ
（−ｉ） （汎ｅｒｃｔ ＃（＠ ） （６１誤りＥ
（−Ｍｌは、次式で表わされるシンドロームＳＡにより
めることができる。
１≦４≦２χ）（７）
復号手順としては、まずシンドロームＳＡより誤り位置
多項式 ％式％（８） をめ、そ、の根をめることにより誤り位置Ｉｔ ｓ ＋
Ａｔ ２ ＋ ・・・、ｂνがわかる。（８）式より
σ（αｂ／）−〇であるから、 ゛ Ｌｉ−Ａ Ｌｉ ４すα σ（α ）＝。
多項式 ％式％（８） をめ、そ、の根をめることにより誤り位置Ｉｔ ｓ ＋
Ａｔ ２ ＋ ・・・、ｂνがわかる。（８）式より
σ（αｂ／）−〇であるから、 ゛ Ｌｉ−Ａ Ｌｉ ４すα σ（α ）＝。
上式な０≦４≦２χ−１（または１≦４≦２差）につい
て加え合わせると、 ＳＬａ、 ＋ ＳｊＪ＋１’シー１ ＋ −＋Ｓｉｒ＋
ｙ−１’＋ 十ｓＬ十ν＝ 。
て加え合わせると、 ＳＬａ、 ＋ ＳｊＪ＋１’シー１ ＋ −＋Ｓｉｒ＋
ｙ−１’＋ 十ｓＬ十ν＝ 。
（０ダ９ｉ−１−νまたは１し≦２χ−ν）（９）が成
立する。（９）式を解けばνＬをめることができる。さ
らに、この誤り位置及び（７）式より誤り値４Ｑ１．
”２＋ ・４．、 請求め、Ｅ （ｒｌをめれば、Ｃ（
、Ｚり ＝ Ｒ（ｘｌ ＋ Ｅ （ｘ） （１０）によ
り誤り訂正を行なうことができる。
立する。（９）式を解けばνＬをめることができる。さ
らに、この誤り位置及び（７）式より誤り値４Ｑ１．
”２＋ ・４．、 請求め、Ｅ （ｒｌをめれば、Ｃ（
、Ｚり ＝ Ｒ（ｘｌ ＋ Ｅ （ｘ） （１０）によ
り誤り訂正を行なうことができる。
最小距離がｄの符号においては、誤り位置が不明のｐ個
の誤りと誤り位置がわかっている４個の誤りについて、 ２ｐ十ｆ≦ｄ−１ の範囲で訂正することができる。リード・ソロモン符号
では、最小距離が（２，ｔ＋１）だから、２ｐ＋？≦２
１ の範囲で誤り訂正を行なうことができる。
の誤りと誤り位置がわかっている４個の誤りについて、 ２ｐ十ｆ≦ｄ−１ の範囲で訂正することができる。リード・ソロモン符号
では、最小距離が（２，ｔ＋１）だから、２ｐ＋？≦２
１ の範囲で誤り訂正を行なうことができる。
次に、χ＝２で、情報ワード数（？Ｌ−４）。
検査ワード数４、生成多項式が
ｇ（ｘ） ＝ （ｘ ＋１ ） （２−十α）（、ｔ＋
α”）（−十α３Ｘ１１）であるリード・ソロモン符号
について具体的な復号方法を述べる。
α”）（−十α３Ｘ１１）であるリード・ソロモン符号
について具体的な復号方法を述べる。
この場合のシンドロームｓ０． ｓ、、 ｓ、、Ｓ３は
次式のようになる。
次式のようになる。
誤りがない場合には、明らかに
ｓｏ＝ ｓ、＝ ｓ、＝ ｓ、＝ 。
となる。
誤りが１ワード（誤り位置かんとする）の場合には、（
９）式より σｒ ＝ ８１ ／ ８０ ＝ Ｓｔ ／ Ｓ＋ −Ｓ
ｓ ／ ８２また、 σ（−）＝ｘ＋α１ ＝Ｘ十σｌ よって、 ””’ Ｓｓ／ Ｓｏ （１４） より誤り位置すがめられる。
９）式より σｒ ＝ ８１ ／ ８０ ＝ Ｓｔ ／ Ｓ＋ −Ｓ
ｓ ／ ８２また、 σ（−）＝ｘ＋α１ ＝Ｘ十σｌ よって、 ””’ Ｓｓ／ Ｓｏ （１４） より誤り位置すがめられる。
この場合の誤り値は、（７）式より
４Ｌ＝ Ｓ。（１５）
となる。
誤りが２ワード（誤り位置がＬｌｌＬ２とする）の場合
には、（９）式より 上式を解くと、 となる。したがって、誤り位置多項式はとなる。σ（ｘ
ｌ−０を解くことにより♂ｌ、α４が得られ、誤り位置
Ａｔ ｓ 、４１２をめることができる。
には、（９）式より 上式を解くと、 となる。したがって、誤り位置多項式はとなる。σ（ｘ
ｌ−０を解くことにより♂ｌ、α４が得られ、誤り位置
Ａｔ ｓ 、４１２をめることができる。
また、（７）式より、
したがって、
より誤り値４．．． 、４．２をめることができる。
誤りが６ワード（誤り位置がＡｔ ＨＩＪｒ ２ 、
ｂ ３とする）の場合には、（９）式より Ｓｏσ、＋Ｓ、σ２＋Ｓ２σ、 ＋８．− ｏ （２０
）また、 ａ （、ｒ） ＝＝ （ｘ ＋ Ｃ１” ） （３ｃ＋
（ｔ”） （、ｒ＋（Ｘ″”）（２１）より したがって、誤り位置ＬＩ及びす、がわかっていれば、
（２０）、 （２２）式より ただし、Ａ、−αＬＩ＋ｂ２． Ａ２＝ αＬ＋＋αｉ
によって３番目の誤り位置Ｌ３ヲ求めることができる。
ｂ ３とする）の場合には、（９）式より Ｓｏσ、＋Ｓ、σ２＋Ｓ２σ、 ＋８．− ｏ （２０
）また、 ａ （、ｒ） ＝＝ （ｘ ＋ Ｃ１” ） （３ｃ＋
（ｔ”） （、ｒ＋（Ｘ″”）（２１）より したがって、誤り位置ＬＩ及びす、がわかっていれば、
（２０）、 （２２）式より ただし、Ａ、−αＬＩ＋ｂ２． Ａ２＝ αＬ＋＋αｉ
によって３番目の誤り位置Ｌ３ヲ求めることができる。
また、′（７）式より
したがって、
ただし、Ａｓｗ （ｔ’ ＋ （１” ｒ Ａ４＝ Ｃ
１” ＋ Ｃ１”より誤り値４Ｌ、 、 ４Ｌ、 、
４ｂＢをめることができる。
１” ＋ Ｃ１”より誤り値４Ｌ、 、 ４Ｌ、 、
４ｂＢをめることができる。
誤りが４ワード（誤り位置がＪｅｔ ＋ ｌｒｘ ＋
ｋｓ ｒ Ｌ４とする）の場合には、（７］式より したがって、誤り位置ｂＩ〜Ｌ４がわかっていれば、 ただし、Ｂ、＝αＬｌ＋αｂ４ Ｂａ−Ｂ＋（α”２＋αＬ４ ） Ｂｓ −８２（αＬ３＋αハ ） Ｃ，≦８゜αハ十８゜ Ｃ２＝Ｃ，α’＋８．α↓１＋８゜ Ｃ３−Ｃ，α” ＋８． αＡ Ｉ＋” ”＋８２ （
αＬＨ十αＬＨ）＋ Ｓ。
ｋｓ ｒ Ｌ４とする）の場合には、（７］式より したがって、誤り位置ｂＩ〜Ｌ４がわかっていれば、 ただし、Ｂ、＝αＬｌ＋αｂ４ Ｂａ−Ｂ＋（α”２＋αＬ４ ） Ｂｓ −８２（αＬ３＋αハ ） Ｃ，≦８゜αハ十８゜ Ｃ２＝Ｃ，α’＋８．α↓１＋８゜ Ｃ３−Ｃ，α” ＋８． αＡ Ｉ＋” ”＋８２ （
αＬＨ十αＬＨ）＋ Ｓ。
以上述べたように、検査ワード数が４個のり一ド・ンロ
モン符号の復号方法としては、２個以下の誤り位置のわ
からない誤りを訂正する、２個以下の誤り位置のわかっ
た誤りと１個の誤り位置のわからない誤りを訂正する、
４個以下の誤り位置のわかった誤りを訂正するという３
種類の方法がある。これらの復号方法を組合せて用いる
ことにより、効率の良い誤り訂正を行なうことができる
。
モン符号の復号方法としては、２個以下の誤り位置のわ
からない誤りを訂正する、２個以下の誤り位置のわかっ
た誤りと１個の誤り位置のわからない誤りを訂正する、
４個以下の誤り位置のわかった誤りを訂正するという３
種類の方法がある。これらの復号方法を組合せて用いる
ことにより、効率の良い誤り訂正を行なうことができる
。
本実施例では、検査ワード数は４ワード、最小距離は５
である。したがって、誤り位置が不明のｐワードの誤り
及び誤り位置がわかっている？ワードの誤りについて、 という６種類の訂正方法が考えられる。
である。したがって、誤り位置が不明のｐワードの誤り
及び誤り位置がわかっている？ワードの誤りについて、 という６種類の訂正方法が考えられる。
ｐ＝０．１−≦４の場合には、フラグの付加されている
４ワードまでの誤りを訂正することができる。訂正能力
は最も高い方式であるが、訂正ブロック内に第１の復号
における誤検出または誤訂正によるフラグの付加されて
いない誤りがあった場合には誤訂正になってしまう。し
たかって、ＦｏあるいはＦ、のような誤検出及び誤訂正
の確率の少ないフラグを誤りフラグとして用いる必要が
ある。なお、訂正ワード数が３ワ一ド未満の場合には、
シンドロームチェックにより検出能力を高（することが
できる。
４ワードまでの誤りを訂正することができる。訂正能力
は最も高い方式であるが、訂正ブロック内に第１の復号
における誤検出または誤訂正によるフラグの付加されて
いない誤りがあった場合には誤訂正になってしまう。し
たかって、ＦｏあるいはＦ、のような誤検出及び誤訂正
の確率の少ないフラグを誤りフラグとして用いる必要が
ある。なお、訂正ワード数が３ワ一ド未満の場合には、
シンドロームチェックにより検出能力を高（することが
できる。
ｐ＝１．ｔ≦２の場合には、フラグの付加されている２
ワードまでの誤り及び任意の１ワードの誤りの３ワード
までの誤りを訂正することができる。この場合には、フ
ラグの付加されていたい１ワードの誤りを削正すること
ができる。
ワードまでの誤り及び任意の１ワードの誤りの３ワード
までの誤りを訂正することができる。この場合には、フ
ラグの付加されていたい１ワードの誤りを削正すること
ができる。
また、フラグの付加され℃いるワードが６ワード（また
は３ワード以下）あった場合に、そのうちの２ワード（
または１ワード）を誤り位置のわかった誤った誤りとし
て残りの１ワードの誤り位置を検出し、その結果が７ラ
グの位置と一致するかどうかのチェックを行なう方法を
用いれば、検出能力音高くすることができる。
は３ワード以下）あった場合に、そのうちの２ワード（
または１ワード）を誤り位置のわかった誤った誤りとし
て残りの１ワードの誤り位置を検出し、その結果が７ラ
グの位置と一致するかどうかのチェックを行なう方法を
用いれば、検出能力音高くすることができる。
ｐ＝２．ｙ＝０の場合には、任意の２ワードまでの誤り
を訂正することができる。この場合には、フラグの付加
されていない誤りがあっても２ワードまで訂正すること
ができる。また、検出した誤り位置がフラグの位置と一
致するかどうかのチェックを行なえば、検出能力を高く
することができる。
を訂正することができる。この場合には、フラグの付加
されていない誤りがあっても２ワードまで訂正すること
ができる。また、検出した誤り位置がフラグの位置と一
致するかどうかのチェックを行なえば、検出能力を高く
することができる。
３種類の復号方法の具体的な適用例を以下に述べる。
（１） フラグの数が３個以下の場合には、フラグの付
加されている２ワード（または１ワード）を誤りワード
として１ワードの誤り位置検出を行ない、検出した誤り
位置がフラグの位置と一致した場合または誤りなしとな
った場合に６ワード以下の誤り訂正を行なう。
加されている２ワード（または１ワード）を誤りワード
として１ワードの誤り位置検出を行ない、検出した誤り
位置がフラグの位置と一致した場合または誤りなしとな
った場合に６ワード以下の誤り訂正を行なう。
（２） フラグの数が４個の場合には、フラグの付加さ
れているワードを誤りワードとして４ワードの誤り訂正
を行なう。
れているワードを誤りワードとして４ワードの誤り訂正
を行なう。
（３） フラグの数が５個以上の場合には、２ワードま
での誤り位置検出を行ない、検出した誤り位置にフラグ
か付加されていた場合に２ワード以下の誤り訂正を行な
う。
での誤り位置検出を行ない、検出した誤り位置にフラグ
か付加されていた場合に２ワード以下の誤り訂正を行な
う。
（４）（３）において訂正不能となった場合には、その
配列内の誤り検出フラグの付加されているデータに訂正
不能フラグを付加し、出力時に平均値補間等の誤り補正
を行なう。また、１）において訂正不能となった場合に
は検出もれのある確率が高いため、配列内のすべてのブ
タに訂正不能フラグ乞付加する。
配列内の誤り検出フラグの付加されているデータに訂正
不能フラグを付加し、出力時に平均値補間等の誤り補正
を行なう。また、１）において訂正不能となった場合に
は検出もれのある確率が高いため、配列内のすべてのブ
タに訂正不能フラグ乞付加する。
以上述べたように、本発明の訂正方法はポインタ・イレ
ージヤ訂正に比べて誤り検出能力を高（することができ
、また、フラグの数が４個以上でも誤りデータ数が２ワ
一ド以内ならば訂正でき、誤り訂正能力も高くすること
ができる。
ージヤ訂正に比べて誤り検出能力を高（することができ
、また、フラグの数が４個以上でも誤りデータ数が２ワ
一ド以内ならば訂正でき、誤り訂正能力も高くすること
ができる。
次に、本発明の誤り訂正装置の一実施例について説明す
る。
る。
第２図は、本発明の誤り訂正装置のブロック図である。
同図において、６１はバッファＲＡＭであり、データ入
力端子６より入力される再生信号を一旦記憶しておくた
めのものである。
力端子６より入力される再生信号を一旦記憶しておくた
めのものである。
６２は誤り補正回路であり、出力データに訂正不能フラ
グが付加されている場合には、この回路で平均値補間等
の誤り補正を行なってデータ出力端子７に出力する。６
３は誤り検出回路であり、第２の配列における誤り検出
を行なう。
グが付加されている場合には、この回路で平均値補間等
の誤り補正を行なってデータ出力端子７に出力する。６
３は誤り検出回路であり、第２の配列における誤り検出
を行なう。
６４はフラグＲＡＭであり、誤り検出回路６５で検出し
た結果（誤り検出フラグ）を記憶してお（ものである。
た結果（誤り検出フラグ）を記憶してお（ものである。
６５はメインＲＡＭであり、誤り訂正を行なう間、デー
タを記憶してお（ものである。６６は訂正回路であり、
前述したリード嗜ンロモン符号の復号を行なう。６７は
アドレスコントロール回路であり、メインＲＡＭのアド
レスをコントロールする。６日はシリアル・パラレル変
換回路であり、訂正回路６６より出力された訂正不能フ
ラグを８ビツトデータの形にするものである。
タを記憶してお（ものである。６６は訂正回路であり、
前述したリード嗜ンロモン符号の復号を行なう。６７は
アドレスコントロール回路であり、メインＲＡＭのアド
レスをコントロールする。６日はシリアル・パラレル変
換回路であり、訂正回路６６より出力された訂正不能フ
ラグを８ビツトデータの形にするものである。
第３図は誤り訂正動作の説明である。７１では、バッフ
ァＲＡＭ６１に記憶されている入力データを第２の配列
の順序で、すなわち、Ｌｏ。
ァＲＡＭ６１に記憶されている入力データを第２の配列
の順序で、すなわち、Ｌｏ。
Ｈａ 、Ｌ６ 、・・・・・・、Ａ８．ＣＲＣのｊ■序
でパスライン８を通してメインＲＡＭ６５に転送し、同
時に、誤り検出回路６６で各配列での誤り検出を行なう
。そして、誤り検出回路６３で検出された結果はフラグ
ＲＡＭ６４に一旦記憶される。７２では、メインＲＡＭ
に記憶されているデータを第１の配列の順序で、すなわ
ち、Ｌｏ、 Ｌ、 、 Ｌ、 。
でパスライン８を通してメインＲＡＭ６５に転送し、同
時に、誤り検出回路６６で各配列での誤り検出を行なう
。そして、誤り検出回路６３で検出された結果はフラグ
ＲＡＭ６４に一旦記憶される。７２では、メインＲＡＭ
に記憶されているデータを第１の配列の順序で、すなわ
ち、Ｌｏ、 Ｌ、 、 Ｌ、 。
・・・、Ｉ（ｏ、Ｓｏの順序でパスライン８を通して訂
正回路６６にデータ入出力端子１２より入力される。同
時に、フラグＲＡＭ６４より上記入力データＬｏ、 Ｌ
、 、・・・＋ Ｓｏのそれぞれのワードが含゛まれる
第１の配列における誤り検出フラグをフラグ入出力端子
１４より入力する。そして、７６では、７２で入力した
データ及び誤り検出フラグにより、訂正回路６６でリー
ド・ソロモン符号の彼号を行なう。７４では、７３での
復号結果に基づいて、データ入出力端子１２より訂正デ
ータを、ロケーション入出力端子１６より誤り位置を出
力することによりメインＲＡＭに記憶されているデータ
の誤り訂正な行なう。７６で訂正不能となった場合には
、７５で訂正不能フラグをフラグ入出力端子１４より出
力され、パラレル・シリアル変換回路６８によって８ビ
ツトデータに変換される。（１つの配列内には６ワード
のＰＣＭデータがあるため、情報としては６ビツトであ
るが、データワードと合わせるため８ビツトデータとす
る）そして、検査ワード（Ｐ、Ｑ、几、Ｓのうちの１ワ
ード）の記憶されていた部分に記憶される。データ出力
時には、メインＲＡＭに記憶されている］正されたデー
タ及び検査ワードの部分に書きこまれている訂正不能フ
ラグを読み出し、パスライン８を通して誤り補正回路６
２に入力する。誤り補正回路６２では、訂正不能フラグ
が付加されていないデータはそのままデータ出力端子７
に出力し、訂正不能フラグが付加されているデータは誤
り補正を行なった後に出力する。なお、このデータ出力
はサンプリング周波数によって決められた一定時間ごと
に行なう必要がある。したがって、データ出力を行なう
時には７１〜７５の誤り訂正動作を停止させるようにし
ている。
正回路６６にデータ入出力端子１２より入力される。同
時に、フラグＲＡＭ６４より上記入力データＬｏ、 Ｌ
、 、・・・＋ Ｓｏのそれぞれのワードが含゛まれる
第１の配列における誤り検出フラグをフラグ入出力端子
１４より入力する。そして、７６では、７２で入力した
データ及び誤り検出フラグにより、訂正回路６６でリー
ド・ソロモン符号の彼号を行なう。７４では、７３での
復号結果に基づいて、データ入出力端子１２より訂正デ
ータを、ロケーション入出力端子１６より誤り位置を出
力することによりメインＲＡＭに記憶されているデータ
の誤り訂正な行なう。７６で訂正不能となった場合には
、７５で訂正不能フラグをフラグ入出力端子１４より出
力され、パラレル・シリアル変換回路６８によって８ビ
ツトデータに変換される。（１つの配列内には６ワード
のＰＣＭデータがあるため、情報としては６ビツトであ
るが、データワードと合わせるため８ビツトデータとす
る）そして、検査ワード（Ｐ、Ｑ、几、Ｓのうちの１ワ
ード）の記憶されていた部分に記憶される。データ出力
時には、メインＲＡＭに記憶されている］正されたデー
タ及び検査ワードの部分に書きこまれている訂正不能フ
ラグを読み出し、パスライン８を通して誤り補正回路６
２に入力する。誤り補正回路６２では、訂正不能フラグ
が付加されていないデータはそのままデータ出力端子７
に出力し、訂正不能フラグが付加されているデータは誤
り補正を行なった後に出力する。なお、このデータ出力
はサンプリング周波数によって決められた一定時間ごと
に行なう必要がある。したがって、データ出力を行なう
時には７１〜７５の誤り訂正動作を停止させるようにし
ている。
このようにして、第２図の誤り訂正装置により前述した
誤り訂正方法による誤り訂正を行なうことができる。
誤り訂正方法による誤り訂正を行なうことができる。
以下、誤り検出回路６５及び訂正回路６６について詳し
く説明する。
く説明する。
第４図は、ＣＲＣ’符号の一例であるＣＲＣ１６の誤り
検出回路である。ＣＲＣ１６は、Ｇ Ｆ （２）上の ｆ（ｘｌ ＝ ｘ” ＋ ｘｌ５＋ ｘ” 士、、 １
を生成多項式とする巡回符号である。ｙ （ｒｌは１６
次だから、検査ワードは１６ビツトとなる。また、情報
ワードは６４ピツト、符号長は８０ビツトとなる。この
Ｃ１−ＬＣｌ（Ｓの誤り検出回路は、第４図に示すよ５
に１６個のラッチ４４と６個のＦＯＲ回路４２によって
構成することができる。この回路に、データ入力端子８
１より８０ビツトのデータを順次入力すると、データ誤
りがない場合には、データを入力し終わった時点ですべ
てのラッチの出力が１０”となる。したがって、Ｏｆ（
回路８５の出力８５が１”か０”かによって誤りがある
かないかを検出することができる。入力端子８２はラン
チのクロック信号入力端子であり、入力データに同期し
たクロック信号を入力する。また、入力端子８３はラッ
チのクリア信号入力端子であり、データを入力する前に
ラッチをクリアするリセット信号を入力する。
検出回路である。ＣＲＣ１６は、Ｇ Ｆ （２）上の ｆ（ｘｌ ＝ ｘ” ＋ ｘｌ５＋ ｘ” 士、、 １
を生成多項式とする巡回符号である。ｙ （ｒｌは１６
次だから、検査ワードは１６ビツトとなる。また、情報
ワードは６４ピツト、符号長は８０ビツトとなる。この
Ｃ１−ＬＣｌ（Ｓの誤り検出回路は、第４図に示すよ５
に１６個のラッチ４４と６個のＦＯＲ回路４２によって
構成することができる。この回路に、データ入力端子８
１より８０ビツトのデータを順次入力すると、データ誤
りがない場合には、データを入力し終わった時点ですべ
てのラッチの出力が１０”となる。したがって、Ｏｆ（
回路８５の出力８５が１”か０”かによって誤りがある
かないかを検出することができる。入力端子８２はラン
チのクロック信号入力端子であり、入力データに同期し
たクロック信号を入力する。また、入力端子８３はラッ
チのクリア信号入力端子であり、データを入力する前に
ラッチをクリアするリセット信号を入力する。
第５図は、訂正回路６６を詳しく示したものである。同
図において、１７〜１９はパスライン、２０はシンドロ
ーム生成回路、２１，２２゜はＲＯＭ、２５．２７．２
９はＲＡＭ、２４は演算回路、２６はカウンタ、２８は
比較回路、５０は条件判断回路、６１はプログラム）？
、ＯＭ。
図において、１７〜１９はパスライン、２０はシンドロ
ーム生成回路、２１，２２゜はＲＯＭ、２５．２７．２
９はＲＡＭ、２４は演算回路、２６はカウンタ、２８は
比較回路、５０は条件判断回路、６１はプログラム）？
、ＯＭ。
３２はアドレスカウンタである。
本訂正回路は、３本のパスライン及びそのパスラインに
接続されている回路と、プログラムにより各回路の動作
をコントロールするコントロール回路により構成されて
いる。パスライン１７は受信信号や誤りパターン等のデ
ータをやりとりするデータバス、パスライン１８はデー
タの位置（ロケーション）等のデータをやりとリスルロ
ケーションパス、パスライン１９はデータに付加される
フラグのデータをやりとりするフラグバスである。また
、各バスには、それぞれデータ入出力端子１２．ロケー
タ１ン入出力端子１６、フラグ入出力端子１４が接続さ
れている。
接続されている回路と、プログラムにより各回路の動作
をコントロールするコントロール回路により構成されて
いる。パスライン１７は受信信号や誤りパターン等のデ
ータをやりとりするデータバス、パスライン１８はデー
タの位置（ロケーション）等のデータをやりとリスルロ
ケーションパス、パスライン１９はデータに付加される
フラグのデータをやりとりするフラグバスである。また
、各バスには、それぞれデータ入出力端子１２．ロケー
タ１ン入出力端子１６、フラグ入出力端子１４が接続さ
れている。
シンドローム生成回路２０は１．データ入出力端子１２
より入力された受信信号によりシンドロームＳ。〜Ｓ、
を生成する。シンドローム生成回路２０は、第６図のよ
うな回路で構成されている。第６図ＩＣ％ イて、４２
はＥＯＲ回路、４４は８ピントラツチである。また、４
３はマトリックス演算回路であり、Ｓｏ生成回路では１
”。
より入力された受信信号によりシンドロームＳ。〜Ｓ、
を生成する。シンドローム生成回路２０は、第６図のよ
うな回路で構成されている。第６図ＩＣ％ イて、４２
はＥＯＲ回路、４４は８ピントラツチである。また、４
３はマトリックス演算回路であり、Ｓｏ生成回路では１
”。
Ｓ１生成回路では０α”、Ｓ、生成回路では６α２ｎ
、８゜生成回路では６α３”と入力信号との積を出力す
る。
、８゜生成回路では６α３”と入力信号との積を出力す
る。
第６図に示したのは８．生成回路の例である。この回路
に、入力端子３８に受信信号を入力し、ラッチ４４のク
ロック入力端子４０に受信信号に同期したクロック信号
を入力することにより、受信信号を人力し終わった時点
で出力端子３９にシンドロームが出力される。なお、ク
リア信号入力端子４１は、シンドローム生成を行なう前
にラッチをクリアするためのものである。
に、入力端子３８に受信信号を入力し、ラッチ４４のク
ロック入力端子４０に受信信号に同期したクロック信号
を入力することにより、受信信号を人力し終わった時点
で出力端子３９にシンドロームが出力される。なお、ク
リア信号入力端子４１は、シンドローム生成を行なう前
にラッチをクリアするためのものである。
演算回路２４は、上記シンドローム生成回路で生成され
たシンドロームＳ。〜Ｓ３によって誤り位置及び誤りパ
ターンをめるための演算を行なうものである。演算回路
では、ＧＦ（２８）上での乗算、除算及び加算を行なう
。Ｘ（＝♂）とＹ（−αｙ）のＧＦ（２’）上での乗算
、除算は以下のようになる。
たシンドロームＳ。〜Ｓ３によって誤り位置及び誤りパ
ターンをめるための演算を行なうものである。演算回路
では、ＧＦ（２８）上での乗算、除算及び加算を行なう
。Ｘ（＝♂）とＹ（−αｙ）のＧＦ（２’）上での乗算
、除算は以下のようになる。
Ｘ 、ｙ −α（ｘ＋ｙ）％ｔｔｔ２ａ−１Ｘ ／ Ｙ
−ｃｘ（”？）ｍｔｄ２” −ｉ第７図は、乗算／除
算回路である。４８．４９は几ＯＭであり、入力端子４
５’、４６に入力されたＸ、Ｙに対してそれぞれｘ、ｙ
’ｆ出力すも５Ｄは加算／減算回路であり、乗算の場合
には加算、除算の場合には減算を行なう。５１はＲＯＭ
であり、加算／減算回路５０の出力Ｘ±νに対して、α
“６′を出力端子４７に出力する。ＧＦ（２’）での加
算は、第８図に示すように、各ビットでｍ＋ｙｄ ２の
加算を行なえばよい。
−ｃｘ（”？）ｍｔｄ２” −ｉ第７図は、乗算／除
算回路である。４８．４９は几ＯＭであり、入力端子４
５’、４６に入力されたＸ、Ｙに対してそれぞれｘ、ｙ
’ｆ出力すも５Ｄは加算／減算回路であり、乗算の場合
には加算、除算の場合には減算を行なう。５１はＲＯＭ
であり、加算／減算回路５０の出力Ｘ±νに対して、α
“６′を出力端子４７に出力する。ＧＦ（２’）での加
算は、第８図に示すように、各ビットでｍ＋ｙｄ ２の
加算を行なえばよい。
ＲＡＭ２５は、シンドローム８０〜・Ｓｌや演算回路２
５での演算結果を記憶しておくためのものである。また
、２３は８人力ＯＲ回路であり、データバス１フ上のデ
ータが０”かどうかを判断するためのものである。
５での演算結果を記憶しておくためのものである。また
、２３は８人力ＯＲ回路であり、データバス１フ上のデ
ータが０”かどうかを判断するためのものである。
ＲＯＭ２１．２２は、Ｌとα１の変換を行なうためのＲ
ＯＭである。外部回路とのやりとりを行なう場合には、
データの位置はＬ ＝ Ｑ〜３１となるが、前述したよ
うに、復号の演算を行なう場合にはα”の形で取り扱わ
れる。したがって、このＲＯＭ２１．２２でｈとαの変
換を行なっている。ＲＯＭ２１はｂ→α 、 ＲＯＭ２
２はα”→Ｌの変換を行なうＲＯＭである。
ＯＭである。外部回路とのやりとりを行なう場合には、
データの位置はＬ ＝ Ｑ〜３１となるが、前述したよ
うに、復号の演算を行なう場合にはα”の形で取り扱わ
れる。したがって、このＲＯＭ２１．２２でｈとαの変
換を行なっている。ＲＯＭ２１はｂ→α 、 ＲＯＭ２
２はα”→Ｌの変換を行なうＲＯＭである。
カウンタ２６は１ブロツク内のフラグ数をカウントする
ものである。第２の復号では、カウンタ２６でＦ。＋
Ｆ（ｒ Ｆ２の数をカウントし、その数を比較回路２８
によって所定の数と比較し、何ワードの訂正を行なうか
、あるいは訂正を行なうか罰正を行なわないで訂正不能
とするか等の判断を行なう。
ものである。第２の復号では、カウンタ２６でＦ。＋
Ｆ（ｒ Ｆ２の数をカウントし、その数を比較回路２８
によって所定の数と比較し、何ワードの訂正を行なうか
、あるいは訂正を行なうか罰正を行なわないで訂正不能
とするか等の判断を行なう。
ＲＡＭ２７は、カウンタ２６でカウントしてフラグ数や
誤り位置等を記憶してお（ためのものである。また、比
較回路２８は、上述したフラグ数と所定の数の比較や、
復号処理途中におけるデータと定数の比較に用いられる
。
誤り位置等を記憶してお（ためのものである。また、比
較回路２８は、上述したフラグ数と所定の数の比較や、
復号処理途中におけるデータと定数の比較に用いられる
。
ＲＡＭ２９は、第２の復号においてデータに付加されて
いる第１の復号の結果を示すフラグＦｏ〜Ｆ２を記憶し
ておくものである。几ＡＭ２９に記憶されているフラグ
の状況は、復号によってめられた誤り位置におけるフラ
グの有無をチェックするために用いられる 条件判断回路６０は、ＯＲ回路２３や比較回路２８で判
断された結果やＲＡＭ２９に記憶されているフラグの状
況に基づいてプログラムの分岐を行なうかどうかを判断
するものである。
いる第１の復号の結果を示すフラグＦｏ〜Ｆ２を記憶し
ておくものである。几ＡＭ２９に記憶されているフラグ
の状況は、復号によってめられた誤り位置におけるフラ
グの有無をチェックするために用いられる 条件判断回路６０は、ＯＲ回路２３や比較回路２８で判
断された結果やＲＡＭ２９に記憶されているフラグの状
況に基づいてプログラムの分岐を行なうかどうかを判断
するものである。
プログラムＲ’０Ｍ５１ば、上述した各回路をコントロ
ールして復号な行なうためのプログラムを記憶しておく
ものである。プログラムの構成を第７図に示す。１ワー
ドは３２ビツトで構成されている。５２は各回路の入力
部にあるレジスタのうちデータを記憶するレジスタを選
択する。５３は各回路の出力部にある〕（ソファのうち
データを出力するバッファを選択する。５２及び５３に
より任意の回路から任意の回路へ）（スラインを通して
データを転送することができる。５４はＲＡＭ２５又は
ＲＡＭ２７へのデータの書込みを行なうものである。な
お、ＲＡＭ２９へのデータの書込みは受信信号の入力時
のみに行なわれるため、プログラムでコントロールする
必要はない。５５は、演算回路２４における乗算、除算
の選択等を行なうものである。
ールして復号な行なうためのプログラムを記憶しておく
ものである。プログラムの構成を第７図に示す。１ワー
ドは３２ビツトで構成されている。５２は各回路の入力
部にあるレジスタのうちデータを記憶するレジスタを選
択する。５３は各回路の出力部にある〕（ソファのうち
データを出力するバッファを選択する。５２及び５３に
より任意の回路から任意の回路へ）（スラインを通して
データを転送することができる。５４はＲＡＭ２５又は
ＲＡＭ２７へのデータの書込みを行なうものである。な
お、ＲＡＭ２９へのデータの書込みは受信信号の入力時
のみに行なわれるため、プログラムでコントロールする
必要はない。５５は、演算回路２４における乗算、除算
の選択等を行なうものである。
５３は、ｌ（ＡＭのアドレスの決定や各〕くスライン及
び比較回路へ入力する定数を決めるものである。３４は
プログラムの分岐を行なう場合の条件を決めるものであ
り、条件判断回路３０では６４の内容とＯＲ回路２６．
比較回路２８゜ＲＡＭ２９等の状況を比較して分岐を行
なうかどうかを決定する。３５は分岐する場合の分岐先
を決めるものである。
び比較回路へ入力する定数を決めるものである。３４は
プログラムの分岐を行なう場合の条件を決めるものであ
り、条件判断回路３０では６４の内容とＯＲ回路２６．
比較回路２８゜ＲＡＭ２９等の状況を比較して分岐を行
なうかどうかを決定する。３５は分岐する場合の分岐先
を決めるものである。
カウンタ３２は、プログラムのアドレスをコントロール
するものである。このカウンタは、マスタークロック人
力１５より入力されるクロックによりプログラムＲＯＭ
５１のアドレスを進め、プログラムを実行させる。また
、プログラムの分岐を行なう場合には、分岐命令３７に
より分岐先アドレス３５をカウンタにロードし、プログ
ラムを分岐させる。なお、入力端子１６は、プログラム
スタート時にカウンタ３２をリセットする信号を入力す
るものである。
するものである。このカウンタは、マスタークロック人
力１５より入力されるクロックによりプログラムＲＯＭ
５１のアドレスを進め、プログラムを実行させる。また
、プログラムの分岐を行なう場合には、分岐命令３７に
より分岐先アドレス３５をカウンタにロードし、プログ
ラムを分岐させる。なお、入力端子１６は、プログラム
スタート時にカウンタ３２をリセットする信号を入力す
るものである。
誤り訂正を行なう手順としては、まず、受信信号を入力
し、シンドロームＳ。〜Ｓ、の生成を行ない、フラグ数
のカウント、フラグの状態のＲＡＭ２９への記憶を行な
う。次に、プログラムにより復号な行ない、誤り位置及
び誤りパターンをめ、（１０）式によって誤りデータの
訂正を行なう。また、訂正不能となった場合には、フラ
グ入出力１４よりデータに付加するフラグを出力する。
し、シンドロームＳ。〜Ｓ、の生成を行ない、フラグ数
のカウント、フラグの状態のＲＡＭ２９への記憶を行な
う。次に、プログラムにより復号な行ない、誤り位置及
び誤りパターンをめ、（１０）式によって誤りデータの
訂正を行なう。また、訂正不能となった場合には、フラ
グ入出力１４よりデータに付加するフラグを出力する。
以上述べたように、本発明の誤り訂正装置では、プログ
ラムにより各回路をコントロールする方式を用いており
、回路規模が小さく、ま？Ｑ異なる復号方法に対しても
プログラムの変更のみによって対処できる。
ラムにより各回路をコントロールする方式を用いており
、回路規模が小さく、ま？Ｑ異なる復号方法に対しても
プログラムの変更のみによって対処できる。
なお、本発明の一つ訂正方法及び装置は、第１０図に示
すよ５ＩＣ，回転ヘシドＰＣＭレコーダ等１トランクに
記録する場合でも同様に適用できる。
すよ５ＩＣ，回転ヘシドＰＣＭレコーダ等１トランクに
記録する場合でも同様に適用できる。
本発明によれば、誤り検出及び訂正に用いられる符号の
能力を最大限に活用することができ、誤り検出能力及び
訂正能力を向上させることができる。
能力を最大限に活用することができ、誤り検出能力及び
訂正能力を向上させることができる。
第１図はマルチトランクＰＣＭレコーダの記録フォーマ
ット図、第２図は本発明の誤り訂正装置の実施例を示す
図、第６図は訂正動作の説明図、第４図は誤り検出回路
図、第５図は訂正回路図、第６図はシンドローム生成回
路図、第７図はＧＦ（２’）上の乗算／除算回路図、第
８図はＧＦ（２”）上の加算回路図、第９図は前止プロ
グラムの構成図、第１０図は１トランク記録の場合の記
録フォーマット図である。 ６３・・・誤り検出回路、６４・・フラグＲＡＭ、６５
・・・メインＲＡＭ、６６・・・訂正回路、６７・・・
アドレスコントロール回路、６８・・・シリアル・パラ
レル変換回路、２０・・・シンドローム生成回路、 ２１．２２・・・ＲＯＭ、 ２５・・・Ｏ几回路、 ２４・・・演算回路、 ｊ５．２７．２９・・・ＲＡＭ。 ２６・・・カウンタ、 ２日・・・比較回路、 ３０・・・条件判断回路、 ３１・・・プログラムＲＯＭ。 ３２・・・アドレスカウンタ。 １み＼ へ （イ）寸 劣 リ ト 閃 へ （＼ 第 ２ 図 第Ｓ図 噌し 乙 レク
ット図、第２図は本発明の誤り訂正装置の実施例を示す
図、第６図は訂正動作の説明図、第４図は誤り検出回路
図、第５図は訂正回路図、第６図はシンドローム生成回
路図、第７図はＧＦ（２’）上の乗算／除算回路図、第
８図はＧＦ（２”）上の加算回路図、第９図は前止プロ
グラムの構成図、第１０図は１トランク記録の場合の記
録フォーマット図である。 ６３・・・誤り検出回路、６４・・フラグＲＡＭ、６５
・・・メインＲＡＭ、６６・・・訂正回路、６７・・・
アドレスコントロール回路、６８・・・シリアル・パラ
レル変換回路、２０・・・シンドローム生成回路、 ２１．２２・・・ＲＯＭ、 ２５・・・Ｏ几回路、 ２４・・・演算回路、 ｊ５．２７．２９・・・ＲＡＭ。 ２６・・・カウンタ、 ２日・・・比較回路、 ３０・・・条件判断回路、 ３１・・・プログラムＲＯＭ。 ３２・・・アドレスカウンタ。 １み＼ へ （イ）寸 劣 リ ト 閃 へ （＼ 第 ２ 図 第Ｓ図 噌し 乙 レク
Claims (1)
- 【特許請求の範囲】 １、 ディジタル信号の記録再生を行ない、再生時に該
ディジタル信号の誤り訂正を行なうシステムであって、
第１の配列状態にある複数の情報ワードと、該情報ワー
ドに対して最小距離がｄである符号により生成した複数
の検査ワードにより第１の符号ブロックが形成され、そ
れぞれ異なる第１の符号ブロックに含まれる複数の情報
ワード及び複数の検査ワードよりなる第２の配列状態に
ある複数の情報ワード及び複数の検査ワードと、該複数
の情報ワード及び複数の検査ワードより生成された誤り
検出ワードにより第２の符号ブロックが形成される符号
語の復号な行なうシステムにおいて、第１の復号として
第２の符号ブロックで誤り検出を行ない、誤りが検出さ
れた場合には第２の符号ブロックに含まれるすべての情
報ワード及び検査ワードにフラグな付加し、第２の復号
として第１の符号ブロックに対して誤り検出及び２ｐ、
＋ｆ≦ｄ、−１となる任意のｐ、ワードの誤りと該フラ
グの付加された？ワードの誤りの訂正を行なうことを特
徴とする誤り訂正方法。 ２、特許請求の範囲第１項記載の誤り訂正方式において
、第２の復号を行なう第１の符号ブロックに含まれるフ
ラグの数によりフラグの付加されたワードを訂正するワ
ード数？を変化させることを特徴とする誤り訂正方法。 ３、特許請求の範囲第１項または第２項記載の誤り訂正
方法によって誤り訂正を行なう装置で、第１の復号な行
なう誤り検出回路と、該誤り検出回路で検出された結果
を一時記憶してお（記憶回路と、再生データを一時記憶
しておく記憶回路と、上記記憶回路に記憶されている誤
り検出結果及び再生データを用いて第２の復号を行なう
誤り訂正回路よりなる誤り訂正装置において、入力信号
よりシンドロームを生成するシンドローム生成回路と、
上記シンドローム生成回路で生成されたシンドロームの
値またはシンドロームの値とフラグの付加されたワード
の位置を用いてガロア体上の加算、除算及び加算を行な
う演算回路と、ガロア体の任意の元α”においてα”よ
りｂをめる及び／またはＬよりα”をめる変換回路と、
入力された各ワードに付加されている複数の種類のフラ
グの数を数えるカウンタと、該シンドロームの値、演算
回路で演算された結果、変換回路で変換された結果、フ
ラグの付加されている入力ワードの位置、カウンタでカ
ウントされたフラグの数及び入力信号に付加されている
フラグを記憶する記憶回路と、上記演算回路、変換回路
及び記憶回路を制御して誤り訂正動作を行なうプログラ
ムを記憶しているプログラム記憶回路と、該プログラム
及びフラグの付加されている状態等により上記プログラ
ム記憶回路のアドレスを制御する制御回路よりなる訂正
回路を設けたことを特徴とする誤り削正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13083283A JPS6025065A (ja) | 1983-07-20 | 1983-07-20 | 誤り訂正方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13083283A JPS6025065A (ja) | 1983-07-20 | 1983-07-20 | 誤り訂正方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6025065A true JPS6025065A (ja) | 1985-02-07 |
Family
ID=15043736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13083283A Pending JPS6025065A (ja) | 1983-07-20 | 1983-07-20 | 誤り訂正方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025065A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63138815A (ja) * | 1986-11-29 | 1988-06-10 | Nec Home Electronics Ltd | 符号誤り訂正回路 |
| JPH0645952A (ja) * | 1990-03-01 | 1994-02-18 | Sip Soc It Per Esercizio Delle Telecommun Pa | デジタル信号中でエラー検出コードを発生するための電子回路 |
-
1983
- 1983-07-20 JP JP13083283A patent/JPS6025065A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63138815A (ja) * | 1986-11-29 | 1988-06-10 | Nec Home Electronics Ltd | 符号誤り訂正回路 |
| JPH0645952A (ja) * | 1990-03-01 | 1994-02-18 | Sip Soc It Per Esercizio Delle Telecommun Pa | デジタル信号中でエラー検出コードを発生するための電子回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0426657B1 (en) | Method and apparatus for decoding error correction code | |
| EP0129849B1 (en) | Error correction method and system | |
| KR930001071B1 (ko) | 에러 정정회로 | |
| US5020060A (en) | Error code correction device having a galois arithmetic unit | |
| JPS6095640A (ja) | 誤り訂正方法及び装置 | |
| JPS6113820A (ja) | 誤り訂正符号の復号装置 | |
| US8201058B2 (en) | Method and apparatus for parallel ECC error location | |
| JPS58191050A (ja) | 高速誤り訂正符号処理方法および装置 | |
| JPS632370B2 (ja) | ||
| JPS61281722A (ja) | デジタル情報ワ−ドのブロツク伝送方法 | |
| JP3283122B2 (ja) | 符号訂正方法及び装置 | |
| JPS6025065A (ja) | 誤り訂正方法及び装置 | |
| US5541940A (en) | Error correction method and error correction circuit | |
| JP2574740B2 (ja) | Ｐｃｍ信号再生装置 | |
| AU610987B2 (en) | Method and apparatus for decoding error correction code | |
| JPS605478A (ja) | 誤り訂正方法及び装置 | |
| JP3071482B2 (ja) | パケット受信機の誤り訂正回路 | |
| JPS60103562A (ja) | 誤り訂正装置 | |
| JPS638984Y2 (ja) | ||
| JPS58218255A (ja) | 符号誤り検出訂正方式 | |
| KR20000062472A (ko) | 에러 검출 장치 및 그 방법 | |
| JPH05225717A (ja) | Ｄａｔの誤謬訂正のためのアドレス発生回路 | |
| JPS6342343B2 (ja) | ||
| US6484288B1 (en) | Statistics signature generation and analysis | |
| JP2500141B2 (ja) | 誤り訂正方法及び装置 |