JPS60258586A - パタ−ン表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明はパターン表示装置において画面メモリの書き
換え処理の速度を高める制御方式に関するものである。

〔発明の背景〕

グラフィック表示による漢字ディスプレイにおいては、
例えば１０２４ドツト×５１２ドツトのメモリをもって
各メモリを１ドツト単位で光らせて文字や線を表示する
。

上記の１０２４Ｘ　５１２ドツトの画面メモリはバイト
単位で２４Ｘ２４ドツトを用いて一文字が構成される。

漢字を２４ドツト単位で、隣接して表示する従来の方式
ではアクセス単位の区切り目と処理単位の区切り目が一
致している。

ところで、漢字表示に加えてアンダーラインや、ゲイ線
を表示する場合には、漢字と漢字の間にドツト間隔をと
ったり、あるいは、フリフォーマットで表示したいとき
がある。しかし、この場合は、画面メモリのアクセス単
位の区切り目と、新たに書き込む漢字パターンの２４ド
ッ１−の区切り目が合致しないため、上記の要求の実現
が困難である。

また、リフレッシュによるグラフィック表示を行ないな
がら、画面にチラつきを感じさせないでメモリの書き換
えを行なうためには、外部のコントローラがリフレッシ
ュの間を縫って書き換えを指示しなければならない。こ
の場合、外部のコントローラはリフレッシュと同期のた
めに待期させられ、次の処理に進めず待ち状態に置かれ
書き換え処理を遅くすることになる。

〔発明の目的〕

この発明の目的は、速い処理速度で新パターンを任意の
位置に表示でき、かつ画面にチラつきを生じない表示装
置を提供することである。

〔発明の概要〕

この発明は、画面メモリへの処理をバッファリングする
レジスタと、書き込みデータをビットシフトして画面に
与えるデータセレクタ・マルチプレクサを具え、メモリ
に書き込むべき新パターンと、旧パターンに対する処理
コマンドと、その対象アドレスとをラッチする回路を設
けた点を特徴とする処理方式である。

本発明の方式によれば、画面メモリにパターンを書き込
むに先立って、このパターンと、例えば、ビットマスク
やシフト量やシフト方向などの書き換え処理コマンドと
、アドレスとがバッファリング機能を具えたレジスタに
入力される。

レジスタからの出力はリフレッシュの間を縫って読み出
され、新パターンは書き換え処理コマンドに従って、シ
フトされたり、必要に応じてマスクされたりして画面メ
モリに書き込まれる。

この場合、外部のコントローラは、指示を出せば、この
指示は一旦、レジスタにバッファリングされるから、処
理の終了を待たずに次の処理に進むことでかでき、従っ
て、コントローラによる処理が早められる。

ビットシフト回路として、データセレクトとマルチプレ
クサを使用することによってシフトレジスタを用いる方
式より一層の速度向上が期待される。

〔発明の実施例〕

次に添付図面に示した本発明の実施例の構成と作用を説
明する。

図は本発明を実施した表示装置のブロックダイヤグラム
を示すものである。図において、１１は画面メモリに新
しく書き込むパターンを一層ラッチするレジスタ。

１２は画面メモリの対象アドレスをラッチするレジスタ
。

１３は当該アドレスに対して、レジスタ１１にラッチし
たパターンをどのように操作するかのコマンドをラッチ
するレジスタ。

１４は上記の各レジスタへの書き込み信号の発生と、各
レジスタへの情報がラッチされた時点でＦＩＦＯ１５へ
の転送を制御する信号を発生する制御回路。

１５はパターン、アドレス、コマンドを並列に一時記憶
し、先に記憶した内容から先に読み出すようになってい
るＦＩＦＯレジスタ。

１６はコマンドで指示されたビットマスクやビットシフ
トを行なうためのデータセレクタの論理回路から成るマ
ルチプレクサ。

１７はマルチプレクサ１６の出力として得られたビット
パターンをそのまま画面メモリに書き込むか、あるいは
旧パターンとの間でビット単位で論理演算を行ってから
書き込む演算回路。

１８はドラ１〜リフレツシユを行なうため、ダイナミッ
クＲＡＭによって画面メモリ。

１９は画面メモリを書き換えるためのアドレスとリフレ
ッシュにおける読み出しのアドレスを制御するゲート。

２０は画面メモリのリフレッシュ時においてはリード信
号を発生し、書き込み時にはリードモディファイドライ
ト信号を発生するタイミング発生回路。

２１は表示をするために定期的に画面メモリの内容を繰
り返して読み出すためのタイミングを作るリフレッシュ
カウンタ。

２２ばリフレッシュカウンタ２１の指示により読み出さ
れた画面メモリの並列データを直列データに変換するシ
フトレジスタである。

外部のコントローラからの信号が制御回路１４に与えら
れ、パターンデータはレジスタ１１に、該データが書き
込まれる画面メモリのアドレスはレジスタ１２に書き込
まれ、それらのデータの処環コマンドがレジスタ１３に
書き込まれる。上記の３つのレジスタへのセットの終了
により、セットされたデータがまとめてＦＩＦＯ１５に
転送される。

ＦＩＦＯは先に入力されたワードが先に出力される回路
であるから、１ワードでも内容が入っているとビジィ状
態がＲ／Ｗタイミング回路２０に伝えられる。ＦＩＦＯ
はこの場合１０ワードの深さをもっており、前に入った
ワードの処理が終らないうちに、更に外部のコントロー
ラからデータを与えられると次々とバッファリングして
これを保持する。

Ｒ／Ｗタイミング回路２０は、ＦＩＦＯから伝えられた
ビジィ信号により、リフレッシュカウンタ２１の間を縫
ってＦＩＦＯの内容を読み出し、解釈実行する。その時
、ゲー１〜１９はＦＩＦＯ１５に貯えられているアドレ
スを選択的に画面メモリ１８に与える。

（１）書き換え、書き込みについて。

新しい画面情報を表示する場合は、処理コマンドが新パ
ターンを指定位置へ書き込むことを指定する。処理コマ
ンドのパラメータとしてパターンデータのシフトが指定
されていれば、データセレクタとマルチプレクサ１６に
より、パターンデータは指定ビット数だけシフトされて
出力され、演算回路１７に入力される。このときＲ／Ｗ
タイミング回路としては、画面メモリ１８を構成してい
るダイナミックメモリに対してリードモディファイライ
ト信号を与えられているので、演算回路１７には当該ア
ドレスの内容が読み出されて入力されるが、それはゲー
ト１４によって阻止され、結局はマルチプレクサ１６か
らのパターンデータのみが画面メモリ１８に書き込まれ
る。

（２）追加書き込みについて。

既に形成されている画面情に対して白黒反転する場合は
旧表示データと０データの排他論理和をとって書き込み
を行えば反転表示となる。ケイ線や網かけなどを行なう
場合はケイ線パターンと旧表示パターンとの論理和をと
って書き込む。いずれも（１）の場合と異なり、演算回
路１７により読み出された旧パターンと、ＦＴＦＯから
与えられる新パターンとが論理演算されて画面メモリに
書き込まれる。

（３）リフレッシュ動作について。

リフレッシュカウンタ２１はＣＲＴディスプレイの同期
タイミングに応じて、Ｒ／Ｗタイミング発生回路２０に
対してリード信号発生を指示する。

回路２０は画面位置の順番にアドレスを生成し、リード
信号を画面メモリに加える。読み出されたデータはシフ
トレジスタ２１に入力され、映像クロックによって並列
から直列に変換され、ビデオ信号としてＣＲＴディスプ
レイ装置に与えられる。

〔発明の効果〕

本発明によれば、文字パターンを画面メモリの任意の位
置へ書き込んで、パターンを画面上の任意の位置に表示
せしめることができるから、融通性に富んだ表示を行な
うことができる。

また、書き込み、あるいは書き換えの指示は、一旦、レ
ジスタによりバッファリングされるので、外部のコント
ローラは、リフレッシュの間を縫って画面メモリへの処
理を行なうため、従来は必要理に要する時間を短縮する
ことができた。

更に、ビットシフトのためにデータセレクタを用いるこ
とにより、ビットシフト処理により発生する処理の遅延
時間を短縮することができた。

【図面の簡単な説明】

図は本発明のパターン表示方式の構成を示すブロックダ
イヤグラムである。 １１・・・レジスタ、１２・・・レジスタ、１３・・・
レジスタ、１４・・・制御回路、１５・・・ＦＩＦＯレ
ジスタ、１６・・・マルチプレクサ、１７・・・演算回
路、１８・・・画面代理人　弁理士　高橋明夫

Claims (1)

【特許請求の範囲】
1. １、画面メモリの指定アドレスに所定のパターンを書き
   込み、しかる後、該パターンを読み出してグラフィック
   表示を行なう表示装置において、画面メモリへの処理を
   バッファリングするレジスタと、書き込みデータをビッ
   トシフトして画面メモリに与えるデータセレクタ・マル
   チプレクサを具え、画面メモリに書き込むべき新パター
   ンと、旧パターンに対する処理コマンドと、その対象ア
   ドレスとをラッチする回路を設けることによって、ビッ
   ト位置を可変にして画面メモリの内容を書き換えること
   を特徴とするパターン表示方式。