JPS60263249A - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS60263249A JPS60263249A JP12059884A JP12059884A JPS60263249A JP S60263249 A JPS60263249 A JP S60263249A JP 12059884 A JP12059884 A JP 12059884A JP 12059884 A JP12059884 A JP 12059884A JP S60263249 A JPS60263249 A JP S60263249A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- channel
- dead
- empty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ転送制御方式に係り、特に最大転送量が
大きなデータをバッファ領域に転送するときメモリ領域
を効率よく使用できるようにしたものである。
大きなデータをバッファ領域に転送するときメモリ領域
を効率よく使用できるようにしたものである。
例えば、第５図に示す如く、ターミナル・コントローラ
１に接続されたチャネル２に、外部ｍｌ憶装置３、入出
力装置４−１．４−２．４−３・・・・・・その他の回
線等が接続され、これらのものよりデータが送信される
場合、一度チャネル２のバッファ２１−１に保持され、
それからターミナル−コントローラ１に転送される。
１に接続されたチャネル２に、外部ｍｌ憶装置３、入出
力装置４−１．４−２．４−３・・・・・・その他の回
線等が接続され、これらのものよりデータが送信される
場合、一度チャネル２のバッファ２１−１に保持され、
それからターミナル−コントローラ１に転送される。
このようなシステムでは、ターミナル・コントローラ１
にターミナル・コントローラ用のメインプロセッサ１０
やメインメモリ１１が具備され、このメインメモリ１１
にはバッファ１１−１．１１−２が設けられている。チ
ャネル２内にもサブプロセッサ２０とサブメモリ２１が
具備され、このサブメモリ２１内にバッファ２１−１が
設けられている。そしてチャネル２に対して前記外部記
憶装置３や入出力装置４−１．４−２．４−３．・・・
等の外部回線から送信されたデータは、一度そのバッフ
ァ２１−１に保持されたあとでターミナル・コントロー
ラ１のバッファに転送される。
にターミナル・コントローラ用のメインプロセッサ１０
やメインメモリ１１が具備され、このメインメモリ１１
にはバッファ１１−１．１１−２が設けられている。チ
ャネル２内にもサブプロセッサ２０とサブメモリ２１が
具備され、このサブメモリ２１内にバッファ２１−１が
設けられている。そしてチャネル２に対して前記外部記
憶装置３や入出力装置４−１．４−２．４−３．・・・
等の外部回線から送信されたデータは、一度そのバッフ
ァ２１−１に保持されたあとでターミナル・コントロー
ラ１のバッファに転送される。
従来、このようにターミナルφコントローラ１のメイン
プロセッサ１０とチャネル２０間のデータ転送には、タ
ーミナル・コントローラ１側のバッファの準備形式によ
り■単一バツファ方式、■複数バッファ方式の２つの方
式がある。
プロセッサ１０とチャネル２０間のデータ転送には、タ
ーミナル・コントローラ１側のバッファの準備形式によ
り■単一バツファ方式、■複数バッファ方式の２つの方
式がある。
■ 単一バッファ方式は、第６図に示す如く、メインメ
モリ１１に連続した単一領域よりなるバッファ領域Ｂ。
モリ１１に連続した単一領域よりなるバッファ領域Ｂ。
を用意する。このバッファ領域Ｂ。
の大きさは、最大受信データ長りであり、例えば１５２
０バイト長である。メインプロセッサはこのようなバッ
ファ領域Ｂ、を用意したあとで、チャネルに対してこの
バッファ領域Ｂ０の先頭アドレスを通知し、いわゆるバ
ッファ渡しを行う。その後チャネル２に受信データが送
達されると、サブメモリ２１に設けたバッファ領域にこ
のデータが先ず保持される。それからＤＭＡＣ方式によ
りチャネル２が先に渡されているバッファ領域Ｂ０に対
してこの受信データをコピーし、それからターミナル・
コントロール１のメインプロセッサ１０に対しデータ転
送通知を行うものである。この場合、チャネルにデータ
が発生したとき直ちにコピーできるように、メインメモ
リ１１のバッファ領域に最大受信データ長の単一領域を
設けることが必要であるが、実際に発生するデータ長が
前記最大受信データ長より小さな場合がかなりあり、こ
のような短かいデータでも最大受信データ長のバッファ
領域を専有することになるので、バッファ領域の使用効
率が悪いという問題がある。
０バイト長である。メインプロセッサはこのようなバッ
ファ領域Ｂ、を用意したあとで、チャネルに対してこの
バッファ領域Ｂ０の先頭アドレスを通知し、いわゆるバ
ッファ渡しを行う。その後チャネル２に受信データが送
達されると、サブメモリ２１に設けたバッファ領域にこ
のデータが先ず保持される。それからＤＭＡＣ方式によ
りチャネル２が先に渡されているバッファ領域Ｂ０に対
してこの受信データをコピーし、それからターミナル・
コントロール１のメインプロセッサ１０に対しデータ転
送通知を行うものである。この場合、チャネルにデータ
が発生したとき直ちにコピーできるように、メインメモ
リ１１のバッファ領域に最大受信データ長の単一領域を
設けることが必要であるが、実際に発生するデータ長が
前記最大受信データ長より小さな場合がかなりあり、こ
のような短かいデータでも最大受信データ長のバッファ
領域を専有することになるので、バッファ領域の使用効
率が悪いという問題がある。
■ 複数バッファ方式は、第７図に示す如く、チャネル
に受信データが発生したとき、メインプロセッサ１０に
そのデータ長を通知する。これによりメインプロセッサ
１０はメインメモリ１１のバッファ領域内に複数の空き
バッファＢ、、Ｂ、。
に受信データが発生したとき、メインプロセッサ１０に
そのデータ長を通知する。これによりメインプロセッサ
１０はメインメモリ１１のバッファ領域内に複数の空き
バッファＢ、、Ｂ、。
Ｂ、をポインタＮＰで連結してキューイングする。
勿論これらの合計バイト長が先に通知ずみのデータ長と
等しいかこれより大きくなるように選定される。そして
その先頭の空きバッファＢ、の先頭アドレスＢＡと空き
バッファのブロック長がチャネル側に通知されたとき、
チャネル側は空きバッファＢ、の先頭アドレスＢＡ（ま
たはこのＢＡの記入されたターミナルのアドレス）を保
持する。
等しいかこれより大きくなるように選定される。そして
その先頭の空きバッファＢ、の先頭アドレスＢＡと空き
バッファのブロック長がチャネル側に通知されたとき、
チャネル側は空きバッファＢ、の先頭アドレスＢＡ（ま
たはこのＢＡの記入されたターミナルのアドレス）を保
持する。
受信データが発生したときこのようにして得られた空き
バッファＢ１の先頭アドレスにもとづき、用意された空
きバッファＢ、にＤＭＡＣ方式によりデータを転送する
が、Ｂ、に転送するときそのポインタＮＰを読みとり、
次の空きバッファＢ。
バッファＢ１の先頭アドレスにもとづき、用意された空
きバッファＢ、にＤＭＡＣ方式によりデータを転送する
が、Ｂ、に転送するときそのポインタＮＰを読みとり、
次の空きバッファＢ。
の位置を知る。このようにして空きバッファＢ。
〜Ｂｓに順次データを転送する。そしてデータの転送が
終ると、チャネルはメインプロセッサ１０に対してデー
タ転送通知の割込みを行う。しかしこの場合、最初にデ
ータ長を通知したりする等インタフェース制御が増える
ため処理負荷が上がるという問題がある。
終ると、チャネルはメインプロセッサ１０に対してデー
タ転送通知の割込みを行う。しかしこの場合、最初にデ
ータ長を通知したりする等インタフェース制御が増える
ため処理負荷が上がるという問題がある。
前記の如き問題点を解決するために本発明のデータ転送
制御方式では、外部装置とデ下、夕の送受信を行うチャ
ネルと、このチャネルで受信したデータが転送されるメ
インメモリと、データを処理するメインプロセッサを具
備するデータ処理装置において、受信用バッファを前記
メインメモリに設けるとともに、チャネルに前記受信用
バッファの複数を連鎖した受信バッファ列を管理するバ
ッファ管理手段を設け、またメインプロセッサ側では前
記管理手段にバッファを補充するバッファ補充手段を設
け、チャネル側に受信データが発生したとき、チャネル
より前記受信バッファ列にこの受信データを転°送し、
これにより使用された分のバッファを前記バッファ補充
手段で補充し、この補充したバッファのアドレスを前記
バッファ管理手段に通知してこの補充バッファを使用し
て新らたに受信バッファ列を構成するようにしたもので
ある。
制御方式では、外部装置とデ下、夕の送受信を行うチャ
ネルと、このチャネルで受信したデータが転送されるメ
インメモリと、データを処理するメインプロセッサを具
備するデータ処理装置において、受信用バッファを前記
メインメモリに設けるとともに、チャネルに前記受信用
バッファの複数を連鎖した受信バッファ列を管理するバ
ッファ管理手段を設け、またメインプロセッサ側では前
記管理手段にバッファを補充するバッファ補充手段を設
け、チャネル側に受信データが発生したとき、チャネル
より前記受信バッファ列にこの受信データを転°送し、
これにより使用された分のバッファを前記バッファ補充
手段で補充し、この補充したバッファのアドレスを前記
バッファ管理手段に通知してこの補充バッファを使用し
て新らたに受信バッファ列を構成するようにしたもので
ある。
これにより、容量の小さな複数の空きバッファ列で受信
バッファを構成することができるのでバッファ領域を有
効利用できるのみならず、事前に受信データのデータ長
を通知する必要がないのでインタフェース制御が減少で
きる。しかも補充した空きバッファをチャネル側により
新しい受信バッファ列にチェインするのでメイン・プロ
セッサの負荷を軽くすることができる。
バッファを構成することができるのでバッファ領域を有
効利用できるのみならず、事前に受信データのデータ長
を通知する必要がないのでインタフェース制御が減少で
きる。しかも補充した空きバッファをチャネル側により
新しい受信バッファ列にチェインするのでメイン・プロ
セッサの負荷を軽くすることができる。
本発明の一実施例を第１図〜第４図により説明する。
第１図は本発明の一実施例構成図、第２図は本発明の詳
細な説明図、第３図はターミナル・コントローラ側の動
作説明図、第４図はチャネル側の動作説明図である。
細な説明図、第３図はターミナル・コントローラ側の動
作説明図、第４図はチャネル側の動作説明図である。
本発明を実施例にもとづき詳述するに先立ち、その概略
を第２図により説明する。
を第２図により説明する。
本発明ではメインプロセッサとメインメモリを有するタ
ーミナル・コントローラでは、そのメインメモリのバッ
ファ領域に複数の空きバッファα。
ーミナル・コントローラでは、そのメインメモリのバッ
ファ領域に複数の空きバッファα。
ｈ、ｃ・・・を用意し、例えば空きバッファα＋’＋Ｃ
の容量が、−回で受信可能な最大受信データ長Ｌ１また
はＬ以上になるようにする。そしてこれらの空きバッフ
ァαｌ’６１’・・・をその次アドレスを示すポインタ
ＮＰで接続する。このようにして空きバッファを用意し
たのちターミナル・コントローラでは最初の空きバッフ
ァαの先頭アドレスが記入されている空きバッファψタ
ーミナルＢＴのアドレスをチャネル側に通知する。チャ
ネルに受信データが発生したきき、チャネルは空きバッ
ファαにＤＭＡＣ方式でデータをコピーする。この際そ
のポインタＮＰより次の空きバッファ６の先頭アドレス
を読取る。そして空きバッファαの次の空きバッファｂ
にコピーを行う。このとき次の空きバッファＣの先頭ア
ドレスを読取る。このようにして空きバッファｂまで使
用してデータのコピーが終了したとき、チャネルはター
ミナル・コントローラのメインプロセッサに割込みを行
って空きバッファα、Ａを使用してデータ転送を行つた
ことを通知する。これによりメインプロセッサ側では、
その補充のため、空きバッファｃ１．．ｅを用意し、空
きバッファαの先頭アドレスをチャネル側に通知する。
の容量が、−回で受信可能な最大受信データ長Ｌ１また
はＬ以上になるようにする。そしてこれらの空きバッフ
ァαｌ’６１’・・・をその次アドレスを示すポインタ
ＮＰで接続する。このようにして空きバッファを用意し
たのちターミナル・コントローラでは最初の空きバッフ
ァαの先頭アドレスが記入されている空きバッファψタ
ーミナルＢＴのアドレスをチャネル側に通知する。チャ
ネルに受信データが発生したきき、チャネルは空きバッ
ファαにＤＭＡＣ方式でデータをコピーする。この際そ
のポインタＮＰより次の空きバッファ６の先頭アドレス
を読取る。そして空きバッファαの次の空きバッファｂ
にコピーを行う。このとき次の空きバッファＣの先頭ア
ドレスを読取る。このようにして空きバッファｂまで使
用してデータのコピーが終了したとき、チャネルはター
ミナル・コントローラのメインプロセッサに割込みを行
って空きバッファα、Ａを使用してデータ転送を行つた
ことを通知する。これによりメインプロセッサ側では、
その補充のため、空きバッファｃ１．．ｅを用意し、空
きバッファαの先頭アドレスをチャネル側に通知する。
チャネル側では最初に渡されている空きバッファＣ（そ
の先頭アドレスは空きバッファｂのポインタ／’ＪＰよ
り読取りずみ）、にこの補充された空きバッファｃｌ、
ｅをキューイングし、次のデータ転送に備える。
の先頭アドレスは空きバッファｂのポインタ／’ＪＰよ
り読取りずみ）、にこの補充された空きバッファｃｌ、
ｅをキューイングし、次のデータ転送に備える。
次に第１図に示す本発明を、第３図、第４図にもとづき
説明する。
説明する。
番１図において、３０はターミナル・コントローラのメ
インプロセッサ、３１はメインメモリであり、空きバッ
ファセルα、ｂ・・・が用意サレるもの、３２は空きバ
ッファセルの作成及び補充制御を行う空きバッファ作成
補充部、４０はチャネルのサブプロセッサ、４１はサブ
メモリであって例えばデータ受信用のバッファ４１−１
が設けられるもの、４２はダイレクト・メモリ・アクセ
ス制御を行うダイレクト・メモリ・アクセス（ＤＭＡ）
回路、４３は渡された空きバッファの管理を行う空きバ
ッファ管理部、４４は外部回線との通信制御を行う通信
回線制御装置である。
インプロセッサ、３１はメインメモリであり、空きバッ
ファセルα、ｂ・・・が用意サレるもの、３２は空きバ
ッファセルの作成及び補充制御を行う空きバッファ作成
補充部、４０はチャネルのサブプロセッサ、４１はサブ
メモリであって例えばデータ受信用のバッファ４１−１
が設けられるもの、４２はダイレクト・メモリ・アクセ
ス制御を行うダイレクト・メモリ・アクセス（ＤＭＡ）
回路、４３は渡された空きバッファの管理を行う空きバ
ッファ管理部、４４は外部回線との通信制御を行う通信
回線制御装置である。
（１） まず第１図に示す如く、ターミナル・コントロ
ーラでは、まず空きバッファ作成補充部３２が空きバッ
ファセルα、Ａ、Ｃ・・・を作成してこれをポインタＮ
Ｐで接続し、また空きバッファ・ターミナルＢＴにその
最初の空きバッファαの先頭アドレスを記入して、空き
バッファ列を作成する。
ーラでは、まず空きバッファ作成補充部３２が空きバッ
ファセルα、Ａ、Ｃ・・・を作成してこれをポインタＮ
Ｐで接続し、また空きバッファ・ターミナルＢＴにその
最初の空きバッファαの先頭アドレスを記入して、空き
バッファ列を作成する。
それからメインプロセッサ３０は最大データの受信に必
要な、最大受信データ長りのバッファ容量が得られるの
に必要な空きバッファセル個数を算出して、この個数分
だけ（例えば３個）その先頭から取出す。そしてチャネ
ルに受信コマンドを発行し、この中に空きバッファ・タ
ーミナルＢＴのアドレス、空きバッファセルの個数及び
各空きバッファセルの容量等を通知する。
要な、最大受信データ長りのバッファ容量が得られるの
に必要な空きバッファセル個数を算出して、この個数分
だけ（例えば３個）その先頭から取出す。そしてチャネ
ルに受信コマンドを発行し、この中に空きバッファ・タ
ーミナルＢＴのアドレス、空きバッファセルの個数及び
各空きバッファセルの容量等を通知する。
（２） チャネルではターミナル・コントローラよりこ
の受信コマンドを受付けたとき、その渡された空きバッ
ファセルの空きバッファーターミナル位置をその空きタ
ーミナルに保持してキーを作る。
の受信コマンドを受付けたとき、その渡された空きバッ
ファセルの空きバッファーターミナル位置をその空きタ
ーミナルに保持してキーを作る。
そして外部回線等からの受信データの発生等を待つ。
（３）チャネルでは、受信データが発生するとサブプロ
セッサ４０はこれを−たんサブメモリ４１内のバッファ
４１−１に保持し、そのデータ長よりターミナル・コン
トローラにこれを転送通知するために必要な空きバッフ
ァセルの個数を算出する。
セッサ４０はこれを−たんサブメモリ４１内のバッファ
４１−１に保持し、そのデータ長よりターミナル・コン
トローラにこれを転送通知するために必要な空きバッフ
ァセルの個数を算出する。
そして必要な個数が渡されていなければ、更にメインプ
ロセッサ３０がら空きバッファセルが渡される受信コマ
ンドを受付けるのでその転送処理を保留する。ところで
必要な空きバッファセルがあれば、空きバッファ管理部
４３からの空きターミナルより必要数取り出し、この数
を、その先頭アドレスの記入しである空きバッファター
ミナルＢＴのアドレスとともにＤＭＡ回路４２に通知し
、ＤＭＡ処理を行わせる。これによりＤＭＡ回路４２は
バッファ４１−１に保持されていた受信データを空きバ
ッファセルα、ｂ・・・にコピーする。
ロセッサ３０がら空きバッファセルが渡される受信コマ
ンドを受付けるのでその転送処理を保留する。ところで
必要な空きバッファセルがあれば、空きバッファ管理部
４３からの空きターミナルより必要数取り出し、この数
を、その先頭アドレスの記入しである空きバッファター
ミナルＢＴのアドレスとともにＤＭＡ回路４２に通知し
、ＤＭＡ処理を行わせる。これによりＤＭＡ回路４２は
バッファ４１−１に保持されていた受信データを空きバ
ッファセルα、ｂ・・・にコピーする。
このとき転送に必要な空きバッファセルの数が２であれ
ば空きバッファα、ｌに順次コピーされる。
ば空きバッファα、ｌに順次コピーされる。
このとき空きバッファセルαにデータを転送するときに
読み出すそのポインタＮＰより空きバッファセルｔの先
頭アドレスがわかり、また空きバッファセルｂにデータ
を転送するときに読み出すポインタＮＰより次の空きバ
ッファセルＣの先頭アドレスがわかる。前記の如く空き
バッファセルα。
読み出すそのポインタＮＰより空きバッファセルｔの先
頭アドレスがわかり、また空きバッファセルｂにデータ
を転送するときに読み出すポインタＮＰより次の空きバ
ッファセルＣの先頭アドレスがわかる。前記の如く空き
バッファセルα。
ｂにデータ転送が終ると、チャネルのサブプロセッサ４
０はメインプロセッサ３０に割込みをかけ、このデータ
転送完了つまり受信通知を行う。
０はメインプロセッサ３０に割込みをかけ、このデータ
転送完了つまり受信通知を行う。
（４） ターミナル・コントローラのメインプロセッサ
３０は、この転送完了通知に記入されている使用バッフ
ァセル数から、２個補充することが必要であることを判
断し、空きターミナルバッファ作成補充部３２より空き
バッファセルｄ、ｅを取り出し、空きバッファセルｄの
先頭アドレスと補充セル数を記入した受信コマンドをチ
ャネルに発行する。、それからこのバッファセルα、ｂ
により転送された受信データに対するデータ処理を行う
。
３０は、この転送完了通知に記入されている使用バッフ
ァセル数から、２個補充することが必要であることを判
断し、空きターミナルバッファ作成補充部３２より空き
バッファセルｄ、ｅを取り出し、空きバッファセルｄの
先頭アドレスと補充セル数を記入した受信コマンドをチ
ャネルに発行する。、それからこのバッファセルα、ｂ
により転送された受信データに対するデータ処理を行う
。
それ１から先に補充渡しした空きバッファセルの分を空
きバッファ作成補充部３２が新たに作成してキューイン
グし、次の処理に備える。
きバッファ作成補充部３２が新たに作成してキューイン
グし、次の処理に備える。
（５） またチャネルでは前記補充された空きバッファ
セルｄ、ｔが渡されたことを受信コマンドで認識したと
き、空きバッファ管理部４３は先に渡された空きバッフ
ァセルＣにこれらの空きバッファセルｄ、ｅを連結−し
、次の受信データの発生に備えることになる。
セルｄ、ｔが渡されたことを受信コマンドで認識したと
き、空きバッファ管理部４３は先に渡された空きバッフ
ァセルＣにこれらの空きバッファセルｄ、ｅを連結−し
、次の受信データの発生に備えることになる。
このように、本発明では先に細分化した空きバッファセ
ルをチェイニングして渡しておき、依頼先であるチャネ
ル側で転送に使用した残りの空きバッファセルを管理し
、使用分が依頼元より補充されたとき、これらを−緒に
管理することができる。そのためバッファ領域の有効利
用がはかれるとともに、メインプロセッサとサブプロセ
ッサ間のインタフェース制御量も小さくすることができ
、データ処理を効率化することができる。
ルをチェイニングして渡しておき、依頼先であるチャネ
ル側で転送に使用した残りの空きバッファセルを管理し
、使用分が依頼元より補充されたとき、これらを−緒に
管理することができる。そのためバッファ領域の有効利
用がはかれるとともに、メインプロセッサとサブプロセ
ッサ間のインタフェース制御量も小さくすることができ
、データ処理を効率化することができる。
なお前記説明では、チャネルとメインプロセッサ間のデ
ータ。転送について述べたが、本発明はこれのみに限定
′されるものではなく、プ・グラム間でも同様にして実
行することができる。
ータ。転送について述べたが、本発明はこれのみに限定
′されるものではなく、プ・グラム間でも同様にして実
行することができる。
本発明によればチャネルとターミナルコントローラ（ま
たはメインプロセッサ）間のデータ転送、またはプログ
ラム間でデータ転送を行うとき、メインメモリ内に小容
量の複数のバッファセルをチェイニングしてその必要個
数を受信データ発生側（依頼先）に先渡しておき、デー
タ転送時に使用したとき未使用の空きバッファセルが存
在してもこれをそのまま受信データ発生側に残し、使用
した数だけ依頼元より補充して未使用分のものとチェイ
ニングするようにしたので、インタフェース制御量も減
少し、またバッファ領域を有効的に使用することができ
るデータ処理装置を提供することができる。
たはメインプロセッサ）間のデータ転送、またはプログ
ラム間でデータ転送を行うとき、メインメモリ内に小容
量の複数のバッファセルをチェイニングしてその必要個
数を受信データ発生側（依頼先）に先渡しておき、デー
タ転送時に使用したとき未使用の空きバッファセルが存
在してもこれをそのまま受信データ発生側に残し、使用
した数だけ依頼元より補充して未使用分のものとチェイ
ニングするようにしたので、インタフェース制御量も減
少し、またバッファ領域を有効的に使用することができ
るデータ処理装置を提供することができる。
第１図は本発明の一実施例構成図、第２図は本発明の詳
細な説明図、第３図はターミナル・コントローラ側の動
作説明図、第４図はチャネル側の動作説明図、第５図、
第６図及び第７図は従来のデータ転送方式の説明図であ
る。 図中、３０はメインプロセッサ、３１はメインメモリ、
３２は空きバッファ作成補充部、４０はサブプロセッサ
、４１はサブメモリ、４２はＤＭＡ回路、４３は空きバ
ッファ管理部、４４は通信回線制御部である。 特許出願人 富士通株式会社 代理人 弁理士 山 谷 晧 榮 拓 ｌ 圀 第３ 目 第４閃 第Ｓ閉
細な説明図、第３図はターミナル・コントローラ側の動
作説明図、第４図はチャネル側の動作説明図、第５図、
第６図及び第７図は従来のデータ転送方式の説明図であ
る。 図中、３０はメインプロセッサ、３１はメインメモリ、
３２は空きバッファ作成補充部、４０はサブプロセッサ
、４１はサブメモリ、４２はＤＭＡ回路、４３は空きバ
ッファ管理部、４４は通信回線制御部である。 特許出願人 富士通株式会社 代理人 弁理士 山 谷 晧 榮 拓 ｌ 圀 第３ 目 第４閃 第Ｓ閉
Claims (1)
- 外部装置とデータの送受信を行うチャネルと、このチャ
ネルで受信したデータが転送されるメインメモリと、デ
ータを処理するメインプロセッサを具備するデータ処理
装置において、受信用バッファを前記メインメモリに設
けるとともに、チャネルに前記受信用バッファの複数を
連鎖した受信バッファ列を管理するバッファ管理手段を
設け、またメインプロセッサ側では前記管理手段にバッ
ファを補充するバッファ補充手段を設け、チャネル側に
受信データが発生したとき、チャネルより前記受信バッ
ファ列にこの受信データを転送し、これにより使用され
た分のバッファを前記バッファ補充手段で補充し、この
補充した空きバッファのアドレスを前記バッファ管理手
段に通知してこの補充バッファを使用して新たに受信バ
ッファ列を構成するようにしたことを特徴とするデータ
転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12059884A JPS60263249A (ja) | 1984-06-12 | 1984-06-12 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12059884A JPS60263249A (ja) | 1984-06-12 | 1984-06-12 | デ−タ転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60263249A true JPS60263249A (ja) | 1985-12-26 |
| JPH0527145B2 JPH0527145B2 (ja) | 1993-04-20 |
Family
ID=14790219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12059884A Granted JPS60263249A (ja) | 1984-06-12 | 1984-06-12 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263249A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS545637A (en) * | 1977-06-15 | 1979-01-17 | Hitachi Ltd | Communication control unit |
-
1984
- 1984-06-12 JP JP12059884A patent/JPS60263249A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS545637A (en) * | 1977-06-15 | 1979-01-17 | Hitachi Ltd | Communication control unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0527145B2 (ja) | 1993-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0365731B1 (en) | Method and apparatus for transferring messages between source and destination users through a shared memory | |
| US5175818A (en) | Communication interface for independently generating frame information that is subsequently stored in host memory and sent out to transmitting fifo by dma | |
| US5907684A (en) | Independent channel coupled to be shared by multiple physical processing nodes with each node characterized as having its own memory, CPU and operating system image | |
| US5325492A (en) | System for asynchronously delivering self-describing control elements with a pipe interface having distributed, shared memory | |
| US4060849A (en) | Data input and output controller | |
| US4803622A (en) | Programmable I/O sequencer for use in an I/O processor | |
| CN100388253C (zh) | 直接存储器存取传输控制器 | |
| EP0208430B1 (en) | A method and apparatus for performing variable length data read transactions | |
| EP0502214A1 (en) | Message control method for data communication system | |
| EP0504414A1 (en) | Message control system in a data communication system | |
| JPH0527145B2 (ja) | ||
| JPS62172840A (ja) | デ−タの転送方式 | |
| JPH08202566A (ja) | プロセス間通信システム | |
| JPH11149455A (ja) | メモリディスク共有方法及びその実施装置 | |
| JPS6151256A (ja) | 受信デ−タ転送制御方式 | |
| JP2984594B2 (ja) | マルチクラスタ情報処理システム | |
| JP2573332B2 (ja) | データ転送制御方法 | |
| JPH02310649A (ja) | 受信フレーム転送方式および通信制御装置 | |
| JPS6057453A (ja) | デ−タ処理方式 | |
| CN112835823A (zh) | 存储控制器应答发送方法 | |
| JPS63137350A (ja) | チヤネルプログラム実行制御方式 | |
| JPH03255558A (ja) | 通信処理装置制御方式 | |
| JPH06149703A (ja) | メッセージ転送制御装置 | |
| JPH02120956A (ja) | 通信制御方式 | |
| JPH05108582A (ja) | 計算機システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |