JPS6027033A - 仮想計算機のシミユレ−シヨン方式 - Google Patents
仮想計算機のシミユレ−シヨン方式Info
- Publication number
- JPS6027033A JPS6027033A JP13432383A JP13432383A JPS6027033A JP S6027033 A JPS6027033 A JP S6027033A JP 13432383 A JP13432383 A JP 13432383A JP 13432383 A JP13432383 A JP 13432383A JP S6027033 A JPS6027033 A JP S6027033A
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- segment
- virtual
- key
- shared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、仮想計算機間で主記憶を共用するオペレーテ
ィングシステムからの主記憶キー操作命令のシミュレー
ションを、仮想計算機支援機構を使用し、局速で行い得
るようにした仮想計算機のシミュレーション方式に関す
るものでおる。
ィングシステムからの主記憶キー操作命令のシミュレー
ションを、仮想計算機支援機構を使用し、局速で行い得
るようにした仮想計算機のシミュレーション方式に関す
るものでおる。
仮想計算機システムでは１台の計算機システム内に複数
個の論理的な計算機（仮想計算機）全作シ出し、これら
の仮想計算機上では一般のオペンーティシグシステム（
以下Ｏ８と略す）′ｌｃそのまま動作させる墨が出来る
。この仮想計算機を実現するため、その制御を行なう仮
想計算機モニタ（以下ＶＭＭと称す）ではＣＰＵやメ′
そりなどのハードウェア資源を仮想化する技術を持つ。
個の論理的な計算機（仮想計算機）全作シ出し、これら
の仮想計算機上では一般のオペンーティシグシステム（
以下Ｏ８と略す）′ｌｃそのまま動作させる墨が出来る
。この仮想計算機を実現するため、その制御を行なう仮
想計算機モニタ（以下ＶＭＭと称す）ではＣＰＵやメ′
そりなどのハードウェア資源を仮想化する技術を持つ。
メモリについては化想メモリ方式によυ各仮想計Ｘ機固
有のメモリ空間を生成し各仮想計算機に与える。これら
のメモリ借問は、それぞれ独立した仮想空間でおり、他
の仮想計算機からのメモリ破壊を防止している。一方、
複数のＯ８の多重走行に伴ない、性能向上の観点から仮
想計算機間で該Ｏ８の一部を共用する方式がおる。これ
はＯ８が存在する仮想メモリ究間の一部（セグメント）
を他の仮想計算機のアドレス変換テーブル（セグメント
テーブル）よシアドレス付けする事によ）実現する。第
１図は、このメモリセグメントの共用方式を表わしたも
のである一一図において５１゜５２は夫々仮想計算機１
，２のセグメントテーブルであシ、６１．６２は各々仮
想計算機１，２のメモリ空間を示す。
有のメモリ空間を生成し各仮想計算機に与える。これら
のメモリ借問は、それぞれ独立した仮想空間でおり、他
の仮想計算機からのメモリ破壊を防止している。一方、
複数のＯ８の多重走行に伴ない、性能向上の観点から仮
想計算機間で該Ｏ８の一部を共用する方式がおる。これ
はＯ８が存在する仮想メモリ究間の一部（セグメント）
を他の仮想計算機のアドレス変換テーブル（セグメント
テーブル）よシアドレス付けする事によ）実現する。第
１図は、このメモリセグメントの共用方式を表わしたも
のである一一図において５１゜５２は夫々仮想計算機１
，２のセグメントテーブルであシ、６１．６２は各々仮
想計算機１，２のメモリ空間を示す。
一方、仮想計算機システムでは、仮想計算機上のＯ８か
ら発行される特権命令は、７ＭＭによりシミュレーショ
ンされる。しかし、Ｖ’ＭＭのソフトウェアに るシミ
ュレーションでは１特権命令を実行するのに数百から数
千ステップもの命令を必要とし、仮想計算機の性能低下
を引き起こす要因となる。そのため、使用頻度の高い特
権命令に関シ、ソのシミュレーション処理をマイクロプ
ログラム化した仮想計算機支援機Ｍｑ （Ｖ Ｍアシス
ト）を用いる事が一般に行なわれている。このＶＭアシ
ストによシ高速化される特権命令としては、仮想アドレ
スを実アドレスに変換するＬＲＡ（ロードリアルアドレ
ス）合金などがある。本発明の対象である↓記憶ギイの
操作命令、５ｓＫ（セットストレージキー）命令および
ｌ５Ｋ（インザートストレージキー）命令、もＶＭア７
ストで処理される特権命令である。
ら発行される特権命令は、７ＭＭによりシミュレーショ
ンされる。しかし、Ｖ’ＭＭのソフトウェアに るシミ
ュレーションでは１特権命令を実行するのに数百から数
千ステップもの命令を必要とし、仮想計算機の性能低下
を引き起こす要因となる。そのため、使用頻度の高い特
権命令に関シ、ソのシミュレーション処理をマイクロプ
ログラム化した仮想計算機支援機Ｍｑ （Ｖ Ｍアシス
ト）を用いる事が一般に行なわれている。このＶＭアシ
ストによシ高速化される特権命令としては、仮想アドレ
スを実アドレスに変換するＬＲＡ（ロードリアルアドレ
ス）合金などがある。本発明の対象である↓記憶ギイの
操作命令、５ｓＫ（セットストレージキー）命令および
ｌ５Ｋ（インザートストレージキー）命令、もＶＭア７
ストで処理される特権命令である。
次にＳＳＫ命令、■ｓＫ命令の処理について説主
明すへ記憶装置上のメモ、りは第２図に示す通り、２Ｋ
Ｂ単位のメモリブロックに分けられ、各々のブロックに
は主記憶キーと呼ばれる７ビツトの情報領域が備わって
いる。第３図は、この主記憶キーの構成を示す。ビット
Ｏ〜３でキーを示し、ビット４は記憶保護のレベルを表
わす読出し保護ビット″Ｆ″であシ、ビット５は書込み
、読み出し動作で”１″となる参照ビット”ｋＬ”、ビ
ット６は書込み動作で“１”となる変更ビット“Ｃ”で
ある。この主記憶キーによシメモリ保護を行なうと共に
、参照ビット、変更ビットの情報を利用して仮想メモリ
システムにおけるメモリ管理を実現する事が出来る。そ
して、この主記憶キーへの情報のセットを行なうのが８
８に命令であり、主記憶キーの内容を読み出すのがＩＳ
Ｋ命令である。
Ｂ単位のメモリブロックに分けられ、各々のブロックに
は主記憶キーと呼ばれる７ビツトの情報領域が備わって
いる。第３図は、この主記憶キーの構成を示す。ビット
Ｏ〜３でキーを示し、ビット４は記憶保護のレベルを表
わす読出し保護ビット″Ｆ″であシ、ビット５は書込み
、読み出し動作で”１″となる参照ビット”ｋＬ”、ビ
ット６は書込み動作で“１”となる変更ビット“Ｃ”で
ある。この主記憶キーによシメモリ保護を行なうと共に
、参照ビット、変更ビットの情報を利用して仮想メモリ
システムにおけるメモリ管理を実現する事が出来る。そ
して、この主記憶キーへの情報のセットを行なうのが８
８に命令であり、主記憶キーの内容を読み出すのがＩＳ
Ｋ命令である。
第４図にＳＳＫ命令の形式を示す。ＳＳＫ命令はＲ８（
レジスタ演算）形式であシ、几ルジスタにはセットする
主記憶キーの内容があり、Ｒ１２レジスクは対象となる
メモリブロック（ページとも呼ぶ）のアドレスを示して
いる。
レジスタ演算）形式であシ、几ルジスタにはセットする
主記憶キーの内容があり、Ｒ１２レジスクは対象となる
メモリブロック（ページとも呼ぶ）のアドレスを示して
いる。
仮想計算機の仮想主記憶キーを実現するため、ＶＭＭお
よびＶＭアシストでは、主記憶上の実キーを制御すると
共に、仮想主記憶キーの保存領域ＫＥＹテーブルを持ち
、ＳＳＫやＩＳＫなどの主記憶操作命令の処理やページ
ングに伴ないキーの保存領域として使用する。ＶＭアシ
ストにおける８８に命令のシミュレーション処理を第５
図に示す。つぎに図の骨子を説明する。
よびＶＭアシストでは、主記憶上の実キーを制御すると
共に、仮想主記憶キーの保存領域ＫＥＹテーブルを持ち
、ＳＳＫやＩＳＫなどの主記憶操作命令の処理やページ
ングに伴ないキーの保存領域として使用する。ＶＭアシ
ストにおける８８に命令のシミュレーション処理を第５
図に示す。つぎに図の骨子を説明する。
（１）ＳＳＫ命令で指定した仮想メモリブロックが主記
憶上に存在するか否か確認し、存在する場合には、主記
憶キーの参照（几）ビット、変更（Ｃ）ビットをＫＥＹ
テーブル内に保存しておく。
憶上に存在するか否か確認し、存在する場合には、主記
憶キーの参照（几）ビット、変更（Ｃ）ビットをＫＥＹ
テーブル内に保存しておく。
（２）新主記憶キーをＫ Ｅ Ｙテーブル内に保存する
。
。
（３）主記憶上に仮想メモリブロックが存在する場合に
は、新主記憶キーを該メモリブロックにもセットする。
は、新主記憶キーを該メモリブロックにもセットする。
存在しない場合には、後日、該メモリブロックが作成も
しくはページイン（２次記憶から主記憶への転送）され
た段階で、ＫＥＹテーブル内の仮想主記憶キーをセット
する。
しくはページイン（２次記憶から主記憶への転送）され
た段階で、ＫＥＹテーブル内の仮想主記憶キーをセット
する。
多くの場合は、このＶＭアシストによシ完全にシミュレ
ーションされるが、例外条件として、前述の共用セグメ
ントを使用するＯ８からの８８に命令の場合、７Ｍアシ
ストは適用されない。これは、共用セグメント内のメモ
リブロックを任意に変更される事を防止するためであｐ
、共用セグメントを持つ仮想計算機をディスバッチする
（ＣＰＵサービスを与える）時に制御レジスタ６内のフ
ラグピットを＠１″にしてＶＭアシストに知らせる。
ーションされるが、例外条件として、前述の共用セグメ
ントを使用するＯ８からの８８に命令の場合、７Ｍアシ
ストは適用されない。これは、共用セグメント内のメモ
リブロックを任意に変更される事を防止するためであｐ
、共用セグメントを持つ仮想計算機をディスバッチする
（ＣＰＵサービスを与える）時に制御レジスタ６内のフ
ラグピットを＠１″にしてＶＭアシストに知らせる。
ＶＭアシストでは、このフラグビットにより、共用セグ
メントのＯ８からのＳＳＫ命令である事を判断し、特権
命令例外にてＶＭＭに割出す。このフラグピットはＳＳ
Ｋ、ＩＳＫ命令の禁止モードビットと呼ばれておシ、第
５図のＳＳＫ、ＩＳＫ命令禁止の判定命令によりチェッ
クされる。■短・では、割込み処理ルーチンや命令のデ
コードルーチンを経由してＳＳＫ命令のシミュレーショ
ンル−テンに渡り、第５図と同様の主記憶キーへのセッ
ト処理が行なわれる。ただし、対象のメモリブロックの
アドレスが共用セグメント内のブロックを示している場
合、共用セグメントの保獲の為、キーのセットは行なわ
ない。
メントのＯ８からのＳＳＫ命令である事を判断し、特権
命令例外にてＶＭＭに割出す。このフラグピットはＳＳ
Ｋ、ＩＳＫ命令の禁止モードビットと呼ばれておシ、第
５図のＳＳＫ、ＩＳＫ命令禁止の判定命令によりチェッ
クされる。■短・では、割込み処理ルーチンや命令のデ
コードルーチンを経由してＳＳＫ命令のシミュレーショ
ンル−テンに渡り、第５図と同様の主記憶キーへのセッ
ト処理が行なわれる。ただし、対象のメモリブロックの
アドレスが共用セグメント内のブロックを示している場
合、共用セグメントの保獲の為、キーのセットは行なわ
ない。
このように従来のＶＭアシストによるＳＳＫ命令シミュ
レーション処理では、共用セグメント使用Ｏ８から発行
されるＳＳＫ命令は全てＶＭＭに割出され、ソフトウェ
アによりシミュレーションされ、そのため、７ＭＭの処
理時間の増大を引き起こしていた。仮想計算機システム
の適用性や実用性は、その性能にも依存するため、この
ＶＭＭ処理時間の削減が必須でちる。
レーション処理では、共用セグメント使用Ｏ８から発行
されるＳＳＫ命令は全てＶＭＭに割出され、ソフトウェ
アによりシミュレーションされ、そのため、７ＭＭの処
理時間の増大を引き起こしていた。仮想計算機システム
の適用性や実用性は、その性能にも依存するため、この
ＶＭＭ処理時間の削減が必須でちる。
本発明は、従来、７Ｍアシストの主記憶キーのセット命
令（ＳＳＫ命令）のシミュレーション処理で制限事項と
なっていた共用セグメントユーザの利用を可能にし、共
用セグメントを使用するオペレーティングシステムから
のＳＳＫ命令のシミュレーション処理を高速化する事を
目的とする。
令（ＳＳＫ命令）のシミュレーション処理で制限事項と
なっていた共用セグメントユーザの利用を可能にし、共
用セグメントを使用するオペレーティングシステムから
のＳＳＫ命令のシミュレーション処理を高速化する事を
目的とする。
〔発明の概要」
上記目的を達成するため本発明は次のような方式を採用
した。
した。
（１）仮想計算機のメモリ空間を共用セグメントと私用
セグメントに分ける。共用セグメントには、仮想計算機
間で共通なオペレーティングシステム部分や言語プロセ
ッサ部分が入り、私用セーブメン）ｆｆｌ１分には仮想
計算機独自の制御ブロックやユーザプログラムが入る。
セグメントに分ける。共用セグメントには、仮想計算機
間で共通なオペレーティングシステム部分や言語プロセ
ッサ部分が入り、私用セーブメン）ｆｆｌ１分には仮想
計算機独自の制御ブロックやユーザプログラムが入る。
そして、この両セグメントを識別する手段としてはセグ
メントテーブルエントリ内の共通セグメントビットを使
用する。
メントテーブルエントリ内の共通セグメントビットを使
用する。
（２）ＶＭアシストのＳＳＫ命令シミュレーション処理
では、その共用セグメントビットにより、主記憶キーを
セントするメモリブロックのセグメントが私用が共用か
を判定し、私用セグメントの場合には、主記憶キーのセ
ットを行ない、共用セグメントの場合には、主記憶キー
のセットを行なわない。
では、その共用セグメントビットにより、主記憶キーを
セントするメモリブロックのセグメントが私用が共用か
を判定し、私用セグメントの場合には、主記憶キーのセ
ットを行ない、共用セグメントの場合には、主記憶キー
のセットを行なわない。
このように本発明の特徴は、従来、制御レジスタの１ビ
ツトによｐ共用セグメントのＯ８である事を指定し、７
Ｍアシストの処理を除いていたもの業、セグメント単位
に共用か、私用かの情報を設け、セグメントの種別に応
じた処理を可能にした点にある。
ツトによｐ共用セグメントのＯ８である事を指定し、７
Ｍアシストの処理を除いていたもの業、セグメント単位
に共用か、私用かの情報を設け、セグメントの種別に応
じた処理を可能にした点にある。
〔発明の実施例〕
以下、本発明を実施例により説明する。第６図は、新し
いＶＭアシストの処理手＋１’ｔであり、第５図におけ
る現在のＶＭアシストによる場合との相違点は次の２点
にある。
いＶＭアシストの処理手＋１’ｔであり、第５図におけ
る現在のＶＭアシストによる場合との相違点は次の２点
にある。
（１） 第５図におけるＩＳＫ、８８にもａ令の禁止モ
ードの判定を取りやめ、坑しいＶＭアシストでは、共用
セグメ／１・のＯ８′からの５Ｓｉ（命令も処理される
ようにした。
ードの判定を取りやめ、坑しいＶＭアシストでは、共用
セグメ／１・のＯ８′からの５Ｓｉ（命令も処理される
ようにした。
（２） ＳＳ Ｋ ｍ令の対象のメモリブロックが共用
セグメント内か否かセグメントテーブルエントリ内の共
用よグメントビット１によシ判断し、共用セグメントの
場合にはストレージブロックへのキーセットは行なわな
い。共用ではない場合は、そのままセットする。
セグメント内か否かセグメントテーブルエントリ内の共
用よグメントビット１によシ判断し、共用セグメントの
場合にはストレージブロックへのキーセットは行なわな
い。共用ではない場合は、そのままセットする。
この第６図の処理をブロック図に表わしたのが第７図で
ある。ただし、第７図ではストレージブロックが上記１
．は上にある場合を扱っている。また、第８図には、共
用セグメントか否かを示すセグメントエントリの内容を
示している。第７図の動作を説明する。
ある。ただし、第７図ではストレージブロックが上記１
．は上にある場合を扱っている。また、第８図には、共
用セグメントか否かを示すセグメントエントリの内容を
示している。第７図の動作を説明する。
Ｓ Ｓ Ｋ 命令２のオペランド部よりレジスター号を
取り出し、該当のレジスタ３．４をアドレスする。レジ
スタ３は七ッ卜すべきメモリブロックの仮想アドレスを
待ち、レジスタ４は、そのブロックにセットするキー値
を持つ。レジスタ３の仮想アドレスは、セグメントテー
ブル５とページテーブル７によシ実アドレスに変換され
、主記憶上のメモリブロック１２がまる。該ブロックの
キー１３の参照ビットと変更ビットはＫ Ｅ Ｙテーブ
ル８の参照ビット、変更ビットとで論理オロされ、ＫＥ
Ｙテーブル内に保存される。また、セグメントテーブル
エントリ６の中の共用セグメントビット１６がオンか否
かチェックされ、オフの場合、つまジ共用セグメントで
なく私用セグメントである場合は、主記憶キー４の内容
がメモリブロック上のキイ領域１３にセントきれ、また
主記憶キー４のキ一部のみがゲートｌｌ’ｅ経由し？：
Ｋ Ｅ Ｙテーブル８に保存でれる。比較器９の判定
により、共用セグメントである事を判断した場合は何も
せず、この８８１（命令処理を終了する。
取り出し、該当のレジスタ３．４をアドレスする。レジ
スタ３は七ッ卜すべきメモリブロックの仮想アドレスを
待ち、レジスタ４は、そのブロックにセットするキー値
を持つ。レジスタ３の仮想アドレスは、セグメントテー
ブル５とページテーブル７によシ実アドレスに変換され
、主記憶上のメモリブロック１２がまる。該ブロックの
キー１３の参照ビットと変更ビットはＫ Ｅ Ｙテーブ
ル８の参照ビット、変更ビットとで論理オロされ、ＫＥ
Ｙテーブル内に保存される。また、セグメントテーブル
エントリ６の中の共用セグメントビット１６がオンか否
かチェックされ、オフの場合、つまジ共用セグメントで
なく私用セグメントである場合は、主記憶キー４の内容
がメモリブロック上のキイ領域１３にセントきれ、また
主記憶キー４のキ一部のみがゲートｌｌ’ｅ経由し？：
Ｋ Ｅ Ｙテーブル８に保存でれる。比較器９の判定
により、共用セグメントである事を判断した場合は何も
せず、この８８１（命令処理を終了する。
以上の説明のように、共用セグメントであるか否かの判
断の手段を設ける事によりＳ Ｓ Ｋ命令のシミュレー
ション処理ｔｖＭアシストにてサポートすることが出来
る。本実施例でにシ、共用セグメントか否かの判断機構
にセグメントテーブルエントリ内の共用セグメントビッ
トを利用］７たが、この共用セグメントビットｉよシス
テム拡張機構（大型計算機用オペレーティングシステム
の専用ハードウェア機構）を備えている６１計機に取シ
付けられる機構であシ、ｄＴ算機によっては装備不可も
考えられる。このような場合・、セグメントテーブルエ
ントリに代、Ｄ Ｋ Ｅ Ｙテーブル内のエントリに共
用ページピットを設け、使用する事が考えられる。
断の手段を設ける事によりＳ Ｓ Ｋ命令のシミュレー
ション処理ｔｖＭアシストにてサポートすることが出来
る。本実施例でにシ、共用セグメントか否かの判断機構
にセグメントテーブルエントリ内の共用セグメントビッ
トを利用］７たが、この共用セグメントビットｉよシス
テム拡張機構（大型計算機用オペレーティングシステム
の専用ハードウェア機構）を備えている６１計機に取シ
付けられる機構であシ、ｄＴ算機によっては装備不可も
考えられる。このような場合・、セグメントテーブルエ
ントリに代、Ｄ Ｋ Ｅ Ｙテーブル内のエントリに共
用ページピットを設け、使用する事が考えられる。
この実施例をａｒＪ９図に示す。
ＫＥＹテーブルエントリ８は、ページテーブルエントリ
に対応しており、各ページ（メモリブロック）単位に仮
想記憶子−の情報を持つ。ただしページサイズが２１ぐ
Ｂで１エントリであるため、４ＫＢバイト長のページの
場合には２エントリＪ？つ。このＫ Ｅ Ｙテーブルエ
ントリ内に共用ページピットを設け、共用か否かの判断
を行なう。その他の処理は、第７図のブロック図と同じ
である。
に対応しており、各ページ（メモリブロック）単位に仮
想記憶子−の情報を持つ。ただしページサイズが２１ぐ
Ｂで１エントリであるため、４ＫＢバイト長のページの
場合には２エントリＪ？つ。このＫ Ｅ Ｙテーブルエ
ントリ内に共用ページピットを設け、共用か否かの判断
を行なう。その他の処理は、第７図のブロック図と同じ
である。
このように、共用セグメントビットも他の手段に置き換
える事は可能である。
える事は可能である。
以上のように、従来、ｖＭアシストの対象外とされてい
た共用セグメントを使用するＯ８からのＳＳＫ命令のシ
ミュレーション処理ｔ１共用セグメントか否かの判断機
構を設けることにより、ＶＭアシストの対象とし、該Ｏ
８の走行に伴なうＶＭＭのオーバヘッドを削減すること
ができる。
た共用セグメントを使用するＯ８からのＳＳＫ命令のシ
ミュレーション処理ｔ１共用セグメントか否かの判断機
構を設けることにより、ＶＭアシストの対象とし、該Ｏ
８の走行に伴なうＶＭＭのオーバヘッドを削減すること
ができる。
第１図〜第５図は従来の仮想計算機の説明図であシ第１
図は仮想計算機間のセグメント共用方式の説明図、第２
図は主記憶の構成と主記憶キーの関係を示した説明図、
第３図は主記憶キーの内容説明図、第４図は本発明の対
象であるＳＳＫ命令の命令形式の説明図、第５図は第４
図のＳＳＫ命令の仮想計算機支援機構による処理の流れ
を示したフロー図、第６図は本発明を適用した場合の第
５図と同じ処理の流れ図、第７図、第９図は絹６図の処
理の一部のブロック図、第８図は第７図の実現に必要な
セグメントテーブルエントリの説明図である。 ２・・・ＳＳＫ命令、３，４・・・レジスタ、５・・・
セグメントテーブル、６・・・セグメントテーブルエン
ト９１６・・・共用セグメントビット、７・・・ページ
テーブルエントリ、８・・・ＫＥＹｆ−プルエン１−Ｌ
９・・・比較器、１０．１１・・・ゲート、１２・・・
メモリブロック、１３・・・主記憶キー、１４・・・０
几回路、１５・・・制御レジスタ、１．１７・・・ＫＥ
Ｙテーブルエン第 １ （２） 完 ５ 図 第 ６ 口 第 ７ 図 第 δ 図 ６ ３ ＋’ｔ δ ｔＱ ｔＭ ｒｊ ｌ第 ９ （
２）
図は仮想計算機間のセグメント共用方式の説明図、第２
図は主記憶の構成と主記憶キーの関係を示した説明図、
第３図は主記憶キーの内容説明図、第４図は本発明の対
象であるＳＳＫ命令の命令形式の説明図、第５図は第４
図のＳＳＫ命令の仮想計算機支援機構による処理の流れ
を示したフロー図、第６図は本発明を適用した場合の第
５図と同じ処理の流れ図、第７図、第９図は絹６図の処
理の一部のブロック図、第８図は第７図の実現に必要な
セグメントテーブルエントリの説明図である。 ２・・・ＳＳＫ命令、３，４・・・レジスタ、５・・・
セグメントテーブル、６・・・セグメントテーブルエン
ト９１６・・・共用セグメントビット、７・・・ページ
テーブルエントリ、８・・・ＫＥＹｆ−プルエン１−Ｌ
９・・・比較器、１０．１１・・・ゲート、１２・・・
メモリブロック、１３・・・主記憶キー、１４・・・０
几回路、１５・・・制御レジスタ、１．１７・・・ＫＥ
Ｙテーブルエン第 １ （２） 完 ５ 図 第 ６ 口 第 ７ 図 第 δ 図 ６ ３ ＋’ｔ δ ｔＱ ｔＭ ｒｊ ｌ第 ９ （
２）
Claims (1)
- ａｉのオペレーティングシステムを１台の計算機内で並
行して動作させ、複数の仮想計算機間で仮想主記憶の一
部を共用し、主記憶の効率的使用を計る仮想計算機シス
テムにおいて、該仮想計算機の発行する主記憶キーの操
作命令の対象となる仮想主記憶アドレスが上記共用主記
憶内のアドレスか否かを判断するステップと、該仮想計
算機の発行する主記憶キイ操作命令のシミュレーション
処理を仮想計算機支援機構にて実行するステップを有す
ることを特徴とする仮想計算機のシミュレーション方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13432383A JPS6027033A (ja) | 1983-07-25 | 1983-07-25 | 仮想計算機のシミユレ−シヨン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13432383A JPS6027033A (ja) | 1983-07-25 | 1983-07-25 | 仮想計算機のシミユレ−シヨン方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6027033A true JPS6027033A (ja) | 1985-02-12 |
Family
ID=15125627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13432383A Pending JPS6027033A (ja) | 1983-07-25 | 1983-07-25 | 仮想計算機のシミユレ−シヨン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027033A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03505383A (ja) * | 1988-09-12 | 1991-11-21 | ジーメンス ニックスドルフ インフォルマチオーン スジステーメ アクチェンゲゼルシャフト | データ処理装置用オペレーションプログラム |
-
1983
- 1983-07-25 JP JP13432383A patent/JPS6027033A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03505383A (ja) * | 1988-09-12 | 1991-11-21 | ジーメンス ニックスドルフ インフォルマチオーン スジステーメ アクチェンゲゼルシャフト | データ処理装置用オペレーションプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4347565A (en) | Address control system for software simulation | |
| US6823433B1 (en) | Memory management system and method for providing physical address based memory access security | |
| US7908646B1 (en) | Virtualization system for computers having multiple protection mechanisms | |
| CN1993683B (zh) | 体系结构事件期间维持处理器资源 | |
| JP3219826B2 (ja) | 情報処理装置 | |
| EP0217068A2 (en) | Method of emulating the instructions of a target computer | |
| US5339417A (en) | Computer system with two levels of guests | |
| JPS61206043A (ja) | 仮想計算機システムにおける割込制御方法 | |
| EP3948548B1 (en) | Processor having multiple operating modes | |
| US8205032B2 (en) | Virtual machine control structure identification decoder | |
| EP0619899B1 (en) | Software control of hardware interruptions | |
| US7725642B2 (en) | Method and program for partitioning a physical computer into logical partitions | |
| US5280592A (en) | Domain interlock | |
| US7069205B1 (en) | System and method for emulating the operation of a video graphics adapter | |
| US5809551A (en) | Pending page release | |
| JPH06332803A (ja) | 仮想計算機システムにおけるｔｌｂ制御方法 | |
| JPS61160160A (ja) | 仮想計算機システムにおけるアドレツシング制御装置 | |
| US20120054773A1 (en) | Processor support for secure device driver architecture | |
| JPH0754468B2 (ja) | 仮想計算機システム | |
| JPS60163134A (ja) | 仮想計算機システム | |
| JP2523502B2 (ja) | リカ−シブ仮想計算機の制御方式 | |
| JPH0567973B2 (ja) | ||
| EP0550290A2 (en) | CPU register array | |
| EP0550285A2 (en) | Machine with two units of operation | |
| JPS6338729B2 (ja) |