JPS6027993Y2 - 電気機器の電源投入装置 - Google Patents

Description

【考案の詳細な説明】 本考案は、磁気記録再生装置などのように、起動時に遅
延を必要とする電気メモリー回路を複数有し、これら電
気メモリー回路をスイッチにより選択可能な電気機器の
電源投入装置に関する。

従来、磁気記録再生装置など電気メモリー回路を有する
電気機器において電源投入信号を取り出す場合は、第１
図に示すように、一端を十Ｂ電源に接続され、他端を抵
抗Ｒ１を介してトランジスタＴｒ□のベース端子に接続
されたコンデンサＣ工と、該コンデンサＣ１と前記トラ
ンジスタＴｒ１のエミッタ端子の間に介装されたダイオ
ードＤ１を有し、前記十Ｂ電源投入時に前記コンデンサ
Ｃ１の容量と抵稙Ｂ１の抵抗値により決まる時定数に相
当するだけのパルス幅をもった１個のパルスを発生する
電源投入パルス発生回路から１個のパルスを取り出し、
電気メモリー回路をセットする方法がとられる。

一方、電気メモリー回路は電源投入時、セット側に入る
のかりセット側に入るのかが分からない回路が多く、非
動作モードではリセット側にパルスを送り込んでリセッ
トしておく必要があった。

そこで、起動時に遅延を必要とする電気メモリー回路を
有する電気機器において、電源投入時に前記電源投入パ
ルス発生回路から出力される１個のパルスで上述したよ
うな２つの動作を選択的に行わせようとする場合、電気
メモリー回路は第３図に示すような構成を有していた。

ここで、電源投入信号は電気メモリー回路の動作モード
でのセット用すなわちセット入力への印加用としてのみ
使用され、電気メモリー回路の電源投入時すなわち十Ｂ
電源の印加時は、該電気メモリー回路に第３図のような
コンデンサＣ２，Ｃ３を付加することにより、ストップ
モード等によるリセット入力とは別に、電気メモリー回
路自体をリセットしていた。

この回路では、コンディサＣ２，Ｃ３の容量を大きくす
ると他のセット入力やリセット入力に影響を与えやすい
ことや、全ての電気メモリー回路にコンデンサを付加す
る必要があることのため、コスト的に不利であり、また
リセット回路を簡易化しなければならないため、リセッ
トレベルが確かでないという欠点を有していた。

従って、電気メモリー回路を複数有するような高級機で
は、第４図に示すようにその切り換えスイッチを利用し
て、非動作モードでリセットするようにしていたが、複
雑な配線系統となっていた。

以下その一例を第４図に示すような磁気記録再生装置に
基づいて説明する。

１は電源投入パルス発生回路である。

２および３はレコーディング端子ａとプレイ端子すとオ
フ端子Ｃをそれぞれ有する第１および第２のスライドス
イッチで、第１のスライドスイッチ２のレコーディング
端子ａはＲＦＣメモリー４のセット入力に接続され、プ
レイ端子すとオフ端子ＣはＲＦＣメモリー４のリセット
入力に接続され、さらに第２のスライドスイッチ３のレ
コーディング端子ａとプレイ端子すはＰＬＡＹメモリー
５のセット入力に接続され、オフ端子はＰＬＡＹメモリ
ー５のリセット入力に接続されている。

６および７はＦ−ＦＷＤメモリーおよびＲＥＷメモリー
で、そのリセット入力はそれぞれ前記電源投入パルス発
生回路１に接続されている。

また電源投入パルス発生回路１は第１および第２のスラ
イドスイッチ２，３のそれぞれのコモン端子に接続され
ている。

今、スライドスイッチ２，３をオフ端子Ｃにセットした
状態で電源が投入された場合、全てのメモリーにはリセ
ット入力が供給されるのでＯＦＦモードとなる。

次に前記スライドスイッチ２，３をプレイ端子すに切り
換えた状態で電源が投入された場合、ＰＬＡＹメモリー
５にのみセット入力が供給され、ＲＦＣメモリー４、）
’−ＦＷＤメモリー６、ＲＥＷメモリー７にはリセット
入力が供給されるため、ＰＬＡＹモードとなる。

さらに、前記スライドスイッチ２，３をレコーディング
端子ａに切り換えた状態で電源が投入されると、ＲＦＣ
メモリー４およびＰＬＡＹメモリー５にセット入力が供
給され、Ｆ−ＦＷＤメモリー６およびＲＥＷメモリー７
にはリセット入力が供給されるため、ＲＥＣ−ＰＬＡＹ
モードとなる。

上記構成において、通常第１および第２のスライドスイ
ッチ２，３は機器の前面パネルに設置されることから、
それぞれの端子ａ ” ｃからメモリー４，５のセット
入力およびリセット入力に多くの配線を行なう必要があ
り、機器内で配線が複雑になるという欠点を有していた
。

第４図の場合、２回路３接点のスイッチ２，３を用いて
いるが、第７図は１回路３接点のスイッチ２を用いた場
合を不味この回路ではダイオードを４個必要とする。

また第９図はプレイのみの場合の回路で、この回路では
１回路２接点のスイッチ２０が必要である。

一方、磁気記録再生装置において、テープの始終端の検
知に例えば、発光素子（ランプ）と発光素子（硫化カド
ニウム素子）のカップラーを用いる場合、電源投入信号
カップラーが正常に動作するようになるまでに時間がか
かるため、このような素子を含む回路系を動作させるに
はセットパルスを発するタイミングを電源投入時より少
し遅延させる必要がある。

たとえばセットパルスでＰＬＡＹモードになったとして
も、電源投入の直後では、例えば始終端検知が正常動作
するまでの間、終端検知と同じ状態になることがあり、
すると、ＰＬＡＹモードで終端に突っ込んだのと間違え
て通常ＲＥＷモードに入る。

このＲＥＷモードでは一定時間他のモードに移るのを禁
止するのが普通であるため、電源投入パルスを長くして
もプレイ動作にはならない。

従ってこのような場合、電源投入後しばらくリセット状
態にな腰その後遅延してプレイ動作に移ることが望まし
い。

ところで、従来からセットパルスのタイミングを電源投
入時より遅延させる方法としては第６図に示すようにト
ランジスタＴｒ１のペースエミッタ間にコンデンサＣ１
を介装してセットパルスの立ち上りをなまらせる方法が
とられていたが、セットパルスの波形がくずれるため該
パルスの出力パルスが安定しないという欠点を有してい
た。

本考案は、上記欠点を解消すべくなされたもので、起動
時に遅延を必要とする電気メモリー回路による動作を該
電気メモリー回路の切り換えにより選択可能な電気機器
において、セットパルスの波形をくずすことなく、かつ
該セットパルスの発生するタイミングを電源投入時より
遅延させるとともに、電気メモリー回路による動作を選
択するためのスイッチ配線を簡略化できる電源投入装置
を提供することを目的とするものである。

この問題点を解決するために、本考案は、複数個の電気
メモリー回路のそれぞれに接続されて当該電気メモリー
回路をセット可能なスイッチと、電源投入信号に幅の狭
い第１のパルス信号を発生する第１パルス発生回路と、
電源投入時に幅の広い第２のパルス信号を発生する第２
パルス発生回路と、前記第１のパルス信号により前記電
気メモリー回路をリセットするリセット回路と、前記第
２のパルス信号により前記スイッチを介してそれぞれの
電気メモリー回路を第１のパルス信号の消減径にセット
するセット回路を有せしめたものである。

以下、本考案の一実施例を図面に基づいて説明する。

第２図において、Ｃ１１，Ｃ２□は各々一端が十Ｂ電源
に接続され、他端が抵抗Ｒ□１．Ｒ□、を介してトラン
ジスタＴｒ□ｔｔ Ｔｒ□２のベース端子に接続された
コンデンサ、Ｄｌｌ、Ｄｌ。

は各々前記コンデンサＣ１１，Ｃ，。

とトランジスタＴｒ１１． Ｔｒ１□のエミッタ端子と
の間に介装されたダイオード、Ｒ１３，Ｒ１６は負荷抵
抗、Ｒ□２ｔ Ｒ１５はバイアス抵抗である。

また１１は前述した電源投入パルス発生回路（第１図）
と同様の構成作用を有し、電源投入時にコンデンサＣ１
□の容量と抵抗Ｒ１□の抵抗値で決るパルス幅を有する
第１電源投入パルスを発生する第１電源投入パルス発生
回路、１２は電源投入時に前記第１電源投入パルスより
幅の広い第２電源投入パルスを前記第１電源投入パルス
と同時に取り出すための第２電源投入パルス発生回路で
ある。

ところで、上述したようなパルス幅の異なる２個の電源
投入パルスを発生させる回路を用いて磁気記録再生装置
の電気メモリー回路を選択使用する場合を第５図に基づ
いて説明する。

第５図において、１１は幅の狭いパルスを発生する第１
の電源投入パルス発生回路で、該第１電源投入パルス発
生回路１１からの第「電源投入パルスはＲＦＣメモリー
１５、ＰＬＡＹメモリー１６、）；’−ＦＷＤメモリー
１７およびＲＥＷメモリー１８のそれぞれにリセット入
力として供給される。

１２は前記第１電源投入パルスと同時に該第１電源投入
パルスより幅の広い第２電源投入パルスを発生する第２
の電源投入パルス発生回路である。

１３および１４はレコーディング端子ａとプレイ端子す
とオフ端子Ｃをそれぞれ有する第１および第２のスライ
ドスイッチで、第１のスライドスイッチ１３のレコーデ
ィング端子ａはＲＦＣメモリー１５のセット入力に接続
され、第２のスライドスイッチ１４のレコーディング端
子ａとプレイ端子すはＰＬＡＹメモリー１６のセット入
力に接続されている。

そしてこれらスライドスイッチ１３．１４は互いに連動
するとともに、そのコモン端子は第２電源投入パルス発
生回路１２に接続されている。

これかられかるように、第１のスライドスイッチ１３の
プレイ端子すとオフ端子ＣからＲＦＣメモリー１５のリ
セット入力への配線は削除され、第２のスライドスイッ
チ１４のオフ端子ＣからＰＬＡＹメモリー１６のリセッ
ト入力への配線は削除されている。

今、スライドスイッチ１３．１４をオフ端子Ｃにセット
した状態で電源を投入すると、ＲＦＣメモリー１５、Ｐ
ＬＡＹメモリー１６、Ｆ・ＦＷＤメモリー１７、ＲＥＷ
メモリー１８には全てリセット入力が供給されＯＦＦモ
ードとなる。

次に前記スライドスイッチ１３．１４をプレイ端子すに
セットして、電源を投入すると、ＲＦＣメモリー１５、
Ｆ−ＦＷＤメモリー１７およびＲＥＷメモリー１８は第
１電源投入パルスでリセットするとともに、第２電源投
入パルスで第１電源投入パルスの消滅後ＰＬＡＹメモリ
ー１６がセットされるためＰＬＡＹモードになる。

さらに、前記スライドスイッチ１３．１４をレコーディ
ング端子ａにセットした状態で電源を投入すれば）’−
ＦＷＤメモリー１７とＲＥＷメモリー１８は前記第１電
源投入パルスでリセットされるとともに、ＲＥＣメモＩ
Ｊ−１５とＰＬＡＹメモリー１６がセットされＲＥＣ・
ＰＬＡＹモードになる。

第８図は第７図に対応して１回路３接点のスイッチ１３
を用いた場合を示し、第７図の従来回路と比較してスイ
ッチ１３からＲＦＣメモリー１５、ＰＬＡＹメモリー１
６のリセット入力への配線を削除できるとともに、ダイ
オードが１個で足りる。

また第１０図ではプレイのみの場合の回路で、第９図の
従来回路と比べて、この回路では１回路１接点のスイッ
チ２１で足りるので、１回路１接点しかとれないリーフ
スイッチやリードスイッチ等を用いなければならない場
合に非常に有効である。

以上本考案によれば、起動時に遅延を必要とする電気メ
モリー回路による動作を該電気メモリー回路の切り換え
により選択可能な電気機器において、第１電源投入パル
スをすべての電気メモリー回路のリセットに用い、該第
１電源投入パルスと同時に発生するそれよりも幅の広い
第２電源投入パルスを切り換えスイッチを通して前記第
１電源投入パルスの消滅後に、起動時に遅延を必要とす
る電気メモリー回路のセットに用いるので、機動時に遅
延を必要とする電気メモリー回路のセットパルスは波形
をくずされることなく、タイミングを遅延できるととも
に、切り換えスイッチから起励時に遅延を必要とする電
気メモリー回路のリセット入力への配線は削除できて簡
略化されるものであり、機器内の配線が複雑になるのを
効果的に防止しうるものである。

【図面の簡単な説明】

第１図は従来の電源投入パルス発生回路図、第２図は本
考案の一実施例を示すパルス発生回路図、第３図は通常
の電気メモリー回路における電源投入時におけるリセッ
ト優先回路図、第４図および第７図はレコーディング時
およびプレイ時に遅延動作を必要とする磁気記録再生装
置を第１図に示すような回路から出力される１個のパル
スを用いて切り換える場合の配線系統図、第５図および
第８図はレコーディング時およびプレイ時に遅延動作を
必要とする磁気記録再生装置を本考案のパルス発生回路
（第２図）を用いて切り換える場合の配線系統図、第６
図は従来からの電源投入パルスの発生するタイミングを
遅延させる回路図、第９図はプレイ時に遅延動作を必要
とする磁気記録再生装置を１個のパルスを用いて切り換
える場合の切り換え回路の要部の回路図、第１０図はプ
レイ時に遅延動作を必要とする磁気記録再生装置を本考
案のパルス発生回路を用いて切り換える場合の切り換え
回路の要部の回路図である。 １１・・・・・・第１電源投入パルス発生回路、１２・
・・・・・第２電源投入パルス発生回路、１３，１４・
・・・・・スライドスイッチ、１５・・・・・・ＲＥＣ
メモリー、１６・・・・・・ＰＬＡＹメモリー、１７・
・・・・・）；’−ＦＷＤメモリー １８・・・・・・
ＲＥＷメモリー

Claims (1)

【実用新案登録請求の範囲】
1. 複数個の電気メモリー回路のそれぞれに接続されて当該
   電気メモリー回路をセット可能なスイッチと、電源投入
   信号に幅の狭い第１パルス信号を発生する第１パルス発
   生回路と、電源投入時に幅の広い第２のパルス信号を発
   生する第２のパルス発生回路と、前記第１のパルス信号
   により前記電気メモリー回路をリセットするリセット回
   路と、前記第２のパルス信号により前記スイッチを介し
   てそれぞれの電気メモリー回路を前記第■のパルス信号
   の消滅後にセットするセット回路を有することを特徴と
   する電気機器の電源投入装置。