JPS602820B2 - 符号受信方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、調歩同期又はビット同期符号通信で、雑音又
は雑音性信号の影響を低減する受信方式に関するもので
ある。

一般に調歩同期の信号は、第１図ａのようにスタート符
号１（ＳＴ）、ストップ符号２（ＳＰ）の間に一定個数
Ｎの情報符号３（Ｄ，、○２、Ｄ３…・・・ＤＮ）を挟
んだ符号機成をとる。

いま２値ＮＲＺ（ノンリターンゼロ）等長符号方式を例
にとれば信号はｂ図の如く各符号の長さは等しく、その
値は「１」「０」のいずれかになる。通常受信信号は第
１図ｂに示すようにスタート符号は「０ハストツプ符号
は「１」、情報符号３（Ｄ，、Ｄ２、…・・・ＤＮ）は
ビット情報に応じて「１」又は「０ハ信号のない区間４
は「１」値にホールドする方式がとられている。また、
第２図は以上の信号を受信してディジタル情報を取り出
す従来回路のブロック図でありその際使用するクロツク
発生回路のタイムチャートを第１図ｃに示す。

受信信号５（第１図ｂ）は直列符号として入力される。
また６はスタート判定回路で、信号が「１」から「０」
値に立下つてからＡｔ／２経過した後に「０」値である
事を判定し、スタート判定信号７を発生してクロック発
生回路８を起動する。なお９は受信レベル検知信号で、
これによってスタート判定回路６、クロツク発生回路８
のリセットホールドを解除する。クロック発生回路８は
第２図ｂの如くフリップフロップ１０、ゲート同期発振
器１１、計数回路１２より構成され、第１図ｃに示すよ
うにスタート判定信号７を基準として間隔Ａｔ、個数Ｎ
＋１のク。ツクパルス１３、フリツプフロツプ１０のセ
ットされる区間のクロックゲート１４及びＮ＋１パルス
１５を発生する。普通クロックゲート１４はスタート判
定回路６をィンヒビットする様になっている。クロツク
バルス１３は第２図ａのシフトしジスタ１６を駆動し、
入力信号５をほゞ符号中央でサンプルし情報符号３（Ｄ
，、Ｄ２、・・・・・・ＤＮ）及びＳＰビットの「１ハ
「０一億を順次シフトレジスタ１６に読込む。従ってシ
フトレジスタ１６はＮ＋１個のクロックが終了した時そ
の出力端子１７−１，１７−２，……，１７一（Ｎ十１
）にはストップ符号１（ＳＰ）、情報符号３（ＤＮ、Ｄ
Ｎ−……、Ｄ２、Ｄ，）が現われる。これらをＮ十１番
目のクロックパルスより少し遅れて発生するＮ＋１パル
ス１５でゲート回路１８を開いて出力レジスタ１ ９に
移し、情報符号３（Ｄ，、Ｄ２、…ＤＮ）及びストップ
符号２（ＳＰ）を並列にとり出す。２０は符号検定回路
でクロックパルス１３に同期して入力信号５の情報符号
３（Ｄ，、Ｄ２、・・・・・・ＤＮ）が受信される毎に
その「１ハ「０」値を累積して予め設定された符号構成
に基づいた検定、例えばパリティ検定、定マーク検定等
を行ないＮ＋１パルス１５終了後その合否を判定し、検
定信号２１を出力する。

なおシフトレジスタ１９のＮ十１部にあるストップ符号
２（ＳＰ）は本来「１」でなければならないから、これ
で予め設定された符号構成に基づいた信号長検定を行な
う事が出釆る。以上の説明で明らかな如く、受信回路は
しベル検知信号でリセットホールドが解除された後最初
の幅Ａｔ／２以上の「０」信号で起動し、これを基準に
Ｎ＋１個のクロツクパルスを発生させこれに同期した符
号受信を行なっている。

しかしながら、この様な方法では無情報信号時４に雑音
性信号がない場合（第３図ａ）には正常に動作するが、
第３図ｂの如くリセット解除後スタート符号１（ＳＴ）
の前（Ｎ十２）△ｔ以内、ストップ符号２（ＳＦ）とス
タート符号１（ＳＴ）間に雑音性信号２２が混入すると
（Ｎ十１）個のクロックパルス１ ３が情報符号３（Ｄ
，、Ｄ２、…・・・ＤＮ）に同期して発生せず謀まった
情報を受信する可能性がある。

一般に信号は有線又は無線回路で変調波として伝送され
復調回路は３ＷＢ程度のレベル変動を自動利得調整する
機能を持っている。従って信号より２世旧程度弱い雑音
が存在す４る場合、正規の信号が到来すれば利得が抑圧
され検知できないが、信号のない区間は検知可能なしベ
ルにまで増幅される。特にＳ／Ｎ比の大きくとれない無
線回線を使用する場合は、パルス性雑音、混信、などで
信号レベルを検知し、この隙瓢底△ｔ／２以上の「０」
値を受信する可能性が多い。また有線回線でもパルス性
雑音漏話などが正規信号の間に混入すると正常な情報を
受信し得ないという問題点が生じた。本発明は以上の様
な問題点を解決する為に受信回路が弱い雑音性信号で一
旦起動すればこれに同期したクロックを発生するため後
から到来した強い正規の信号も受信し得なくなる場合に
、一旦起０鰯してもクロックを後からの強い正規信号に
も同期し、かつ正規信号のみを取り出し得る様に改善し
たもので以下その詳細を説明する。

第４図は本発明の第１実施例の構成例であり、ａは調歩
同期の受信信号５及び信号レベル検知信タ号９を入力す
れば出力レジスター２６に情報符号３を並列に取り出す
事の出来る回路である。

図中のＦ／Ｆ記号はフリップフロップで端子符号Ｐは正
パルスが入った場合その立下りで動作するものとする。
６Ａはスタート判定回路、８Ａは本発明の特徴であるク
ロック発生回路、１６Ａは直列受信信号を順次格納する
シフトレジスタ、１８はシフトレジスタ１６Ａの内容を
第１出力レジスタ１９‘こ移す際のゲート回路、２２は
第１出力レジスタ１９の符号を検定する回路、２４は符
号検定合格パルス２５により第１出力レジスタ１９の内
容を第２出力レジスタ２６に移すゲート回路である。

以上の回路を動作させる手日頃を先づ雑音、混信のない
受信信号について第５図をその波形図とし説明する。

６Ａはスタート判定回路で第５図ａの如く入力が「１」
から「０一億に立下り、△ｔ／２時間経過後「０」値で
あればスタート判定信号７Ａを発生する。

６Ａはスタート符号１（ＳＴ）は勿論のこと情報符号３
（Ｄ，、Ｄ２、・・・・・・ＤＮ）中の「０」ビットで
あってもスタート判定信号７Ａを発生する。

クロック発生回路８Ａの詳細は第４図ｂに示すようにス
タート判定信号７Ａで起動するフリップフロッブ回路１
０Ａ、その詳細を第４図ｃに示す同期発振器１１Ａ、計
数回路１２Ａ、出力フリツプフロツプ２８及び出力ゲー
ト回路２９より構成される。フリップフロップ１０Ａは
検知信号９のある時スタート信号７Ａでセットされクロ
ツクゲートパルス１４Ａを発生する。１１Ａは同期発振
器でクロツクゲートパルス１４Ａの存在する期間クロッ
クゲートパルス１４Ａの立上り及びスタート判定信号７
Ａに同期し、これらの信号より△ｔ遅れて周期△ｔのク
ロツクバルス１３Ａを発生する回路でその詳細は第４図
ｃに示すように１組のゲート３１，３１Ａパルス遅延回
路３２，３２Ａ、フリツプフロツプ３３，３３Ａ、ゲー
ト同期発振器３５，３５Ａと出力を合成するオアゲート
３７よりなり、その動作を、まず第５図ａに示す様な入
力があった場合について説明する。

フリップフロップ１０Ａがリセット状態の時Ｚはクロッ
クゲートパルス１４Ａは「０」値でフリツプフロツプ３
３はセット、フリツプフロツブ３３Ａはリセット状態、
ゲート同期発振器３５，３５Ａは入力がィンヒピツトさ
れ動作しない。また、第５図ｂの最初のスタート判定信
号７Ａ−Ｉ Ｚでクロツクゲートパルス１４Ａが「１」
値になるとフリツプフロツプ３３がセットホールドし、
フリツプフロツプ３３Ａがリセツトホールドしてゲート
同期発振器３５，３５Ａの入力のィンヒビットは解除さ
れる。解除直後は第５図ｂの如く３４２は「１」値、３
４Ａは「０」値となり、ゲート同期発振器３５が動作し
、この出力はオアゲート３７の入力３６に間隔△ｔのク
ロツクパルスが印加される。次のスタート判定信号７Ａ
一２はゲート回路３１Ａを通しフリツプフロツプ３３Ａ
をセットすると同時に遅延回路３２で時間ィだけ遅れフ
リツプフロップ３３をリセットする。この結果ゲート同
期発振器３５Ａはスタート判定信号７Ａ−２により「１
」値となった３４Ａに同期して動作しオアゲート３７の
入力３６Ａには△ｔ時間後より間隔△ｔずれたクロック
パルスを発生する。遅延回路３２Ａの遅延時間７をで＜
△ｔに（例えば７＝△ｔ／２に）選んでお仇よ３６Ａに
出力を生じる時には既にフリツプフロツプ３３はリセッ
トされ、ゲート同期発振器３５は非動作状態となってお
り３６に出力を生じない。同様にして次のスタート判定
信号７Ａ−３に同期してフＩＪツブフロップ３３がセッ
トされゲート同期発振器３５が動作状態の時にはその７
時間後フリップフロップ３３Ａがリセットされゲート同
期発振器３５Ａが非動作となり、Ａｔ時間後に３６側よ
り間隔△ｔのクロツクパルスが発生する。クロツクパル
ス３６，３６Ａはオアゲート回路３７に入力される。以
上の説明より明らかな様に同期ゲート回路１１Ａの出力
端１３Ａはスタート判定信号７Ａが入力される毎にスタ
ート判定信号７Ａに同期しその△ｔ時間後より間隔△ｔ
のクロツクバルスを発生する。クロツクバルス１３Ａは
シフトレジスタ１６Ａを駆動し入力信号５の「１」、「
０」値をサンプルして順次謙込む。計数回路１２Ａはク
ロックパルス１３Ａを計数し、その値が予め設定された
受信符号長Ｎ‘こ等しくなるとＮパルス出力１５Ａでフ
リツプフロツプ２８をセットする。フリツブフロツプ２
８がセットされれば、ゲート回路２９は開きゲート回路
２９の出力信号にはＮ十１番目以降のクロツクバルスが
出力される。この（Ｎ十１く）パルス２３はゲート１８
を開き、シフトレジスタ１６Ａの内容を第１シフトレジ
スタ１９に移す。２２は符号検定回路で（Ｎ＋１＜）パ
ルス２３で起動され第１シフトレジスタ１９の内容を並
列に入力し、その符号構成別に基づいた検定を行なう。

符号構成則にはパリティ、定マーク、「１」数附加、サ
ィクリックコードなどあり、険０定時には若干の時間７
ｃを必要とする。本発明では↑ｃく△ｔであることが必
要である。特にサィクリツクコードを採用した場合？ｃ
間に符号長Ｎの１．針音程度のサプクロックを必要とす
る。いま△ｔ＝０．２肌ｓ（４８００ボー相当）、Ｎ＝
２０とするとタサブクロツクの間隔は６一ｓ程度を必要
とするが、これは現在の技術で容易に実現し得る値であ
る。なお符号検定の際（Ｎ十１）ビットがストップ符号
すなわち「１」値の検定も行なう。以上の様に符号検定
の結果が合格であれば合格パルス２０５を発生し、ゲー
ト回路２４を開きシフトレジスタ１９の内容のうち情報
符号３（Ｄ，、Ｄ２、・・・・・・ＤＮ）を第２出力レ
ジスタ２６に移す。また合格パルス２５は、リセットパ
ルスとしてクロック発生回路８Ａ内のフリップフロップ
１０Ａをリセッタトし、クロツクゲートパルス１４Ａを
「０」として１回の符号受信を終了する。以上は信号が
正常に受信された場合であるが情報符号３（Ｄ，、Ｄ２
、・…・・ＤＮ）が伝送中誤りを発生しＮ＋１パルスで
検定不合格になった場合には０合格パルスを発生しない
で１回受信は終了せず引続きクロックパルスが発生し、
シフトレジスタ１６Ａには引続き信号が入力される。

この場合（Ｎ十１＜）パルス２３にも引続きパルスが現
れ、クロックパルス毎にシフトレジスター６の内容を第
１出力レジスタ１９に移し符号検定が続行する。この場
合シフトレジスタ１６Ａのビット１〜Ｎには情報ビット
Ｄ，〜ＤＮではなく例えばＮ＋１後１回送るとＤ２〜Ｄ
Ｎ＋，が入るため、万一これを検定合格する様では出力
情報が誤りとなる。従って符号Ｄ，〜ＤＮには謀検知確
率が十分少くなる様な検定機能を持たせる必要があるが
単なるパリティ検定以外に定マーク、総数付加、サイク
リツクコード、及び運送照合などを適宜使用すれば現在
の技術で謀検知を十分少くすることが可能である。但し
クロツクゲートパルス１４Ａが「１」のままでは不都合
を生ずることがあるので第４図ｂに示す如くカワンタ１
２Ａの計数値がＮ十ｍ以上になると（Ｎ＋ｍ）パルス３
０を発生しフリップフロップ１０Ａをリセットすると共
に第４図ａに示す如く符号検定回路２２に加え、検定動
作を中止し、オーバーフローアラーム信号２７を発生さ
せ、エラー表示を行なう事もできる。なお、本実施例の
変形としてフリップフロップ１０Ａにタイマー機能を持
たせ（Ｎ＋ｍ）△ｔに相当する時間で自動リセットする
様にしてもよい。これはフリツプフロツプ１０Ａをワン
シヨツトマルチとし、そのパルス幅を（Ｎ十ｍ）△ｔと
することで容易に実現できる。以上の実施例においては
、入力信号が「１」値より「０」値に立下る毎にそれに
強制同期したクロックパルスを発生させると共に、クロ
ツク数を符号ビットの数Ｎ‘こ限定せず、クロック数が
Ｎ以上になっても受信し得るようになっている。

従って第３図ｂで２２の如く信号の前に雑音が存在して
従来の回路では受信不可能な場合にも受信可能である。
すなわち第３図ｃで示す如くクロックパルス２３Ａは入
力信号の立下りに同期したスタート判定パルス７Ａが発
生する毎にそれに同期して発生する。また符号チェック
はクロックバルス１３Ａがスタートから（Ｎ＋１）個以
上になると発生する（Ｎ＋１く）パルス２３が出る黍に
行なわれるが、符号に十分検定機能を持たせれば情報符
号３に同期しない区間は検定合格パルスの発生する可能
性は少〈３に合致した時発生することが期待できる。従
ってｃ図の如く雑音２２が存在しても調歩同期信号の受
信が可能になる。なお２２の様なパルス性雑音でなく信
号よりレベルが低いが検知可能な信号が続いている場合
、この宿号を連続受信している場合がある。この場合弱
い信号に同期したクロツクが発生しても後から正規の強
い信号が入ればクロックは強い信号に同期して発生する
と共に自動利得制御回路で弱い信号はタ抑圧されるから
正常な符号列が受信されるので安定な受信が可能となる
。また諭歩同期信号の場合には送受信のクロック周波数
を、従来の方式では始めのスタート判定に同期してＮビ
ットまでクロツクパルスと符号位置０がづれない様に高
精度で合せる必要があったが本方式では符号ビット相隣
る「１．」→「０一変化符号間づれない精度にすれば十
分である。

従って符号構成の際「１」又は「０」が長く続かない様
に留意しておけばＮＲＺ信号であってもＲＺ信号同機タ
送受信クロツクを厳密に合せる必要がなくなるという利
点もある。次に本発明の第２実施例について第６〜７図
を参照して詳細に説明する。

第６図は波形図、第７図はブロック図であり、前述説明
した第１実施例ひと重複する部分は省略し、異なった部
分（破線で囲った部分）のみについて説明する。第１実
施例は第５図ａに示す如く調歩同期等長ＮＲＺ（ノンリ
ターンゼロ）信号の場合であったが、第６図ａに示す如
くビット同期ＲＺ（リタ−タンゼロ）信号の場合を第２
実施例とする。

入力信号３８は第６図ａに示す様に一定時間以上「０」
値が継続してからスタート符号ＩＡ（ＳＴ）が入力され
る。この入力信号３８は符号判定回路３９とスタート判
定回路６Ａに入力される。ここで符０号判定回路３９は
第６図１４Ａ信号でフリップフロップ１０Ａが駆動され
入力信号３８の長短を第底図ｂの４０１こ示す様に「１
」、「０」の信号に変換されると共に変換終了ごとにク
ロックパルス１３Ａを発生する。尚ＲＺ長短符号はビッ
ト同期であるので調歩同期用の発振器は不要である。一
方、スタート判定回路６Ａは入力信号３８のスタートを
判定し、フリップフロツプ１０Ａのゲート回路をセット
する。また「１ハ「０」の信号４０はクロツクパルス１
３Ａによってシフトレジスタ１６に順次読み込まれ、こ
の実施例の特徴である（Ｎ＋１〈）パルス２３によって
ゲート回路１８を開いて、第１シフトレジスタ１９に移
され、検定回路２２で符号検定を行なう。

そして、検定合格の際には合格パルス２５によりゲート
回路２４を開き、シフトレジスタ１９の出力を第２シフ
トレジスタ２６に移する共に、合格パルス２５でフリッ
ブフロップ１０Ａをリセットし１回の受信を終了する。
検定不合格の場合には、フリツプフロツプ１０Ａはリセ
ツトミれず、更に（Ｎ＋ｍ）パルス３０まで受信し続け
る。この場合に（Ｎ十ｍ）パルス３０の代わりにフリツ
プフロツプＩＤＡにタイマ機能を持たせても良い。この
実施例は雑音妨害、混信が多く各局の信号レベル変動の
大きい条件の時に採用すれば、雑音または混信号をして
いても正規信号のレベルが雑音や混信号より十分に大き
く信号到釆中はＡＧＣ回路によってこれらを十分抑圧で
きれば後からの正規信号の受信が可能となるものである
。以上説明した様に本発明に係る信号受信方式は−旦雑
音に同期して誤動作しても後からの正常な信号を同期受
信する事が可能なクロック回路とそれに付随した受信機
館を有しているため、雑音や窮しベルの混信、磯話の多
い回線、特に比較的条件の思い無線もしくは有線回線で
伝送される信号の受信に利用した場合には最大限の効果
を発燈するものである。

【図面の簡単な説明】

第１図は調歩同期信号の説明図でａは符号構成、ｂは信
号波形、ｃは受信過程に必要な制御信号を示す図、第２
図は従釆の受信回路系統図でａは全回路ｂ‘まその１部
のクロツク発生回路を示す図、第３図は従来方式の欠点
と本発明の効果を説明する波形図でａは正常動作、ｂは
雑音による誤動作、ｃは本発明による改善効果を示す図
、第４図は本発明第１実施例の受信回路系統図でａは全
回路、ｂはその１部のクロック発生回略、ｃはｂ回路中
の同期発振器を示す図、第５図は第４図の動作を説明す
る波形図でａは符号構成と入力信号、ｂは受信過程に必
要な制御信号を示す図、第６図は本発明第２実施例を説
明する波形図でａは符号構成と入力信号、ｂは受信過程
に必要な制御信号を示す図、第７図は第２実施例の受信
回賂系統図である。 ６，６Ａ．・・・・・スタート判定回路、８，８Ａ・・
・・．・クロック発生回路、１０，１０Ａ，２８・・…
・フリツプフロツプ、１１，１１Ａ……同期ゲート回路
、１２，１２Ａ・…・・計数回路。 第１図 第２図 第３図 第４図 第５図 第６図 第７図

Claims (1)

1. 【特許請求の範囲】 １ 調歩同期符号を受信する際に予め設定されたスター
   ト信号と同様の符号が受信される毎にそれに同期するク
   ロツクパルス発生器と、受信信号をクロツクパルスに同
   期して順次蓄積しその蓄積個数が符号長に達した以後ス
   トツプ符号を含めた検定を行う符号検定回路とを有し、
   一定符号数に達すると前記符号検定回路をスタートさせ
   以後１符号入力毎に検定を行ない検定合格の際に蓄積し
   た受信符号を出力すると共に前記クロツクパルスと符号
   検定回路を停止させることを特徴とする符号受信方式。 ２ 特許請求の範囲第１項において、同期符号を受信す
   る際受信信号を各ビツトに同期して抽出したクロツクパ
   ルスによって順次入力して蓄積し、その蓄積個数が符号
   長に達した以後に検定を行なう符号検定回路を用いた事
   を特徴とする符号受信方式。