JPS6028248A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6028248A JPS6028248A JP13590783A JP13590783A JPS6028248A JP S6028248 A JPS6028248 A JP S6028248A JP 13590783 A JP13590783 A JP 13590783A JP 13590783 A JP13590783 A JP 13590783A JP S6028248 A JPS6028248 A JP S6028248A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- conductor
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、半導体装置の製造方法に係わり、特に配線パ
ターンの周縁をなだらかにする方法に関する。
ターンの周縁をなだらかにする方法に関する。
配線金属として例えばアルミニウムの配線パターンを形
成するには、マスクパターンを形成後、アルミニウムを
選択的にエツチングして行なう。
成するには、マスクパターンを形成後、アルミニウムを
選択的にエツチングして行なう。
エツチング法としては、等方性エツチング法および異方
性エツチング法があるが、いずれの場合もエツチング後
の断面形状はその縁部において急峻な立上シ形状ケ呈す
る。このため、従来の配線パターン上に形成した絶縁膜
は、その段差部で側面の膜厚が薄くなり、また、膜応力
のために、絶縁性の低下を招くことになる。さらに、前
記絶縁膜上に２層目の配線層を形成した場合は、絶縁膜
の段左部が急峻なために、配線の断線の原因になり、素
子製造の歩留と、信頼性を低下させる等の欠点がある。
性エツチング法があるが、いずれの場合もエツチング後
の断面形状はその縁部において急峻な立上シ形状ケ呈す
る。このため、従来の配線パターン上に形成した絶縁膜
は、その段差部で側面の膜厚が薄くなり、また、膜応力
のために、絶縁性の低下を招くことになる。さらに、前
記絶縁膜上に２層目の配線層を形成した場合は、絶縁膜
の段左部が急峻なために、配線の断線の原因になり、素
子製造の歩留と、信頼性を低下させる等の欠点がある。
上記欠点を排除する方法として、マスクパターンとして
断面形状をなだらかにしたレジストを用いて、レジスト
もエツチングしながら異方性エツチング法により下地の
膜、例えばアルミニウム膜をエツチングする方法が知ら
れているが、この方法では法ではレジストの断面形状の
制御性が悪いため、エツチング後のアルミニウム断面形
状も再現性がなく、また段差部での傾斜がゆるやかすぎ
るため、微細パターンの形成には適していない。
断面形状をなだらかにしたレジストを用いて、レジスト
もエツチングしながら異方性エツチング法により下地の
膜、例えばアルミニウム膜をエツチングする方法が知ら
れているが、この方法では法ではレジストの断面形状の
制御性が悪いため、エツチング後のアルミニウム断面形
状も再現性がなく、また段差部での傾斜がゆるやかすぎ
るため、微細パターンの形成には適していない。
本発明の目的は、配線パターン上の絶縁膜の絶縁性を低
下させず、かつ２Ｎ目の配線の断線を防止するために配
線パターンの周縁をなだらかにして、素子信頼性の向上
をはかり得る半導体装置の製造方法を提供することにあ
る。
下させず、かつ２Ｎ目の配線の断線を防止するために配
線パターンの周縁をなだらかにして、素子信頼性の向上
をはかり得る半導体装置の製造方法を提供することにあ
る。
上記目的を連成するだめの本発明の特徴は、基板側に直
流の負電圧を印加させるバイアススパッタ法を用いて、
配線パターン上に絶縁膜を形成する初期において配線パ
ターンの周縁部のみにテーパーをつけ、なだらかにした
ことにある。即ち、配線パターン上に絶縁膜を形成する
とき、基板側の直流負電圧を通常の膜形成時より大きく
することにより、配線パターンの周縁部のみが露出する
。
流の負電圧を印加させるバイアススパッタ法を用いて、
配線パターン上に絶縁膜を形成する初期において配線パ
ターンの周縁部のみにテーパーをつけ、なだらかにした
ことにある。即ち、配線パターン上に絶縁膜を形成する
とき、基板側の直流負電圧を通常の膜形成時より大きく
することにより、配線パターンの周縁部のみが露出する
。
そしてこの部分が前記直流負電圧により加速されたスパ
ッタガス例えばアルゴンのイオンでスパッタリングされ
るが、スパッタリング効率はイオンの入射角が約４５度
の時最大となるので、この露出した配線パターンの周縁
部にテーパーがつくことになる。
ッタガス例えばアルゴンのイオンでスパッタリングされ
るが、スパッタリング効率はイオンの入射角が約４５度
の時最大となるので、この露出した配線パターンの周縁
部にテーパーがつくことになる。
本発明によれば、配線パターンの周縁が緩やかな断面を
持つようにでき、また加工精度もよいことから、配線パ
ターン上の絶縁膜の絶縁性を低下てせず、かつ２層目の
配線の断線を防止することができ、素子信頼性の向上を
はかり得る。また加工精度が高いことから素子の集積度
を低下させることもないので、為密度集積回路の多層配
線形成において本発明は極めて有効である。
持つようにでき、また加工精度もよいことから、配線パ
ターン上の絶縁膜の絶縁性を低下てせず、かつ２層目の
配線の断線を防止することができ、素子信頼性の向上を
はかり得る。また加工精度が高いことから素子の集積度
を低下させることもないので、為密度集積回路の多層配
線形成において本発明は極めて有効である。
第１図乃至第４図はそれぞれ本発明の一実施例を示す工
程断面図である。まず、第１図に示す如くシリコン基板
１上に例えば熱酸化法によシ酸化シリコン膜２を形成し
、この酸化シリコン膜２上に第１の配線層として例えば
膜厚１μｍのアルミニウム配線層３を形成する。アルミ
ニウム配線Ｎ３は、アルミニウム膜をスパッタ法等によ
り形成した後、マスクとして例えばホトレジストを塗布
し、バターニングを行ない、そして例えば、ＣＣｌ４と
Ｃ１２との混合ガスを用いた反応性イオンエツチング法
によりアルミニウム膜を選択エツチングして形成する。
程断面図である。まず、第１図に示す如くシリコン基板
１上に例えば熱酸化法によシ酸化シリコン膜２を形成し
、この酸化シリコン膜２上に第１の配線層として例えば
膜厚１μｍのアルミニウム配線層３を形成する。アルミ
ニウム配線Ｎ３は、アルミニウム膜をスパッタ法等によ
り形成した後、マスクとして例えばホトレジストを塗布
し、バターニングを行ない、そして例えば、ＣＣｌ４と
Ｃ１２との混合ガスを用いた反応性イオンエツチング法
によりアルミニウム膜を選択エツチングして形成する。
この状態で、配線層３０段差は急峻なものである。なお
、第１図における配線層のライン巾、スペース巾は約２
μｍである。
、第１図における配線層のライン巾、スペース巾は約２
μｍである。
次に、例えばスパッタ用ターゲットとして高純度石英ガ
ラス（Ｓｉ０２）を用い、またスパッタリングカスとし
てアルゴン（Ａｒ）を用いたＲＦバイアススパッタリン
グによりアルミニウム配線層３上に酸化シリコン膜４を
形成する際、例えば、Ａｒ圧力を１０ｍＴｏｒｒ！ター
ゲットおよび基板側に印加される直流負′亀圧をそれぞ
れ一６００Ｖ、−１７０Ｖ として、３０分スパッタリ
ングを行なった状態は第２図に示したように、酸化シリ
コン膜４は平担部のみに約ｔｓｏｏＸ遍ｉしｓ ；フＱ
圭多云配線脇ｉの縁部は約４５ｉのテーパーをもつよう
にエツチングされる。即ち、基板側の直流負電圧が太き
いため、配線層の縁部では酸化シリコン膜の堆積速度よ
りも、スパッタリング速度の方がその入射角依存性のた
めに大きくなるので、配線層の縁部は露出することにな
り、その結果として、配線層の縁部はイオンでスパッタ
エツチングされるが、その際の入射角依存性のために約
４５度のテーパーをもつようになる。
ラス（Ｓｉ０２）を用い、またスパッタリングカスとし
てアルゴン（Ａｒ）を用いたＲＦバイアススパッタリン
グによりアルミニウム配線層３上に酸化シリコン膜４を
形成する際、例えば、Ａｒ圧力を１０ｍＴｏｒｒ！ター
ゲットおよび基板側に印加される直流負′亀圧をそれぞ
れ一６００Ｖ、−１７０Ｖ として、３０分スパッタリ
ングを行なった状態は第２図に示したように、酸化シリ
コン膜４は平担部のみに約ｔｓｏｏＸ遍ｉしｓ ；フＱ
圭多云配線脇ｉの縁部は約４５ｉのテーパーをもつよう
にエツチングされる。即ち、基板側の直流負電圧が太き
いため、配線層の縁部では酸化シリコン膜の堆積速度よ
りも、スパッタリング速度の方がその入射角依存性のた
めに大きくなるので、配線層の縁部は露出することにな
り、その結果として、配線層の縁部はイオンでスパッタ
エツチングされるが、その際の入射角依存性のために約
４５度のテーパーをもつようになる。
次に、前記基板側に印加される直流負電圧を低くしたＲ
Ｆスパッタ法あるいは、ＳｉＨ４とＮ２０ガスを用いた
プラズマＣ■法やＳｉＨ４と０２ガスを用いた減圧Ｃ，
’ＶＤ法によシ絶縁膜として例えば瞼化シリコン膜４′
を約１μｍ被着した状態を第３図に示す。
Ｆスパッタ法あるいは、ＳｉＨ４とＮ２０ガスを用いた
プラズマＣ■法やＳｉＨ４と０２ガスを用いた減圧Ｃ，
’ＶＤ法によシ絶縁膜として例えば瞼化シリコン膜４′
を約１μｍ被着した状態を第３図に示す。
さらにその上に、第２の配線層として膜厚１μｍのアル
ミニウム配線層５を形成した状態を第４図に示す。かく
して形成された酸化シリコン膜４′及びアルミニウム配
線層５は第４図からも判るように傾斜部でも、平担部と
略同じ厚さに被着される。
ミニウム配線層５を形成した状態を第４図に示す。かく
して形成された酸化シリコン膜４′及びアルミニウム配
線層５は第４図からも判るように傾斜部でも、平担部と
略同じ厚さに被着される。
これにより、絶縁層の絶縁性は低下せず、かつ第２層目
の配線の断線が生じ難くなり、素子信頼性が向上するこ
とが判明した。
の配線の断線が生じ難くなり、素子信頼性が向上するこ
とが判明した。
本発明は上述した実施例に限定されるものではない。例
えば第２図に示した工程では酸化シリコン膜４が平担部
で堆積したが、はとんど堆積されない条件で行なっても
本発明は有効である。
えば第２図に示した工程では酸化シリコン膜４が平担部
で堆積したが、はとんど堆積されない条件で行なっても
本発明は有効である。
また、配線層として、アルミニウム膜の場合について述
べたが、 ＭＯ，Ｗ、ｐｔ、Ａｕ等の金属やそれらのシ
リサイド膜さらに多結晶シリコン膜などでもよい。
べたが、 ＭＯ，Ｗ、ｐｔ、Ａｕ等の金属やそれらのシ
リサイド膜さらに多結晶シリコン膜などでもよい。
また、絶縁膜としては、酸化シリコン膜の他、窒化シリ
コンｊ端や、燐、１ｌｉｔ累、硼素等の不純物を含んだ
シリケートガラス膜などでもよい。
コンｊ端や、燐、１ｌｉｔ累、硼素等の不純物を含んだ
シリケートガラス膜などでもよい。
第１図乃至第４図は本発明の一実施例を示す工程断面図
である。 図に於いて １・・・シリコン基板、 ２．４．４’・・・酸化クリコン膜（絶縁層）３．５・
・・アルミニウム膜（配線層）。
である。 図に於いて １・・・シリコン基板、 ２．４．４’・・・酸化クリコン膜（絶縁層）３．５・
・・アルミニウム膜（配線層）。
Claims (2)
- （１）半導体基板上に形成された配線導体上に絶縁膜を
形成する過程において、前記基板側に直流の負電圧を印
加させるバイアススパッタ法により、前記配線導体の周
縁にテーパーをつりる工程を含むことを特徴とする半導
体装置の製造方法。 - （２）配線導体として、アルミニウムを主成分とした膜
を用いたことを特徴とする特許 囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13590783A JPS6028248A (ja) | 1983-07-27 | 1983-07-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13590783A JPS6028248A (ja) | 1983-07-27 | 1983-07-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6028248A true JPS6028248A (ja) | 1985-02-13 |
Family
ID=15162613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13590783A Pending JPS6028248A (ja) | 1983-07-27 | 1983-07-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028248A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4669367A (en) * | 1985-03-26 | 1987-06-02 | Toyota Jidosha Kabushiki Kaisha | Light metal alloy piston |
| JPS6443147A (en) * | 1987-08-11 | 1989-02-15 | Rheon Automatic Machinery Co | Method for molding and storing breads |
-
1983
- 1983-07-27 JP JP13590783A patent/JPS6028248A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4669367A (en) * | 1985-03-26 | 1987-06-02 | Toyota Jidosha Kabushiki Kaisha | Light metal alloy piston |
| JPS6443147A (en) * | 1987-08-11 | 1989-02-15 | Rheon Automatic Machinery Co | Method for molding and storing breads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| US5369053A (en) | Method for patterning aluminum metallizations | |
| JPH0563940B2 (ja) | ||
| JPH01112736A (ja) | 厚膜スピンオン・ガラスを使用する半導体装置の製造方法 | |
| JP2821623B2 (ja) | 半導体装置の製造方法 | |
| JPH0551174B2 (ja) | ||
| US6017816A (en) | Method of fabricating A1N anti-reflection coating on metal layer | |
| JP2650313B2 (ja) | ドライエッチング方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPS63177537A (ja) | 半導体素子の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JP3421861B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| JPH04307958A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPS59215746A (ja) | 半導体装置の製造方法 | |
| JPS58220428A (ja) | 半導体装置の製造方法 | |
| JPS621230A (ja) | パタ−ン形成方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPH09115906A (ja) | 半導体装置の製造方法 |