JPS6028351A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS6028351A JPS6028351A JP13653983A JP13653983A JPS6028351A JP S6028351 A JPS6028351 A JP S6028351A JP 13653983 A JP13653983 A JP 13653983A JP 13653983 A JP13653983 A JP 13653983A JP S6028351 A JPS6028351 A JP S6028351A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- terminal
- value
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は符号化されたデータを送信側から受信側にシリ
アルに伝送するデータ伝送方式に関する。
アルに伝送するデータ伝送方式に関する。
〔発明の技術的背景およびその問題点〕従来、符号化さ
れたデータのシリアルな伝送は、符号化した情報（例え
ば“０″、１″）の各ビットごとに２つの電圧（）・イ
レベルの電圧とローレベルの電圧）を割やあて、この電
圧を順次伝送路を介して送信側から′受信側に伝達する
ことによって行っている。
れたデータのシリアルな伝送は、符号化した情報（例え
ば“０″、１″）の各ビットごとに２つの電圧（）・イ
レベルの電圧とローレベルの電圧）を割やあて、この電
圧を順次伝送路を介して送信側から′受信側に伝達する
ことによって行っている。
第１図は従来の伝送方式の説明図である。例えば９ピツ
トの情報として” ０１０１１０００１ ’ ？伝送し
よう′とするときは、伝送路の電位を第１図に示す如く
、ローレベル（以下″Ｌ”といつ）→ハイレベル（以下
″Ｈ＃という）→″′Ｌ＃→６Ｈ＃→“Ｈ”→１％ Ｌ
ＩＩ→″Ｌ＃→″ＩＬｊ→″′Ｈ＃と順次変化させる
。しかし、この方法によって符号化された情報を伝送す
ると、ビットごとに信号（“Ｈ″または“Ｌ＃の電圧）
全シリアルに伝達させるため、伝送時間が長くかかる。
トの情報として” ０１０１１０００１ ’ ？伝送し
よう′とするときは、伝送路の電位を第１図に示す如く
、ローレベル（以下″Ｌ”といつ）→ハイレベル（以下
″Ｈ＃という）→″′Ｌ＃→６Ｈ＃→“Ｈ”→１％ Ｌ
ＩＩ→″Ｌ＃→″ＩＬｊ→″′Ｈ＃と順次変化させる
。しかし、この方法によって符号化された情報を伝送す
ると、ビットごとに信号（“Ｈ″または“Ｌ＃の電圧）
全シリアルに伝達させるため、伝送時間が長くかかる。
例えば、９ビツトの情報を伝送するためには、１ビツト
の情報を９回伝送するだけの時間が必要になる。
の情報を９回伝送するだけの時間が必要になる。
本発明は上記の従来技術の欠点に鑑みてなされたもので
、符号化されたデータを送信側から受信側に伝送するの
に要する時間を、短くすることのできるデータ伝送方式
を提供することを目的とする。
、符号化されたデータを送信側から受信側に伝送するの
に要する時間を、短くすることのできるデータ伝送方式
を提供することを目的とする。
上記の目的を実現するため本発明は、符号化された複数
のビットからなるデータをその値に対応する電圧値の信
号に変換し、この電圧を順次送信側から受信側に伝達し
、受信側において符号化されたデータに復帰させるデー
タ伝送方式全提供するものである。
のビットからなるデータをその値に対応する電圧値の信
号に変換し、この電圧を順次送信側から受信側に伝達し
、受信側において符号化されたデータに復帰させるデー
タ伝送方式全提供するものである。
添付図面の第２図および第３図全参照して本発明の一実
施例を説明する。第２図は同実施例に係る伝送方式の送
信側および受信側における符号化データの値と、伝送路
を伝達される電圧値との関係を説明するグラフである。
施例を説明する。第２図は同実施例に係る伝送方式の送
信側および受信側における符号化データの値と、伝送路
を伝達される電圧値との関係を説明するグラフである。
９ビツトの符号化データを例えば３ビツトづつの情報の
組でまとめ、それぞれの情報の組の値に電圧値を対応さ
せる。
組でまとめ、それぞれの情報の組の値に電圧値を対応さ
せる。
このようにすると、例えば３ビツトの情報は２３＝８段
階の電圧値によって表現することができる。
階の電圧値によって表現することができる。
第３図は第２図に示す方式を実現するための装置の回路
図で、第１図（、）は送信側を示し、第１図（ｂ）は受
信側を示している。ＣＰＵ １はインターフェース回路
２との藺で、データバス３、アドレスバス４およびコン
トロールバス５を介してデータを相互に授受する。イン
タフェース回路２は例えば３つのポートＰ。、 Ｐｌ、
Ｐ２を有しており、各ボー）′ＰｏＩ Ｐ□、Ｐ２’
ｉそれぞれ符号化データのビットに対応させて３ビツト
のデータを出力する。すなわち、対応するビットの符号
が”１″のときは”■”の電圧を出力し、“０′のとき
は”Ｌ″の電圧全出力する。ボー）Ｐ。、Ｐ工、 Ｐ２
の出力はそれぞれ抵抗ヲ介してトランジスタアレイ６
を形成するｕｐｎ トランジスタＱ、、 Ｑ２． Ｑ３
のベース端子に与えられ、“Ｈ”のときは対応するト
ランジスタＱｌ、 Ｑ２． Ｑ３をＯＮさせ、“Ｌ＃の
ときはそれらをＯＦＦさせる。
図で、第１図（、）は送信側を示し、第１図（ｂ）は受
信側を示している。ＣＰＵ １はインターフェース回路
２との藺で、データバス３、アドレスバス４およびコン
トロールバス５を介してデータを相互に授受する。イン
タフェース回路２は例えば３つのポートＰ。、 Ｐｌ、
Ｐ２を有しており、各ボー）′ＰｏＩ Ｐ□、Ｐ２’
ｉそれぞれ符号化データのビットに対応させて３ビツト
のデータを出力する。すなわち、対応するビットの符号
が”１″のときは”■”の電圧を出力し、“０′のとき
は”Ｌ″の電圧全出力する。ボー）Ｐ。、Ｐ工、 Ｐ２
の出力はそれぞれ抵抗ヲ介してトランジスタアレイ６
を形成するｕｐｎ トランジスタＱ、、 Ｑ２． Ｑ３
のベース端子に与えられ、“Ｈ”のときは対応するト
ランジスタＱｌ、 Ｑ２． Ｑ３をＯＮさせ、“Ｌ＃の
ときはそれらをＯＦＦさせる。
トランジスタＱｌ、 Ｑ２． Ｑ３ のコレクタ端子は
それぞれプルアップ抵抗Ｒｏ ｆ介してＶｃｃ（＝２４
Ｖ）電源に接続され、トランジスタアレイ６の出力は抵
抗値がそれぞれＲ，２Ｒ，４Ｒ，４Ｒの抵抗で形成され
る抵抗分割回路７を介して端子８ａから出力される。
それぞれプルアップ抵抗Ｒｏ ｆ介してＶｃｃ（＝２４
Ｖ）電源に接続され、トランジスタアレイ６の出力は抵
抗値がそれぞれＲ，２Ｒ，４Ｒ，４Ｒの抵抗で形成され
る抵抗分割回路７を介して端子８ａから出力される。
第３図（ａ）の端子８ａにおける電圧値の変化は、図示
しない伝送路を介して第３図（ｂ）の端子８．に伝達さ
れる。端子８．に与えられた所定の電圧値の信号は、例
えばツェナー電圧が１８Ｖ、 １５Ｖ、 １２Ｖ、 ９
Ｖ。
しない伝送路を介して第３図（ｂ）の端子８．に伝達さ
れる。端子８．に与えられた所定の電圧値の信号は、例
えばツェナー電圧が１８Ｖ、 １５Ｖ、 １２Ｖ、 ９
Ｖ。
６Ｖ、 ３ＶのツェナーダイオードＤ１〜Ｄ６および導
線９を介して、トランジスタプレイ１０ヲ構成するトラ
ンジスタＱ４〜Ｑ９ （但し、第３１図（ｂ）ではトラ
ンジスタＱ７のみ図示する）のそれぞれのベースに与え
られる。トランジスタＱ４〜Ｑ９のエミッタはそれぞれ
接地され、コレクタは抵抗値ｒの抵抗を介してＶｃｃ
（＝５Ｖ ）電源に接続される。エンコーダ１１は端子
り。−Ｄ７に入力された信号から最上位の”Ｈ”を検出
し、対応する信号を端子Ｐｏ、Ｐｉ、Ｐ２からバイナリ
−コードで出力する。
線９を介して、トランジスタプレイ１０ヲ構成するトラ
ンジスタＱ４〜Ｑ９ （但し、第３１図（ｂ）ではトラ
ンジスタＱ７のみ図示する）のそれぞれのベースに与え
られる。トランジスタＱ４〜Ｑ９のエミッタはそれぞれ
接地され、コレクタは抵抗値ｒの抵抗を介してＶｃｃ
（＝５Ｖ ）電源に接続される。エンコーダ１１は端子
り。−Ｄ７に入力された信号から最上位の”Ｈ”を検出
し、対応する信号を端子Ｐｏ、Ｐｉ、Ｐ２からバイナリ
−コードで出力する。
次に、下記の表を参照して第３図に示す装置の動作全説
明する。
明する。
Ｐ −Ｐ ８ Ｄ７〜ＤｏＰ６−ｐ６
３１ Ｂ
０００ ’２１ｖ ０００００００１ ０００００１
１８ｖ ００００００１１ ００１０１０ １５ｖ ０
００００１１１ ０１００１１ １２ｖ ００００１１
１１ ０１１１００ ９ｖ ０００１１１１１ １００
１０１ ６ｖ ００１１１１１１ １０１１１０ ３ｖ
０１１１１１１１ 、 １１０１１１ ０ｖ １１１
１１１１１ １１１表はポートＰ。〜Ｐ２から出力され
るデータと、端子８ａの電圧値と、エンコーダ入力り。
１８ｖ ００００００１１ ００１０１０ １５ｖ ０
００００１１１ ０１００１１ １２ｖ ００００１１
１１ ０１１１００ ９ｖ ０００１１１１１ １００
１０１ ６ｖ ００１１１１１１ １０１１１０ ３ｖ
０１１１１１１１ 、 １１０１１１ ０ｖ １１１
１１１１１ １１１表はポートＰ。〜Ｐ２から出力され
るデータと、端子８ａの電圧値と、エンコーダ入力り。
−Ｄ７ に入力されるデータと、端子Ｐｏ〜Ｐ２から出
力されるデータとの対応を示すものでおる。
力されるデータとの対応を示すものでおる。
ボー）Ｐ。−Ｐ２から出力されるデータが’ ｏｏｏ
’のときは、トランジスタＱ１．Ｑ２．Ｑ３のベースに
は′Ｌ＃の電圧が与えられるので、仁れらは全てＯＦＦ
Ｌ、てコレクタの電位はＶｃｅ ＝ ２４Ｖに上げら
れる（但し、プルアップ抵抗Ｒ。ヲＲ８くＲととること
によりＲＯによる電圧降下を無視する）。このとき、端
子８ａの電圧値υは υ＝ Ｘ Ｍａｃ ＝ ２１ （Ｖ） （４Ｒ／２Ｒハ）＋４Ｒ となる。
’のときは、トランジスタＱ１．Ｑ２．Ｑ３のベースに
は′Ｌ＃の電圧が与えられるので、仁れらは全てＯＦＦ
Ｌ、てコレクタの電位はＶｃｅ ＝ ２４Ｖに上げら
れる（但し、プルアップ抵抗Ｒ。ヲＲ８くＲととること
によりＲＯによる電圧降下を無視する）。このとき、端
子８ａの電圧値υは υ＝ Ｘ Ｍａｃ ＝ ２１ （Ｖ） （４Ｒ／２Ｒハ）＋４Ｒ となる。
ボートＰ１〜Ｐ３の出力が“００１″のときはトランジ
スタＱ１．Ｑ２がＯＦＦ ｌ、てトランジスタＱ３がＯ
Ｎし、端子８ａの電位はυ＝１８ｖに上げられる。以下
、同様にしてボートＰ工〜Ｐ３の出力に対応して端子８
ａの電位が表のようにめられる。
スタＱ１．Ｑ２がＯＦＦ ｌ、てトランジスタＱ３がＯ
Ｎし、端子８ａの電位はυ＝１８ｖに上げられる。以下
、同様にしてボートＰ工〜Ｐ３の出力に対応して端子８
ａの電位が表のようにめられる。
このようにして、ボー）Ｐ工〜Ｐ３より出力された３ビ
ツトの符号化データは、端子８＆から８段階に値の変化
する電圧として送信されることになる。
ツトの符号化データは、端子８＆から８段階に値の変化
する電圧として送信されることになる。
伝送路の電圧は端子８ｂ２！ｉ−介してツェナーダイオ
ードＤ□〜Ｄ６および導線９により受け取られ、トラン
ジスタＱ４〜Ｑ９が駆動させられる。例えば、１２Ｖの
電圧が与えられるときは、トランジスタＱ４゜Ｑ５．Ｑ
６のペースはＬ’になυ、 トランジスタシ〜Ｑ９のベ
ースは”Ｈ′になる。従って、トランジスタＱ４． Ｑ
５はＯＦＦ Ｌ、、 トランジスタＱ６〜Ｑ１゜はＯＮ
するので、エンコーダ入力Ｄｏ−Ｄ３は、′Ｈ”でＤ４
〜Ｄ７はＬ＃になる。エンコーダは最上位の”Ｈ″を検
出し、それに対応する信号をバイナ・ノーコードで端子
Ｐδ〜Ｐ２より出力する。例えば上記の例の場合には、
最上位の”Ｈ＃はエンコーダ入力Ｄ３であるので、”
０１１ ＃が出力されることになる。
ードＤ□〜Ｄ６および導線９により受け取られ、トラン
ジスタＱ４〜Ｑ９が駆動させられる。例えば、１２Ｖの
電圧が与えられるときは、トランジスタＱ４゜Ｑ５．Ｑ
６のペースはＬ’になυ、 トランジスタシ〜Ｑ９のベ
ースは”Ｈ′になる。従って、トランジスタＱ４． Ｑ
５はＯＦＦ Ｌ、、 トランジスタＱ６〜Ｑ１゜はＯＮ
するので、エンコーダ入力Ｄｏ−Ｄ３は、′Ｈ”でＤ４
〜Ｄ７はＬ＃になる。エンコーダは最上位の”Ｈ″を検
出し、それに対応する信号をバイナ・ノーコードで端子
Ｐδ〜Ｐ２より出力する。例えば上記の例の場合には、
最上位の”Ｈ＃はエンコーダ入力Ｄ３であるので、”
０１１ ＃が出力されることになる。
上記の如く本発明によれば、符号化された複数のビット
からなるデータをその値に対応する電圧値の信号に変換
し、この電圧を順次送信側から受信側に伝達し、受信側
において符号化されたデータに復帰させるようにしたの
で、数ビット分の情報を１回で伝達することができ、伝
送時間の短縮を実現することができる。また、１回の信
号伝達によって伝送する情報量が増えるので、全体の情
報伝送量を増大させることができる。
からなるデータをその値に対応する電圧値の信号に変換
し、この電圧を順次送信側から受信側に伝達し、受信側
において符号化されたデータに復帰させるようにしたの
で、数ビット分の情報を１回で伝達することができ、伝
送時間の短縮を実現することができる。また、１回の信
号伝達によって伝送する情報量が増えるので、全体の情
報伝送量を増大させることができる。
第１図は従来方式の説明図、第２図は本発明の一実施例
に係る伝送方式の説明図、第３図は第２図の実施例を実
現するための装置の回路図である。 ６．１０・・・トランジスタアレイ、Ｄ１〜Ｄ６・・・
ツェナーダイオード、９・・・導線。 出願人代理人 猪 股 清
に係る伝送方式の説明図、第３図は第２図の実施例を実
現するための装置の回路図である。 ６．１０・・・トランジスタアレイ、Ｄ１〜Ｄ６・・・
ツェナーダイオード、９・・・導線。 出願人代理人 猪 股 清
Claims (1)
- 複数ビットの符号化データを送信側から受信側にシリア
ルに伝送するデータ伝送方式において、送信側で前記複
数ビットの符号化データをこのデータの値に対応する電
圧値の電圧データに変換し、この電圧データを受信側に
順次伝送し、受信側で前記電圧データをこの電圧値に対
応する値の複数ビットの符号化されたデータに変換する
ことを特徴とするデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13653983A JPS6028351A (ja) | 1983-07-26 | 1983-07-26 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13653983A JPS6028351A (ja) | 1983-07-26 | 1983-07-26 | デ−タ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6028351A true JPS6028351A (ja) | 1985-02-13 |
Family
ID=15177552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13653983A Pending JPS6028351A (ja) | 1983-07-26 | 1983-07-26 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028351A (ja) |
-
1983
- 1983-07-26 JP JP13653983A patent/JPS6028351A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5148389A (en) | Modular expansion bus configuration | |
| US4438432A (en) | Information display apparatus | |
| JPS5810236A (ja) | インタ−フエイス回路 | |
| AU583436B2 (en) | Data transmission system | |
| JP2007511118A (ja) | 伝送媒体によってデータユニットを送り、受信する方法および装置 | |
| EP1816570A3 (en) | Integrated circuit I/O using a high performance bus interface | |
| US3872452A (en) | Floating addressing system and method | |
| JPS60254265A (ja) | バス配置及び装置ユニツトにアドレスを提供する方法 | |
| CA1158775A (en) | Computer annotation system | |
| US3952247A (en) | Level indicating apparatus for P.C.M. transmitting system | |
| US4691364A (en) | Bit pattern conversion apparatus | |
| US6266722B1 (en) | Multi-value logic device, bus system of multi-value logic devices connected with shared bus, and network system of information processors loaded with multi-value logic devices and connected with shared network | |
| EP0905947A2 (en) | Modulation/demodulation method and apparatus | |
| JPS60140982A (ja) | デジタル符号語を検出する方法および装置 | |
| US4150438A (en) | Interfaces for connecting coded and non-coded data transmission systems | |
| JPS6028351A (ja) | デ−タ伝送方式 | |
| US3691554A (en) | Code converters | |
| US6122296A (en) | Multiplexer utilizing variable resistance, analog-to digital conversion, and/or digital-to-analog conversion | |
| KR19990070906A (ko) | 데이터 버스 압축 방법 및 그 장치 | |
| EP0191459A3 (en) | Waveform shaping circuit | |
| US4409587A (en) | Altimeter code converter | |
| US4394653A (en) | Bi-directional drive multiplexed display system | |
| US3993980A (en) | System for hard wiring information into integrated circuit elements | |
| US4196360A (en) | Interface driver circuit | |
| US5313619A (en) | External clock unit for a computer |