JPS6029243Y2 - 電子時計における時刻値入力装置 - Google Patents

Description

【考案の詳細な説明】 この考案は、電子時計における計数回路に対して時刻値
を入力設定する時刻値入力装置に関する。

基準発振源からの基準クロックパルスを計数して得られ
た計数値により時刻を表示する電子時計にあっては、例
えば時刻合わせに際して時刻表示信号を発生する計時計
数回路等の計数回路に時刻値を入力設定する必要があり
、この場合計数回路に対して外部から手動により計数信
号を供給し所定の値に設定するものである。

このような計数回路に対する計数入力手段としては、キ
ー操作毎に１つのパルス信号を発生し、このパルス信号
を計数回路に計数信号として供給することが考えられる
が、このような手段では非常に少ない数の計数歩進を行
なわせる場合には、キーの操作毎に１計数が確実に行な
われるため効果的であるが、大きい数の計数歩進を行な
わせる場合には、非常に多くの操作回数を必要としキー
操作が極めて煩雑となる。

また、このような欠点を改善する手段として、キーを操
作している間、特定の周波数の計数信号を連続的に計数
回路に供給し、キーの継続操作で計数回路を自動的に連
続的に歩進させることも考えられる。

しかし、このような手段では、大きな数の計数入力は容
易であるが、正確な数の計数入力を行なわせるには、キ
ー操作を連続入力される計数信号に合致させて正確に操
作しなければならず、正確な計数入力操作を行なわせる
ことが困難であり、特に１計数値の入力操作が困難であ
る。

この考案は上記のような欠点を改善し、電子時計におけ
る計数回路に対する時刻値の入力設定に際し小さな値の
場合であってもまた大きい値の場合であっても、常に正
確に且つ確実に入力できるようにし、例えば計時計数回
路の時刻合わせ等も容易に且つ効果的に行ない得るよう
にする共に、ＩＣ，ＬＳＩ等の集積化に適した電子時計
における時刻値入力装置を提供しようとするものである
。

以下図面を参照してこの考案の一実施例を説明する。

第１図において１１は時刻値を外部から入力するための
入カキ−であり、このキー１１からは操作されている間
連続して操作出力信号が得られるものである。

この入カキ−１１からの操作信号は、遅延回路１２．１
３に対して従続的に供給される。

この遅延回路１２．１３は、図示しない基準発振器から
の基準クロックパルスをもとに形成された第２図のＡに
示すようなワールドパルスで駆動される１ビツトのレジ
スタで構成され、遅延回路１３の入力側信号、および出
力側からインバータ１４を介して得た信号をそれぞれア
ンド回路１５に前記キー１１の操作信号と共に結合する
。

そして、このアンド回路１５からの出力信号は、オア回
路１６を介して例えば時計数回路等の計数回路１７に計
数命令として結合させる。

また、前記遅延回路１３からの出力信号は、従続して接
続した遅延回路１８，１９．２０に供給し、遅延回路２
０からの出力信号は、キー１１の操作信号および図示し
ない分周回路から導出される周波数のＣＦ信号と共にア
ンド回路２１に結合し、このアンド回路２１からの出力
信号を前記オア回路１６に供給してなる。

尚、上記遅延回路１８〜２０は、それぞれ分周回路から
得られる第２図のＢに示すような２ｐｐｓの信号でシフ
トされる１ビツトのレジスタで構成される。

すなわち、上記のように構成される装置にあって、ます
人カキ−１１を短時間操作すると、ワールドパレスに対
応してその操作信号は遅延回路１２に記憶される。

そして、この記憶状態はワールドパルス１個到来の状態
では遅延回路１２の出力側はｒＩＪであり、遅延回路１
３の出力側はｒ（）Ｊであるので、アンド回路１５の入
力側は全て７１Ｊとなり、アンド回路１５からオア回路
１６を介して計数回路１７に計数命令を与え、１計数歩
進を行なうようになる。

そして、次のワールドパルスが到来する時点では、遅延
回路１２，１３共にその記憶内容が７１Ｊとなるために
計数回路１７の歩進は行なわれない。

すなわち、ワールドパルスの間隔を、キー１１の通常の
１操作期間より充分小さくなるように設定しておけば、
キー１１の通常の１操作で計数回路１７は１計数歩進さ
れるものである。

また、入カキ−１１の操作を、通常の操作のようにすぐ
解除しないで継続操作を行なうと、遅延回路１３から出
力信号１１ヨが得られた後、その信号は２ｐｐｓの信号
により遅延回路１８，１９゜２０に順次シフトされ、１
．５秒後に遅延回路２０の出力がｒＩＪとなり、アンド
回路２０にゲート信号が与えられるようになる。

そして、この時キー１１がまだ操作されているとすると
、このアンド回路２１のゲートが開かれ、第２図Ｃに示
すようなＣＦ信号が計数回路１７に計数命令としてキー
１１の操作されている関与えられ、連続的に計数歩進す
るようになる。

すなわち、第２図りのようにキー操作信号が得られたと
すると、遅延回路１２．１３の記憶内容はワールドパル
スで同図Ｅ、 ＦのようにｒＩＪとされる。

そしてさらに２ｐｐＳの信号により遅延回路１８，１９
．２０が順次駆動され、その記憶内容は同図Ｇ、 Ｈ，
Ｉに示すようになる。

そして、計数回路１７に対する計数信号は、同図Ｊに示
すようにキー１１の操作時に１個得られた後、遅延回路
２０がｒＩＪとされて以＠ＣＦ信号にもとづく計数信号
が連続的に得られるものである。

したがって、上記のような電子時計の時刻値入力装置に
よれば、入カキ−１１を遅延回路２０から出力信号１１
ヨが得られるようになる以前に解除するように短時間操
作すれば、キー１１の操作毎に１計数歩進できるもので
ある。

そして、入カキ−１１を遅延回路２０から出力″Ｌが得
られる状態以後まで継続操作すれば、計数回路１７はＣ
Ｆ信号により連続計数歩進されるものであり、大きい数
の計数歩進も簡単に実施し得るものである。

以上のようにこの考案にあっては、入カキ−の操作時間
の選定によって１計数歩進、および多数計数歩進を任意
選択的に実施できるようになるものであり、入カキ−１
１の操作を検知する手段における検知用パルスに、基準
クロックパルスに基づいて形成された短い周期のワール
ドパルスを用いるようにしたので、入カキ−１１の操作
によつて直ちに１計数パルス信号が得られ、また連続計
数パルス信号が出力されるまでの時間を計数する遅延回
路１８，１９．２０は、上記基準クロックパルスが分周
回路で分周された信号、すなわち上記ワールドパルスに
同期した周期の長い２ｐｐｓの信号によって動作させる
ようにしたので、１計数パルス信号の発生から連続計数
信号の発生までの時間を確実に且つ充分に取ることが可
能をなるものであり、１計数動作を行うためのスイッチ
のＯＮ、 ＯＦＦをゆっくり行っても、連続計数が行わ
れるおそれがなく、電子時計における計数回路に対する
時刻値の入力設定を数の大小に関わらず、容易且つ確実
に実施できるようになり、その効果は著しいものである
。

【図面の簡単な説明】

第１図はこの考案の一実施例に係る電子時計の時刻値入
力装置を説明する構成国、第２図は上記実施例を説明す
る各部信号波形図である。 １１・・・・・・入カキ−１２，１３，１８〜２０・・
・・・・遅延回路、１７・・・・・・計数回路。

Claims (1)

【実用新案登録請求の範囲】
1. 基準クロックパルスを計数する計数回路にて得られる計
   時情報により少なくとも時刻を表示する電子時計におい
   て、外部より前記計数回路に時刻値を設定するために計
   数パルス信号を入力する唯一の入カキ−と、この入カキ
   −の操作を前記基準クロックパルスに基づいて形成され
   た周期が短い第１のパルス信号によって検知する検知手
   段と、この検知手段によって検知された信号により１計
   数パルス信号を発生する回路と、前記第１のパルス信号
   に比べて充分に長い周期を有し且つ前記第１のパルス信
   号に同期した第２のパルス信号により前記入力キー操作
   に伴なう信号を遅延動作させる遅延回路と、この遅延回
   路からの信号および前記入力キー操作に伴なう信号でゲ
   ートが開かれ連続計数パルス信号を導出するゲート回路
   とを具備し、前記入カキ−の短時間操作および継続操作
   で１計数パルス信号および連続計数パルス信号を前記計
   数回路へ選択的に供給するようにしてなる電子時計にお
   ける時刻値入力装置。