JPS6029781A - モノクロビデオ信号のインタフエ−ス回路検査方式 - Google Patents
モノクロビデオ信号のインタフエ−ス回路検査方式Info
- Publication number
- JPS6029781A JPS6029781A JP58137814A JP13781483A JPS6029781A JP S6029781 A JPS6029781 A JP S6029781A JP 58137814 A JP58137814 A JP 58137814A JP 13781483 A JP13781483 A JP 13781483A JP S6029781 A JPS6029781 A JP S6029781A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- delay
- interface circuit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、モノクロビデオ信号のインタフェース回路検
査方式に係り、たとえばパソコンのインタフェース回路
検査において、特に、モノクロビデオ信号のインタフェ
ース回路検査に好適なようにしたモノクロビデオ信号の
インタフェース回路検査方式に関するものである。
査方式に係り、たとえばパソコンのインタフェース回路
検査において、特に、モノクロビデオ信号のインタフェ
ース回路検査に好適なようにしたモノクロビデオ信号の
インタフェース回路検査方式に関するものである。
まず、第１図は、従来のモノクロビデオ信号のインタフ
ェース回路検査方式に供される検査装置ρ略示ブロック
図を示し、以下、このブロック図に従って説明する。
ェース回路検査方式に供される検査装置ρ略示ブロック
図を示し、以下、このブロック図に従って説明する。
通常、たとえば、パソコンから出力されるモノクロビデ
オ信号のインタフェース回路検査は、第１図に示すよう
に、フロッピーディスク１．モノクロディスプレイ３．
キーボード４が、検査対象パソコン２に接続されている
。
オ信号のインタフェース回路検査は、第１図に示すよう
に、フロッピーディスク１．モノクロディスプレイ３．
キーボード４が、検査対象パソコン２に接続されている
。
ここで、キーボード４により検査開始のキー久方を行う
と、フロッピーディスク１より検査用プログラムが検査
対象パソコン２に入力されて検査が始寸り、モノクロデ
ィスプレイ３に検査用パターンが表示される。このパタ
ーンを、オペレータが、誤表示がないかどうかの目視検
査４ｏを行い、インタフェース回路の合否判定を行って
いる。
と、フロッピーディスク１より検査用プログラムが検査
対象パソコン２に入力されて検査が始寸り、モノクロデ
ィスプレイ３に検査用パターンが表示される。このパタ
ーンを、オペレータが、誤表示がないかどうかの目視検
査４ｏを行い、インタフェース回路の合否判定を行って
いる。
しかし、このような目視検査法では、検査時間がかかり
、寸だ、細かいビット落ちやピントずれなどは、人間の
目では検査が困難で、オペレータの疲労にもつながり、
作業能率が悪かったものである。
、寸だ、細かいビット落ちやピントずれなどは、人間の
目では検査が困難で、オペレータの疲労にもつながり、
作業能率が悪かったものである。
そこで、−これらを自動化し、高速で高信頼性の検査方
式が必要となってきた。
式が必要となってきた。
本発明は、上記した従来技術の欠点をなくし、上記要請
にも応じて、たとえばパソコンのモノクロビデオ信号の
インタフェース回路を高速に、しかも精度良く検査を行
う自動検査方式に係るモノクロビデオ信号のインクフェ
ース回路検査方式の提供を、その目的とするものである
。
にも応じて、たとえばパソコンのモノクロビデオ信号の
インタフェース回路を高速に、しかも精度良く検査を行
う自動検査方式に係るモノクロビデオ信号のインクフェ
ース回路検査方式の提供を、その目的とするものである
。
本発明に係るモノクロビデオ信号のインタフェース回路
検査方式は、モノクロビデオ信号をＴＴＬビデオ信号に
変換し、そのＴＴＬビデオ信号と、１６ＭＨｚドツト周
波数（画面表示１ドツト６０ｎｓ）の基本クロックとの
位相ずれを、ディレー回路を含むタイミング回路により
タイミング補正を行うようにし、これにより上記ビデオ
信号と基本クロックとの位相のずれた信号を含め、ＴＴ
Ｌビデオ信号の１ドツト５Ｑｎｓのほぼ中央でサンプリ
ングを可能として検査するようにしたものである。
検査方式は、モノクロビデオ信号をＴＴＬビデオ信号に
変換し、そのＴＴＬビデオ信号と、１６ＭＨｚドツト周
波数（画面表示１ドツト６０ｎｓ）の基本クロックとの
位相ずれを、ディレー回路を含むタイミング回路により
タイミング補正を行うようにし、これにより上記ビデオ
信号と基本クロックとの位相のずれた信号を含め、ＴＴ
Ｌビデオ信号の１ドツト５Ｑｎｓのほぼ中央でサンプリ
ングを可能として検査するようにしたものである。
なお付記すると、次のとおりである。
本発明によるモノクロビデオ信号のインタフェース回路
検査方式は、オペレータによる目視検査方式に代るもの
であり、ビデオ信号をＴＴＬビデオ信号に変換するコン
パレータ、基本クロックをカウントするカウンタ、サン
プリングタイミング調整用のディレー回路、データ処理
・ディレー回路制御を行うマイクロコンピュータなどに
より構成されたものによる自動検査方式である。
検査方式は、オペレータによる目視検査方式に代るもの
であり、ビデオ信号をＴＴＬビデオ信号に変換するコン
パレータ、基本クロックをカウントするカウンタ、サン
プリングタイミング調整用のディレー回路、データ処理
・ディレー回路制御を行うマイクロコンピュータなどに
より構成されたものによる自動検査方式である。
特徴としては、ビデオ信号が１ドツト６０ｎＳと高速で
あることと、１６ＭＨｚドツト周波数の基本クロックと
ビデオ信号の位相ずれが、個々のワークにより異なるこ
とが大きな問題であり、この位相ずれをディレー回路に
より調整し、データサンプリングする際、１ドツト６０
ｎＳのほぼ中央でサンプリングするような回路構成とし
、ジーツタなどがあった場合でも異常なくサンプリング
できるようにした点である。
あることと、１６ＭＨｚドツト周波数の基本クロックと
ビデオ信号の位相ずれが、個々のワークにより異なるこ
とが大きな問題であり、この位相ずれをディレー回路に
より調整し、データサンプリングする際、１ドツト６０
ｎＳのほぼ中央でサンプリングするような回路構成とし
、ジーツタなどがあった場合でも異常なくサンプリング
できるようにした点である。
マタ、マイクロコンピュータにより、検出位置を設定し
、クロックカウンタ、ラスタカウンタにより一致信号を
とり出し、自由に検出位置をとり。
、クロックカウンタ、ラスタカウンタにより一致信号を
とり出し、自由に検出位置をとり。
出すことができるようにしたものである。
本発明に係るモノクロビデオ信号のインタフェース回路
検査方式の一実施例を、第２図ないし第４図を参照して
説明する。
検査方式の一実施例を、第２図ないし第４図を参照して
説明する。
ここで、第２図は、本発明のモノクロビデオ信号のイン
タフェース回路検査方式の一実施例に供される検査装置
のブロック図、第３図は、そのタイミングチャート図、
第４図は、その初期設定のフローチャート図である。
タフェース回路検査方式の一実施例に供される検査装置
のブロック図、第３図は、そのタイミングチャート図、
第４図は、その初期設定のフローチャート図である。
図で、２は検査対象パソコン、５はコンパレータ、６は
シフトレジスタ、７はマイクロコンピュータ、８，１５
．２０はＤフリップフロップ、９゜１６はＲＳフリップ
フロップ、１０，１７はＡＮＩ）回路、１１，１８はカ
ウンタ、１２．１９はレジスタ、１３はタップ付ディレ
ーライン、１４はマルチプレクサ、２１はクロックカウ
ンタ、２２はラスタカウンタ、２３はＮＡＮＤ回路であ
る。
シフトレジスタ、７はマイクロコンピュータ、８，１５
．２０はＤフリップフロップ、９゜１６はＲＳフリップ
フロップ、１０，１７はＡＮＩ）回路、１１，１８はカ
ウンタ、１２．１９はレジスタ、１３はタップ付ディレ
ーライン、１４はマルチプレクサ、２１はクロックカウ
ンタ、２２はラスタカウンタ、２３はＮＡＮＤ回路であ
る。
また、２４はビデオ信号、２５は’Ｉ’ Ｔ Ｌビデオ
信号、２６はＨ８ｙｎＣ信号、２７は１６Ｍりｏフロツ
ク信号（ディレー）、３２はＩ（ＳｙｎＳ信号（１６Ｍ
クロック同期、ディレー）、３３はカウンタゲート、３
４はカウンタクロック、３５はカラム設定値、３６はラ
スク設定値、３７はＶＳｙｎｃ信号、３８はＶＳｙｎｃ
信号（ディレー）、３９はＤＭＡ（直接メモリアクセス
制御による転送）ｔｌそれぞれ示すものである。
信号、２６はＨ８ｙｎＣ信号、２７は１６Ｍりｏフロツ
ク信号（ディレー）、３２はＩ（ＳｙｎＳ信号（１６Ｍ
クロック同期、ディレー）、３３はカウンタゲート、３
４はカウンタクロック、３５はカラム設定値、３６はラ
スク設定値、３７はＶＳｙｎｃ信号、３８はＶＳｙｎｃ
信号（ディレー）、３９はＤＭＡ（直接メモリアクセス
制御による転送）ｔｌそれぞれ示すものである。
しかして、上記のＤフリップフロップ８，１５、肌Ｓフ
リップフロップ９，１６、ＡＮＤ回路１０゜１７、カウ
ンタ１１，１８、レジスタ１２，１９、タップ付ディレ
ーライン１３、マルチプレクサ１４、などは、ディレー
回路を含むタイミング回路を構成するものである。
リップフロップ９，１６、ＡＮＤ回路１０゜１７、カウ
ンタ１１，１８、レジスタ１２，１９、タップ付ディレ
ーライン１３、マルチプレクサ１４、などは、ディレー
回路を含むタイミング回路を構成するものである。
そして、本実施例は、パソコンのモノクロビデオ信号の
インタフェース回路検査方式に係るものである。
インタフェース回路検査方式に係るものである。
第２図において、まず初期設定として、第１水平期間の
１ドツト目にピラトラたて、水平同期信号から第１ドツ
トまでの時間をカウンタで測定する操作を各検査対象パ
ソコンごとに行い、水平同期信号の立ち上がりから第１
ドツトまでの時間を測定する。
１ドツト目にピラトラたて、水平同期信号から第１ドツ
トまでの時間をカウンタで測定する操作を各検査対象パ
ソコンごとに行い、水平同期信号の立ち上がりから第１
ドツトまでの時間を測定する。
この理由としては、２項目おり、一つは、各検査対象パ
ソコンごとに特性が異なるため、毎回初期設定を行い、
自動検査の準備を行うためと、もう一つは、ビデオ信号
と１６ＭＨｚドツト周波数（画面表示１ドツ）６０ｎｓ
）の基本クロックに係る１ ６ＭＨ２（１６Ｍという。
ソコンごとに特性が異なるため、毎回初期設定を行い、
自動検査の準備を行うためと、もう一つは、ビデオ信号
と１６ＭＨｚドツト周波数（画面表示１ドツ）６０ｎｓ
）の基本クロックに係る１ ６ＭＨ２（１６Ｍという。
）同期信号の位相ずれの補正を行い、１ドツ） ５ Ｑ
ｎ ｓのほぼ中央でデータ・サンプリングを行うため
である。
ｎ ｓのほぼ中央でデータ・サンプリングを行うため
である。
次に、その検査装置の回路構成と初期設定とを、あわせ
て説明する。
て説明する。
′すなわち、まず検査対象パソコン２から出力されるビ
デオ信号２４をコンパレータ５でＴＴＬビデオ信号２５
に変換し、シフトレジスタ６ヘデータを送る。
デオ信号２４をコンパレータ５でＴＴＬビデオ信号２５
に変換し、シフトレジスタ６ヘデータを送る。
次に）（Ｓｙｎｃ （水平同期）信号２６’ｒＤフリソ
ゲフロツプ８へ入力し、１６Ｍクロック信号２７に同期
したＨ８ｙｎｃ信号（１６Ｍクロック同期）２８を作り
、この）（Ｓｙｎｃ信号（１６Ｍりｏツク同期）２８か
らＴＴＬビデオ信号２５の立ち上がりまでのパルス幅（
カウンタゲー１−２９）ｔＲｓフリップフロッグ９で作
シ、そのカウンタゲート２９と１６Ｍクロック信号２７
と’ｔＡＮＤ回路１０に入力してカウンタクロック３０
を検出し、その信号をカウンタ１１でカウント（第４図
のイ、カウント数ｎ）し、レジスタ１２で一旦、記憶す
る。
ゲフロツプ８へ入力し、１６Ｍクロック信号２７に同期
したＨ８ｙｎｃ信号（１６Ｍクロック同期）２８を作り
、この）（Ｓｙｎｃ信号（１６Ｍりｏツク同期）２８か
らＴＴＬビデオ信号２５の立ち上がりまでのパルス幅（
カウンタゲー１−２９）ｔＲｓフリップフロッグ９で作
シ、そのカウンタゲート２９と１６Ｍクロック信号２７
と’ｔＡＮＤ回路１０に入力してカウンタクロック３０
を検出し、その信号をカウンタ１１でカウント（第４図
のイ、カウント数ｎ）し、レジスタ１２で一旦、記憶す
る。
これに続いて、最大５ＱｎＳ、間隔５ｎｓ刻みのタップ
付ディレーライン１３を用いて、マイクロコンピュータ
７よりマルチプレクサ１４をコントロールＬ、、１６Ｍ
クロック信号（ディレー）３１を得る。
付ディレーライン１３を用いて、マイクロコンピュータ
７よりマルチプレクサ１４をコントロールＬ、、１６Ｍ
クロック信号（ディレー）３１を得る。
すなわち、第４図の口に示すように、タップＬの逐次切
替えにより５ｎｓ刻みディレー処置を行って、１６Ｍク
ロック信号（ディレー）３１を得るものである。
替えにより５ｎｓ刻みディレー処置を行って、１６Ｍク
ロック信号（ディレー）３１を得るものである。
次に、この１６Ｍクロック信号（ディレー）３１に同期
したＩ（ＳｙｎＣ信号（１６Ｍクロック同期、ディレー
）３２を取り出すために、Ｄフリップフロップ１５を設
け、前記した回路と同様に、Ｈ８：ｙｎｅ信号（１６Ｍ
クロック同期、ディンー勺３２の立ち上がシから、ＴＴ
Ｌビデオ信号２５の立ち上がシまでのパルス幅（カウン
タゲート３３）を、ＲＳフリツズフロツプ１６で作り、
そのカウンタゲート３３゛と１６Ｍクロック信号（ディ
レー）３′１とを、ＡＮＤ回路１７に入プル、カウンタ
クロック３４を検出する。
したＩ（ＳｙｎＣ信号（１６Ｍクロック同期、ディレー
）３２を取り出すために、Ｄフリップフロップ１５を設
け、前記した回路と同様に、Ｈ８：ｙｎｅ信号（１６Ｍ
クロック同期、ディンー勺３２の立ち上がシから、ＴＴ
Ｌビデオ信号２５の立ち上がシまでのパルス幅（カウン
タゲート３３）を、ＲＳフリツズフロツプ１６で作り、
そのカウンタゲート３３゛と１６Ｍクロック信号（ディ
レー）３′１とを、ＡＮＤ回路１７に入プル、カウンタ
クロック３４を検出する。
そして、その信号をカウンタ１８でカウント（第４図の
ハ、カウント数ｍ）し、レジスタ１９で記憶するように
するものでおる。
ハ、カウント数ｍ）し、レジスタ１９で記憶するように
するものでおる。
その後、さきのレジスタ１２と前記レジスタ１９とのデ
ータを、マイクロコンピュータ７で比較（第４図の二）
シ、後者のカウント数ｍが前者のカウント数ｎより１カ
ウント少なくなるまでディレー量を増加していくもので
ある（第４図のＮ１の経路）。
ータを、マイクロコンピュータ７で比較（第４図の二）
シ、後者のカウント数ｍが前者のカウント数ｎより１カ
ウント少なくなるまでディレー量を増加していくもので
ある（第４図のＮ１の経路）。
この操作を行い、カウント数が１少なくなったとき、デ
ィレー量増加を止め、予め用意した条件、（例えば、１
０ｎＳ遅らせた時点で１カウント減少したので、第４図
のホに示すように、あと２５ｎｓ遅らせる、など）によ
り、マイクロコンピュータのソフトウェアでマルチプレ
クサ１４の制御を行い、ディレー量をコントロールし４
、ＴＴＬビデオ信号２５の画面表示１ドツト約６０ｎｓ
のほぼ中央でタイミングがとれるようにする。これを示
すのが第３図Ｃである。
ィレー量増加を止め、予め用意した条件、（例えば、１
０ｎＳ遅らせた時点で１カウント減少したので、第４図
のホに示すように、あと２５ｎｓ遅らせる、など）によ
り、マイクロコンピュータのソフトウェアでマルチプレ
クサ１４の制御を行い、ディレー量をコントロールし４
、ＴＴＬビデオ信号２５の画面表示１ドツト約６０ｎｓ
のほぼ中央でタイミングがとれるようにする。これを示
すのが第３図Ｃである。
なお、第４図ホで、（十＋２５ ｎ ｓディレーという
のは、タップ数ｔ≦５（第４図の二までのディレー量が
５以下、すなわち５ｎＳから２５ｎｓまで）の場合に、
さらに５タツプ、すなわち２５ｎ’Ｓｅ遅らぜることを
示すものである。
のは、タップ数ｔ≦５（第４図の二までのディレー量が
５以下、すなわち５ｎＳから２５ｎｓまで）の場合に、
さらに５タツプ、すなわち２５ｎ’Ｓｅ遅らぜることを
示すものである。
これにより、各ドツトごとにデータサンプリングができ
るようになり、ビデオ信号にジッタなどがあった場合で
も、余裕をもって検出できるようなタイミング構成にな
っているものである。
るようになり、ビデオ信号にジッタなどがあった場合で
も、余裕をもって検出できるようなタイミング構成にな
っているものである。
なお、データサンプリングする場合、サンプリング速度
を高速にして行う方法があるが、基本クロックが１６Ｍ
Ｈ２であり、これ以上の高周波を扱うとなるとＴ Ｔ
Ｌ回路では無理となり、以上説明した方式が必要となっ
たものである。
を高速にして行う方法があるが、基本クロックが１６Ｍ
Ｈ２であり、これ以上の高周波を扱うとなるとＴ Ｔ
Ｌ回路では無理となり、以上説明した方式が必要となっ
たものである。
次に、上記の初期設定が完了したら、どの位置を検出す
るかの点について説明する。
るかの点について説明する。
すなわち、ソフトウェアによって、第２図に示すごとく
、マイクロコンピュータ７よシカラム設定値３５．ラス
タ設定値３Ｇの設定を行い、カラム位置検出の場合、ク
ロックカウンタ２１で１６Ｍクロック（ディレー）３１
をカラン）・シ、ＨＳ ｙ ” Ｃ信号（１６Ｍクロッ
ク同期、ディレー）３２でリセツトヲかける構成になっ
ており、予め設定したカラム位置を検出する。
、マイクロコンピュータ７よシカラム設定値３５．ラス
タ設定値３Ｇの設定を行い、カラム位置検出の場合、ク
ロックカウンタ２１で１６Ｍクロック（ディレー）３１
をカラン）・シ、ＨＳ ｙ ” Ｃ信号（１６Ｍクロッ
ク同期、ディレー）３２でリセツトヲかける構成になっ
ており、予め設定したカラム位置を検出する。
また、ラスタ位置検出は、ラスタカウンタ２２でｆ（Ｓ
ｙｎｃ信号（１６Ｍクロック同期、ディレー）３２をカ
ウントし、ＶＳｙｎｃ （垂直同期）信号（ディレー）
３８でリセットをかける構成になっており、予め設定し
たラスタ位置な検出する。
ｙｎｃ信号（１６Ｍクロック同期、ディレー）３２をカ
ウントし、ＶＳｙｎｃ （垂直同期）信号（ディレー）
３８でリセットをかける構成になっており、予め設定し
たラスタ位置な検出する。
なお、ＶＳｙｎｃ信号（ディレー）３８は、１６Ｍクロ
ック信号（ディレー）３１に同期したＶＳ ｙ ｎ ｃ
信号３７′ｆ：得るために、１〕フリツグフロツプ２０
へ入力して得られたものである。
ック信号（ディレー）３１に同期したＶＳ ｙ ｎ ｃ
信号３７′ｆ：得るために、１〕フリツグフロツプ２０
へ入力して得られたものである。
このカラム、ラスタ検出値と１６Ｍクロック信号（ディ
レー）３１をＮＡＮＤ回路２３に入力し、シフトレジス
タ６、高速データ転送のためのＤＭＡ３９にクロックを
与え、検出データをマイクロコンピュータ７に取り込む
ものでちる。
レー）３１をＮＡＮＤ回路２３に入力し、シフトレジス
タ６、高速データ転送のためのＤＭＡ３９にクロックを
与え、検出データをマイクロコンピュータ７に取り込む
ものでちる。
そして、その検出データと予めマイクロコンピュータ７
のメモリ内に格納されている基準値と比較して、合否の
判定を行うものである。
のメモリ内に格納されている基準値と比較して、合否の
判定を行うものである。
このようにして、１ドツト（ｉＱｎｓという高速で、し
かも、ビデオ信号と１６ＭＨｚ同期信号との間に位相差
があり、タイミングがとれないという信号の波形検査を
、ディレーライン、マルチプレクサなどのタイミング補
正回路を用いて、１ドツト６０Ｉ］Ｓのほぼ中央でデー
タサンプリングがとれるようにし、さらに、マイクロコ
ンピュータにより、“これらの制御を行い、高速で高信
頼性の自動検査方式が可能となったものである。
かも、ビデオ信号と１６ＭＨｚ同期信号との間に位相差
があり、タイミングがとれないという信号の波形検査を
、ディレーライン、マルチプレクサなどのタイミング補
正回路を用いて、１ドツト６０Ｉ］Ｓのほぼ中央でデー
タサンプリングがとれるようにし、さらに、マイクロコ
ンピュータにより、“これらの制御を行い、高速で高信
頼性の自動検査方式が可能となったものである。
しかして、上記実施例に係るものは、・くノコンのモノ
クロビデオ信号のインタフェース回路検査方式に係るも
のであるが、本発明は、上記以外のもののモノクロビデ
オ信号のインタフェース回路検査方式として汎用的なも
のである。
クロビデオ信号のインタフェース回路検査方式に係るも
のであるが、本発明は、上記以外のもののモノクロビデ
オ信号のインタフェース回路検査方式として汎用的なも
のである。
以上説明したように、本発明によれば、モノクロビデオ
信号のインタフェース回路検査の自動化が可能となり、
従来の目視検査による欠点を解消でき、高信頼性と高速
な検査方式が可能となったもので、実用的にすぐれた効
果を奏する発明ということができる。
信号のインタフェース回路検査の自動化が可能となり、
従来の目視検査による欠点を解消でき、高信頼性と高速
な検査方式が可能となったもので、実用的にすぐれた効
果を奏する発明ということができる。
第１図は、従来のモノクロビデオ信号のインタフェース
回路検査方式に供される検査装置の略示ブロック図、第
２図は、本発明のモノクロビデオ信号のインタフェース
回路検査方式の一実施例に供される検査装置のブロック
図、第３図は、そのタイミングチャート図、第４図は、
その初期設定のフローチャート図である。 ２・・・検査対象パソコン、５・・・コンノくし〜り、
６・・シフトレジスタ、７・・・マイクロコンピュータ
、８゜１５．２０・・・Ｄフリップフロップ、９，１６
・・・ＲＳフリップフロップ、１０，１７・・・ＡＮＤ
回路、１１．１８・・・カウンタ、１２．１９・・・レ
ジスタ、１３・・・タップ付ディレーライン、１４・・
・マルチプレクサ、２１・・・クロックカウンタ、２２
・・・ラスタカウンタ、２３・・・ＮＡＮＤ回路、２４
・・・ビデオ信号、２５−ＴＴＬビデオ信号、２６−Ａ
５ｙｎｃ信号、２７−１６Ｍクロック信号、２Ｂ−Ｈ８
ｙｎｃ信号（１６Ｍクロック同期）、２９・・・カウン
タゲート、３０・・・カウンタクロック、３１・・１６
Ｍクロック信号（ディレー）、３２・・・Ｈ８ｙ ｎ
Ｃ信号（１６Ｍクロック同期、ディレー）、３３・・・
カウンタゲート、３４・・・カウンタクロック、３５・
・・カシム設定値、３６・・・ラスタ設定値、３７・・
・ＶＳ ｙｎｃ信号、３８・・・■５ｙｎＣ信号（ディ
レー）、３９・・１） Ｍ Ａ ０ 代理人 弁理士 福田幸作 （ほか１名） 芥１ 目 茅 ２ 目 茅３ 口 、 ＵＵ凹り一一一一一 ２Ｊ４１
回路検査方式に供される検査装置の略示ブロック図、第
２図は、本発明のモノクロビデオ信号のインタフェース
回路検査方式の一実施例に供される検査装置のブロック
図、第３図は、そのタイミングチャート図、第４図は、
その初期設定のフローチャート図である。 ２・・・検査対象パソコン、５・・・コンノくし〜り、
６・・シフトレジスタ、７・・・マイクロコンピュータ
、８゜１５．２０・・・Ｄフリップフロップ、９，１６
・・・ＲＳフリップフロップ、１０，１７・・・ＡＮＤ
回路、１１．１８・・・カウンタ、１２．１９・・・レ
ジスタ、１３・・・タップ付ディレーライン、１４・・
・マルチプレクサ、２１・・・クロックカウンタ、２２
・・・ラスタカウンタ、２３・・・ＮＡＮＤ回路、２４
・・・ビデオ信号、２５−ＴＴＬビデオ信号、２６−Ａ
５ｙｎｃ信号、２７−１６Ｍクロック信号、２Ｂ−Ｈ８
ｙｎｃ信号（１６Ｍクロック同期）、２９・・・カウン
タゲート、３０・・・カウンタクロック、３１・・１６
Ｍクロック信号（ディレー）、３２・・・Ｈ８ｙ ｎ
Ｃ信号（１６Ｍクロック同期、ディレー）、３３・・・
カウンタゲート、３４・・・カウンタクロック、３５・
・・カシム設定値、３６・・・ラスタ設定値、３７・・
・ＶＳ ｙｎｃ信号、３８・・・■５ｙｎＣ信号（ディ
レー）、３９・・１） Ｍ Ａ ０ 代理人 弁理士 福田幸作 （ほか１名） 芥１ 目 茅 ２ 目 茅３ 口 、 ＵＵ凹り一一一一一 ２Ｊ４１
Claims (1)
- 【特許請求の範囲】 １、モノクロビデオ信号をＴＴＬビデオ信号に変換し、
そのＴＴＬビデオ信号と、１６ＭＨｚドツト周波数（画
面表示１ドツ）６０ｎＳ）の基本クロックとの位相ずれ
を、ディレー回路を含むタイミング回路によりタイミン
グ補正を行うようにし、これにより上記ビ°デオ信号と
基本クロックとの位相のずれた信号を含め、ＴＴＬビデ
オ信号の１ドツ）６０ｎＳのほぼ中央でサンプリングを
可能として検査するようにしたことを特徴とするモノク
ロビデオ信号のインタフェース回路検査方式。 ２、特許請求の範囲第１項記載のものにおいて、タイミ
ング補正を行うようにし、マイクロコンビーータにより
、画面の検出位−を設定し、り・ツクカウンタ、ラスタ
カウンタなどにより一致信号を取り出し、自由に検出位
置を設定可能とし、取り出したデータを、ソフトウェア
により予め用意した基準値と比較して良否を判定し、検
査するようにしたものであるモノクロビデオ信号のイン
タフェース回路検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58137814A JPS6029781A (ja) | 1983-07-29 | 1983-07-29 | モノクロビデオ信号のインタフエ−ス回路検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58137814A JPS6029781A (ja) | 1983-07-29 | 1983-07-29 | モノクロビデオ信号のインタフエ−ス回路検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6029781A true JPS6029781A (ja) | 1985-02-15 |
Family
ID=15207476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58137814A Pending JPS6029781A (ja) | 1983-07-29 | 1983-07-29 | モノクロビデオ信号のインタフエ−ス回路検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029781A (ja) |
-
1983
- 1983-07-29 JP JP58137814A patent/JPS6029781A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2733746B2 (ja) | ロジック信号表示方法 | |
| EP0113393B1 (en) | A self-clocked signature analyser | |
| US7318002B2 (en) | Method and apparatus for automated testing of display signals | |
| KR100356725B1 (ko) | 반도체 시험 장치 | |
| US4703448A (en) | Method for measuring skew or phase difference in electronic systems | |
| US10353917B2 (en) | Method and apparatus for analyzing a transmission signal | |
| JPH08146099A (ja) | 半導体ｉｃ試験装置のタイミングエッジ生成回路 | |
| CN115629298A (zh) | 一种ate设备中异常同步触发信号的捕捉方法及其装置 | |
| US4833397A (en) | Tester for verification of pulse widths in a digital system | |
| US6449738B1 (en) | Apparatus for bus frequency independent wrap I/O testing and method therefor | |
| US20010007972A1 (en) | Method and apparatus for verifying adequacy of test patterns | |
| JP3662439B2 (ja) | 半導体試験用データ処理装置及び方法並びに半導体試験装置 | |
| US4799023A (en) | Circuits and apparatus which enable elimination of setup time and hold time testing errors | |
| CN116087579B (zh) | 一种高精度程控数字时序波形发生装置 | |
| US6928374B2 (en) | Methods for displaying jitter and other anomalies in long acquisition data records | |
| Soo | Jitter measurement techniques | |
| EP0235250A1 (en) | Harmonic sampling logic analyzer | |
| JP2658377B2 (ja) | 波形表示装置 | |
| JP2002350502A (ja) | 半導体試験装置 | |
| JP2001051021A (ja) | Ｉｃテスタ | |
| CN114924614A (zh) | 一种多板卡输出信号同步方法及装置 | |
| JPH09288148A (ja) | リニアリティ・チェック回路 | |
| SU744580A1 (ru) | Устройство дл контрол логических схем | |
| JP2531437B2 (ja) | ビデオ信号検査装置 | |
| JPS642180A (en) | Testing method for graphic picture |