JPS6030128B2 - バンド圧縮装置 - Google Patents
バンド圧縮装置Info
- Publication number
- JPS6030128B2 JPS6030128B2 JP50145868A JP14586875A JPS6030128B2 JP S6030128 B2 JPS6030128 B2 JP S6030128B2 JP 50145868 A JP50145868 A JP 50145868A JP 14586875 A JP14586875 A JP 14586875A JP S6030128 B2 JPS6030128 B2 JP S6030128B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- signal
- type bistable
- clock
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
- G01S13/06—Systems determining position data of a target
- G01S13/08—Systems for measuring distance only
- G01S13/10—Systems for measuring distance only using transmission of interrupted, pulse modulated waves
- G01S13/26—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave
- G01S13/28—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave with time compression of received pulses
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Radar Systems Or Details Thereof (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Optical Radar Systems And Details Thereof (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
本発明はバンド圧縮装置、特にレーダあるいはリダー（
Ｌｉｄａ岱）のような探知システムに使用ししうるバン
ド圧縮装置に関する。
Ｌｉｄａ岱）のような探知システムに使用ししうるバン
ド圧縮装置に関する。
例えば潜水艦の潜望鏡あるいはスノーケルのような実効
面積の小さな目標を寄生エコーのよつな附随的反射波か
ら分別するために検知システムの分解能の改善を要する
ことは知られている。
面積の小さな目標を寄生エコーのよつな附随的反射波か
ら分別するために検知システムの分解能の改善を要する
ことは知られている。
分解館は特にパルスの持続時間を減少することにより改
善できる。この方法により有効信号の振幅の寄生エコー
の振幅に対する比率が改善でき、さらにその側距能力が
改善される。しかしながら受信器から供給されるビデオ
信号の通過帯域はより広くなる。本発明は概して精密な
動作を目的とするものではない。同様にアンテナに同時
に入って来る２つの目標が互いに非常に近接している可
能性は非常に少し、ものと考えられる。従って本発明に
おいては目標からのエコーとそれに附随する寄生的エコ
ーとの間のコントラストを達成することが意図される。
このコントラストをよりよく利用するために受信器に後
続する処理装置は少〈もビデオ帯域のスＺベクトル幅に
等しい通過帯城幅をもたなければならない。
善できる。この方法により有効信号の振幅の寄生エコー
の振幅に対する比率が改善でき、さらにその側距能力が
改善される。しかしながら受信器から供給されるビデオ
信号の通過帯域はより広くなる。本発明は概して精密な
動作を目的とするものではない。同様にアンテナに同時
に入って来る２つの目標が互いに非常に近接している可
能性は非常に少し、ものと考えられる。従って本発明に
おいては目標からのエコーとそれに附随する寄生的エコ
ーとの間のコントラストを達成することが意図される。
このコントラストをよりよく利用するために受信器に後
続する処理装置は少〈もビデオ帯域のスＺベクトル幅に
等しい通過帯城幅をもたなければならない。
一般的には上記処理装置が通常の陰極線管表示装置ある
いは他の操作者の視覚を利用する装置である場合上記条
件は全く問題外で、その通過帯域幅は制限されており、
従って受信器と処理Ｊ装置との間にバンド圧縮回路を導
入することがこれらの間の不整合により生ずるコントラ
ストの喪失を防止するために必要である。従って本発明
の目的はこの種のバンド圧縮装置の改善にある。
いは他の操作者の視覚を利用する装置である場合上記条
件は全く問題外で、その通過帯域幅は制限されており、
従って受信器と処理Ｊ装置との間にバンド圧縮回路を導
入することがこれらの間の不整合により生ずるコントラ
ストの喪失を防止するために必要である。従って本発明
の目的はこの種のバンド圧縮装置の改善にある。
有効信号は概して短いパルスであ２るため上記バンドの
圧縮はパルス時間の延長を来たす。本発明の他の目的は
広い適用範囲を有し、可変圧縮比が達成された主として
ディジタルなバンド圧縮装置をうろことにある。
圧縮はパルス時間の延長を来たす。本発明の他の目的は
広い適用範囲を有し、可変圧縮比が達成された主として
ディジタルなバンド圧縮装置をうろことにある。
上記目的を達成するために、第１の発明によるバンド圧
縮装置は、あるスペクトル幅Ｂを有する信号を受入れる
入力端子と、この入力端子に入力された信号の振幅値を
Ｎ個（Ｎは正の整数）の量子化しベルを参照することに
よりそれぞれ前記振幅値に対応するＮ個のディジタル信
号の形に符号化する符号化装置と、前記スペクトル幅Ｂ
よりも短い周期の繰返し周波数のパルスを発生するクロ
ック回路と、セット入力端子がそれぞれ前記符号化装置
の出力端子に接続され、リセット入力端子が前記クロッ
ク回路に接続されたＮ個のＲＳ型双安定トリガー装置と
、データ入力端子がそれぞれ前記Ｎ個のＲＳ型双安定ト
リガー装置の出力端子に後続され、クロック入力端子が
前記クロック回路に接続されたＮ個のＤ型双安定トリガ
ー装置と、バンド幅の圧縮された信号を発生するために
前記Ｄ型双安定トリガー装置の出力端にそれぞれ接続さ
れたＮ個の入力端を有するデコーデング装置とを備えて
いる。
縮装置は、あるスペクトル幅Ｂを有する信号を受入れる
入力端子と、この入力端子に入力された信号の振幅値を
Ｎ個（Ｎは正の整数）の量子化しベルを参照することに
よりそれぞれ前記振幅値に対応するＮ個のディジタル信
号の形に符号化する符号化装置と、前記スペクトル幅Ｂ
よりも短い周期の繰返し周波数のパルスを発生するクロ
ック回路と、セット入力端子がそれぞれ前記符号化装置
の出力端子に接続され、リセット入力端子が前記クロッ
ク回路に接続されたＮ個のＲＳ型双安定トリガー装置と
、データ入力端子がそれぞれ前記Ｎ個のＲＳ型双安定ト
リガー装置の出力端子に後続され、クロック入力端子が
前記クロック回路に接続されたＮ個のＤ型双安定トリガ
ー装置と、バンド幅の圧縮された信号を発生するために
前記Ｄ型双安定トリガー装置の出力端にそれぞれ接続さ
れたＮ個の入力端を有するデコーデング装置とを備えて
いる。
さらに、第２の発明によるバンド圧縮装置は、あるスペ
クトル幅Ｂを有する信号を受入れる入力端子と、この入
力端子に入力された信号の振幅値をＮ個（Ｎは正の整数
）の量子化しベルを参照することによりそれぞれ前記振
幅値に対応するＮ個のディジタル信号の形に符号化する
符号化装置と、前記スペクトル幅Ｂよりも短い周期の繰
返し周波数のパルス列を発生するクロック回路と、Ｊ入
力端子がそれぞれ前記符号化装置の出力端に接続され、
Ｋ入力端子が前記クロック回路に接続されたＮ個のＪＫ
型双安定トリガー装置と、データ入力端子がそれぞれ前
記Ｎ個のＪＫ型双安定トリガー装置の出力端に接続され
、クロツク入力端子が前記クロック回路に接続されたＮ
個のＤ型双安定トリガー装置と、バンド幅の圧縮された
信号を発生するために前記Ｄ型双安定トリガー装置の出
力端にそれぞ接続されたＮ個の入力端を有するデコーデ
ング装置とを備えている。
クトル幅Ｂを有する信号を受入れる入力端子と、この入
力端子に入力された信号の振幅値をＮ個（Ｎは正の整数
）の量子化しベルを参照することによりそれぞれ前記振
幅値に対応するＮ個のディジタル信号の形に符号化する
符号化装置と、前記スペクトル幅Ｂよりも短い周期の繰
返し周波数のパルス列を発生するクロック回路と、Ｊ入
力端子がそれぞれ前記符号化装置の出力端に接続され、
Ｋ入力端子が前記クロック回路に接続されたＮ個のＪＫ
型双安定トリガー装置と、データ入力端子がそれぞれ前
記Ｎ個のＪＫ型双安定トリガー装置の出力端に接続され
、クロツク入力端子が前記クロック回路に接続されたＮ
個のＤ型双安定トリガー装置と、バンド幅の圧縮された
信号を発生するために前記Ｄ型双安定トリガー装置の出
力端にそれぞ接続されたＮ個の入力端を有するデコーデ
ング装置とを備えている。
以下添付の図面により本発明の実施例を詳細に説明する
。
。
第１図を参照すると本発明によるバンド圧縮装置の１実
施例が示されており、この装置において１個の信号がア
ナログ形態においてその入力端子ＥＩに加えられる。
施例が示されており、この装置において１個の信号がア
ナログ形態においてその入力端子ＥＩに加えられる。
この入力信号の動作振幅、すなわちそれが到達しうる最
大振幅はＮ個の量子化しベルに分割される。任意の瞬間
における入力信号の振幅はこれらのレベルと比較される
。この目的のために、本装置にはＮ個の比較器Ｃ，，Ｃ
２，Ｃ３，……，ＣＮが設けられ、その各々はその１つ
の入力端子に上記量子化しベルの１つを規定する１つの
基準電圧が加えられ、またその他の入力端子には端子Ｅ
Ｉに加えられたアナログ入力信号が加えられる。上記Ｎ
個の基準電圧はＮ＋１個の精密級抵抗器Ｒｏ，Ｒ，，・
・…・，ＲＮよりなる分圧器を直流電圧源Ｕｒｅｆと回
路の接地端子との間に配列することにより発生せしめら
れる。これら抵抗器Ｒ。からＲＮまでは上記量子化しベ
ルが０からＵｒＭの間で与えられた法則に従って分布せ
しめられるよう選ばれる。上記法則は線型、エキスポー
ネン０シャル・ロガリズミック、あるいは他の形態のも
のであってもよい。しかしながらここに記載の例におい
てはこの法則は線型に選ばれている。各比較器において
それに加えられる入力信号の振幅がそれに加えられた基
準電圧よりも低い場合は論理レベル“０”に相当する出
力信号を送出する。しかしその振幅が基準電圧より高い
場合は論理レベル“１”に相当する出力信号を送出する
。負性論理回路を用いると上記論理レベルが反対となる
ことは自明である。各比較器からの出力はＲＳ型の双安
定トリガー装置のセット入力端子Ｓに加えられ、またク
ロツク日からのクロツクパルスがリセット入力端子Ｒに
加えられる。上記ＲＳ型双安定トリガー装置からの出力
はＤ型双安定トリガー装置のデータ入力端子Ｄに加えら
れ、またそのクロック入力端子Ｃには上記クロツク日か
らのクロックパルスが加えられる。本装置には上記比較
器の数に等しいＲＳ型双安定装置およびＤ型双安定装置
よりなる対の数が設けられている。
大振幅はＮ個の量子化しベルに分割される。任意の瞬間
における入力信号の振幅はこれらのレベルと比較される
。この目的のために、本装置にはＮ個の比較器Ｃ，，Ｃ
２，Ｃ３，……，ＣＮが設けられ、その各々はその１つ
の入力端子に上記量子化しベルの１つを規定する１つの
基準電圧が加えられ、またその他の入力端子には端子Ｅ
Ｉに加えられたアナログ入力信号が加えられる。上記Ｎ
個の基準電圧はＮ＋１個の精密級抵抗器Ｒｏ，Ｒ，，・
・…・，ＲＮよりなる分圧器を直流電圧源Ｕｒｅｆと回
路の接地端子との間に配列することにより発生せしめら
れる。これら抵抗器Ｒ。からＲＮまでは上記量子化しベ
ルが０からＵｒＭの間で与えられた法則に従って分布せ
しめられるよう選ばれる。上記法則は線型、エキスポー
ネン０シャル・ロガリズミック、あるいは他の形態のも
のであってもよい。しかしながらここに記載の例におい
てはこの法則は線型に選ばれている。各比較器において
それに加えられる入力信号の振幅がそれに加えられた基
準電圧よりも低い場合は論理レベル“０”に相当する出
力信号を送出する。しかしその振幅が基準電圧より高い
場合は論理レベル“１”に相当する出力信号を送出する
。負性論理回路を用いると上記論理レベルが反対となる
ことは自明である。各比較器からの出力はＲＳ型の双安
定トリガー装置のセット入力端子Ｓに加えられ、またク
ロツク日からのクロツクパルスがリセット入力端子Ｒに
加えられる。上記ＲＳ型双安定トリガー装置からの出力
はＤ型双安定トリガー装置のデータ入力端子Ｄに加えら
れ、またそのクロック入力端子Ｃには上記クロツク日か
らのクロックパルスが加えられる。本装置には上記比較
器の数に等しいＲＳ型双安定装置およびＤ型双安定装置
よりなる対の数が設けられている。
図中これら双安定装置はＲＳ，，ＲＳ２，・・・・・・
，ＲＳＮおよびＤ，，Ｄ２，・・・…，ＤＮで示されて
いる。Ｄ型双安定装置からの出力は加算器Ａに加えられ
、この加算器Ａの出力は１個の低減通過フィルタＦに接
続され、その通過帯域は上記入力信号の通過帯城幅を本
装置の圧縮率で割った値に等しい。フィルタＦを通過し
た信号はアナログ形態でその出力端子ＳＩから本装置に
続いて設けられる処理装置に加えられる。例えばレーダ
ー装置の受信器から供給され入力端子ＥＩに加えられた
アナログ信号はかくてＮ個のディジタル信号に変換され
る。
，ＲＳＮおよびＤ，，Ｄ２，・・・…，ＤＮで示されて
いる。Ｄ型双安定装置からの出力は加算器Ａに加えられ
、この加算器Ａの出力は１個の低減通過フィルタＦに接
続され、その通過帯域は上記入力信号の通過帯城幅を本
装置の圧縮率で割った値に等しい。フィルタＦを通過し
た信号はアナログ形態でその出力端子ＳＩから本装置に
続いて設けられる処理装置に加えられる。例えばレーダ
ー装置の受信器から供給され入力端子ＥＩに加えられた
アナログ信号はかくてＮ個のディジタル信号に変換され
る。
最高の基準電圧が加えられた比較器ＣＩは最高の重みを
もつディジットを発生し、これに反して最低の基準電圧
が加えられた比較器にＮは最低の重みをもつディジット
を発生する。ＲＳ型双安定装置はセット入力端子Ｓに加
えられたデイジット“１”を記録し、リセット入力端子
Ｒにクロツク日からのパルスが加えられるまでそれを保
持する。
もつディジットを発生し、これに反して最低の基準電圧
が加えられた比較器にＮは最低の重みをもつディジット
を発生する。ＲＳ型双安定装置はセット入力端子Ｓに加
えられたデイジット“１”を記録し、リセット入力端子
Ｒにクロツク日からのパルスが加えられるまでそれを保
持する。
これらＲＳ型双安定装置の代りにＪＫ型双安定装置を用
いることも可能である。第２図にＲＳ型双安定装置の１
例が示されている。この装置は比較器Ｃと他の双安定装
置Ｄ，との間に接続され、２個のＮＯＲゲートＮ，およ
びＮ２よりなっている。各ＮＯＲゲートは２個の入力端
子を有し、その１つは他方のＮＯＲゲートの出力と接続
されている。他のすべてのＲＳ型双安定装置ＲＳ２，Ｒ
Ｓ３，・・・・・・，ＲＳＮもすべて同様に構成されて
いる。当初、この装置の出力端子Ｐは“０”状態にあり
、入力端子Ｑは“１”状態にある。
いることも可能である。第２図にＲＳ型双安定装置の１
例が示されている。この装置は比較器Ｃと他の双安定装
置Ｄ，との間に接続され、２個のＮＯＲゲートＮ，およ
びＮ２よりなっている。各ＮＯＲゲートは２個の入力端
子を有し、その１つは他方のＮＯＲゲートの出力と接続
されている。他のすべてのＲＳ型双安定装置ＲＳ２，Ｒ
Ｓ３，・・・・・・，ＲＳＮもすべて同様に構成されて
いる。当初、この装置の出力端子Ｐは“０”状態にあり
、入力端子Ｑは“１”状態にある。
この出力端子Ｑは使用されず、入力端子Ｐのみが後段の
Ｄ型双安定装置に接続される。本装置のセット入力端子
Ｓにデイジツト１が加えられると出力Ｐは“０”から“
１”に変じ、リセット入力端子Ｒにクロックからのパル
スが加えられるまでこの状態を保つ。セット入力端子セ
ットＳにパルスが加えられると同時にリセット入力端子
Ｒにクロックパルスが加えられるような任意の状態にお
いてはこのトリガー装置はその状態を変えることもあり
変えないこともある中間的状態となる。
Ｄ型双安定装置に接続される。本装置のセット入力端子
Ｓにデイジツト１が加えられると出力Ｐは“０”から“
１”に変じ、リセット入力端子Ｒにクロックからのパル
スが加えられるまでこの状態を保つ。セット入力端子セ
ットＳにパルスが加えられると同時にリセット入力端子
Ｒにクロックパルスが加えられるような任意の状態にお
いてはこのトリガー装置はその状態を変えることもあり
変えないこともある中間的状態となる。
しかしこの様なことはクロックパルスの幅を短くするこ
とにより通常の場合避けることができる。ＲＳ型双安定
装置の代りにＪＫ型双安定装置を使用する場合上記欠点
を回避することができる。
とにより通常の場合避けることができる。ＲＳ型双安定
装置の代りにＪＫ型双安定装置を使用する場合上記欠点
を回避することができる。
なぜならば入力端子ＪおよびＫに同様に入力パルスが加
えられてもＪＫトリガーは確実に動作せしめられるから
である。第３図にＤ型双安定装置の１例が示されている
。
えられてもＪＫトリガーは確実に動作せしめられるから
である。第３図にＤ型双安定装置の１例が示されている
。
この例では上記装置は枠Ｂで示された１個のＲＳ型双安
定装置を含み、その一方の入力端子Ｐは上言己加算器Ａ
に接続され、また、他方の入力端子Ｑは使用されない。
その入力端子ＲおよびＳは夫々２個の入力端子を有する
２つのＡＤＮゲートＭ，およびＭ２と夫々接続され、Ａ
ＮＤゲートＭ，の一方の入力端子には上述のＲＳ型双安
定装置から本装置のデータ入力端子Ｄに到達する信号が
加えられ、またその他方の入力端子にはクロック入力端
子Ｃからのクロック信号が加えられる。他方のＡＮＤゲ
ートＭ２の一方の入力端子にも上記クロツク信号が加え
られると共にその他方の入力端子にはィンバータ１を通
じて反転されたデータ入力端子Ｄからの入力信号が加え
られる。クロック入力端子Ｃからの信号が“０”状態に
ある場合は前述された通り出力端子Ｐの状態は変化せず
、それ以前の状態を保持している。
定装置を含み、その一方の入力端子Ｐは上言己加算器Ａ
に接続され、また、他方の入力端子Ｑは使用されない。
その入力端子ＲおよびＳは夫々２個の入力端子を有する
２つのＡＤＮゲートＭ，およびＭ２と夫々接続され、Ａ
ＮＤゲートＭ，の一方の入力端子には上述のＲＳ型双安
定装置から本装置のデータ入力端子Ｄに到達する信号が
加えられ、またその他方の入力端子にはクロック入力端
子Ｃからのクロック信号が加えられる。他方のＡＮＤゲ
ートＭ２の一方の入力端子にも上記クロツク信号が加え
られると共にその他方の入力端子にはィンバータ１を通
じて反転されたデータ入力端子Ｄからの入力信号が加え
られる。クロック入力端子Ｃからの信号が“０”状態に
ある場合は前述された通り出力端子Ｐの状態は変化せず
、それ以前の状態を保持している。
クロック入力端子Ｃが“１”状態となると出力端子Ｐの
状態従ってデータ入力端子Ｄの状態が共に変化せしめら
れる。換言すれば各クロックパルスの到来によりこのＤ
型双安定装置はこのパルスの到来時に前段のＲＳ双安定
装置が既にあって状態に持来たされ、少くとも次のクロ
ツクパルスの到来までこの状態に維持される。このよう
な組合せの利点は回路中の種々の点における信号の波形
を示す第４図を参照することにより明らかとなる。
状態従ってデータ入力端子Ｄの状態が共に変化せしめら
れる。換言すれば各クロックパルスの到来によりこのＤ
型双安定装置はこのパルスの到来時に前段のＲＳ双安定
装置が既にあって状態に持来たされ、少くとも次のクロ
ツクパルスの到来までこの状態に維持される。このよう
な組合せの利点は回路中の種々の点における信号の波形
を示す第４図を参照することにより明らかとなる。
信号ａはアナログ入力信号であり、この信号の振幅は雫
振幅を示す０レベル線に平行な例えば夕１，２，３，４
で示される４個のレベルと比較される。
振幅を示す０レベル線に平行な例えば夕１，２，３，４
で示される４個のレベルと比較される。
上記アナログ入力信号は例えば有効エコーに相当する２
つのパルスを含んでおり、それらはその波形中２つの最
大パルスをなしている。。残余の信号は寄生信号および
雑音成分である。このＺ例においてはバンド圧縮装置は
４個の比較器をもつものと仮定され、それらから出力信
号広からｂ４までかえられる。これら比較器に加えられ
る基準電圧は波形ａのレベル１から４までに相当する電
圧である。第１の比較器は入力信号を閥値１と比Ｚ鮫し
て信号ｑを発生する。同機に他の比較器は信号ａを順次
増大された他の閥値２，３および４と比較して信号ｂ２
，ｂ３、およびｂ４を夫々発生する。図に明らかなよう
に有効エコーパルスのみが高い重み係数のディジツトに
到達できる。雑音信号は２レベル１以下にあり、従って
その後の処理を受けることはない。信号Ｃはクロック日
より供給されるクロックパルスを示す。
つのパルスを含んでおり、それらはその波形中２つの最
大パルスをなしている。。残余の信号は寄生信号および
雑音成分である。このＺ例においてはバンド圧縮装置は
４個の比較器をもつものと仮定され、それらから出力信
号広からｂ４までかえられる。これら比較器に加えられ
る基準電圧は波形ａのレベル１から４までに相当する電
圧である。第１の比較器は入力信号を閥値１と比Ｚ鮫し
て信号ｑを発生する。同機に他の比較器は信号ａを順次
増大された他の閥値２，３および４と比較して信号ｂ２
，ｂ３、およびｂ４を夫々発生する。図に明らかなよう
に有効エコーパルスのみが高い重み係数のディジツトに
到達できる。雑音信号は２レベル１以下にあり、従って
その後の処理を受けることはない。信号Ｃはクロック日
より供給されるクロックパルスを示す。
このクロックパルスの繰返し周期は入力信号の基本的持
続期間に所要の圧縮比を乗じ２たものにほぼ等しい。信
号ｄ，から中までは上記比較器に後続する４個のＲＳ型
双安定装置から得られる出力信号を示す。
続期間に所要の圧縮比を乗じ２たものにほぼ等しい。信
号ｄ，から中までは上記比較器に後続する４個のＲＳ型
双安定装置から得られる出力信号を示す。
これら双安定装置は夫々信号ｂ，からＱまでを加えられ
、その出力信号は上記入力信号の各立上３り部分によっ
て“０”状態から“１”状態に変化せしめられ、各クロ
ックパルスによって再び“０”に復帰せしめられる。従
ってＲＳ型双安定装置からの出力の持続時間は比較器か
ら送出される信号の到来時点に依存する。もしこの信号
がクロ３ツクパルス周期の当初に信号ｑのように到来す
ると双安定装置からの出力信号（この場合ｄ，）はこの
クロックの繰返し周期とほぼ等しい持続時間をもつ。こ
れに反し、もし上記信号が信号らのように上言己繰返し
周期の終りにより近く到釆すると、４この双安定装置か
らの出力信号（信号ｄ２）の持続時間は短くなる。ＲＳ
またはＪＫ型双安定装置に続くＤ型双安定装置はこれら
出力信号の持続時間を標準化するようなされている。
、その出力信号は上記入力信号の各立上３り部分によっ
て“０”状態から“１”状態に変化せしめられ、各クロ
ックパルスによって再び“０”に復帰せしめられる。従
ってＲＳ型双安定装置からの出力の持続時間は比較器か
ら送出される信号の到来時点に依存する。もしこの信号
がクロ３ツクパルス周期の当初に信号ｑのように到来す
ると双安定装置からの出力信号（この場合ｄ，）はこの
クロックの繰返し周期とほぼ等しい持続時間をもつ。こ
れに反し、もし上記信号が信号らのように上言己繰返し
周期の終りにより近く到釆すると、４この双安定装置か
らの出力信号（信号ｄ２）の持続時間は短くなる。ＲＳ
またはＪＫ型双安定装置に続くＤ型双安定装置はこれら
出力信号の持続時間を標準化するようなされている。
各クロックパルスによってＤ型双安定装置は前段の双安
定装置ＲＳの状態を取得する。概説すると各Ｄ型双安定
装置における立上り部分の双安定装置の降下部分に対応
し、本装置はこれら立上り部分および降下部分が僅かに
重なり会うため正常に動作する。このＯ型双安定装置か
らの出力信号がｅ，，ｅ２，ｅ３、およびｅ４に示され
ている。これら出力信号においてはすべてのデイジツト
の持続時間はクロック信号の繰返し周期に等しく、かつ
各ディジットは上記Ｄ型双安定装置によって最大の場合
クロックの周期に等しい遅延を生じている。
定装置ＲＳの状態を取得する。概説すると各Ｄ型双安定
装置における立上り部分の双安定装置の降下部分に対応
し、本装置はこれら立上り部分および降下部分が僅かに
重なり会うため正常に動作する。このＯ型双安定装置か
らの出力信号がｅ，，ｅ２，ｅ３、およびｅ４に示され
ている。これら出力信号においてはすべてのデイジツト
の持続時間はクロック信号の繰返し周期に等しく、かつ
各ディジットは上記Ｄ型双安定装置によって最大の場合
クロックの周期に等しい遅延を生じている。
このことはしかし何等重要な欠点とはならない。なぜな
らばすべての信号が遅延せしめられ、これら遅延は後続
の処理装置中で補償されうるからである。信号ｅ，から
ｅ４までが加算されて信号ｆの実線で示された結果が得
られる。
らばすべての信号が遅延せしめられ、これら遅延は後続
の処理装置中で補償されうるからである。信号ｅ，から
ｅ４までが加算されて信号ｆの実線で示された結果が得
られる。
この信号を低域通過フィル夕を通過せしめることにより
ｆ中破線で示される波形の信号が得られる。本装置によ
るバンド圧縮比はクロックの繰返し周期と入力パルスの
持続時間との比により表される。
ｆ中破線で示される波形の信号が得られる。本装置によ
るバンド圧縮比はクロックの繰返し周期と入力パルスの
持続時間との比により表される。
本装置が正確に動作せしめられるために、比較器とＲＳ
型双安定装置のレスポンス時間が入力信号の持続時間よ
りも短くなければならない。前述されたようにこのＲＳ
型双安定装置はＪＫ型双安定装置により置換することが
できる。上記Ｄ型双安定トリガー装置の動作速度はクロ
ックのそれよりも速ければよい。本装置の入力段に設け
られた比較器もまた高速型のものであり、現在の技術状
態においてＥ．Ｃ．１型（Ｅｍｉｔｅ【Ｃｏｕｐｌｅｄ
Ｌｏｇｃ）の高速比較器が市販されている。
型双安定装置のレスポンス時間が入力信号の持続時間よ
りも短くなければならない。前述されたようにこのＲＳ
型双安定装置はＪＫ型双安定装置により置換することが
できる。上記Ｄ型双安定トリガー装置の動作速度はクロ
ックのそれよりも速ければよい。本装置の入力段に設け
られた比較器もまた高速型のものであり、現在の技術状
態においてＥ．Ｃ．１型（Ｅｍｉｔｅ【Ｃｏｕｐｌｅｄ
Ｌｏｇｃ）の高速比較器が市販されている。
またＲＳあるいはＪＫ型双安定装置も集積回路の形で市
販されている。第５図はアナログ信号を受けてディジッ
ト信号を発生する圧縮装置の他の実施例を示す。
販されている。第５図はアナログ信号を受けてディジッ
ト信号を発生する圧縮装置の他の実施例を示す。
第５図の実施例は双安定装置Ｄ，，Ｄ２，・・・・・・
ＤＮの出力端子までは第１図の例と同様である。Ｎ個の
入力端子を有する符号化回路Ｋ，が上記出力端子に接続
されてＯ型双安定装置からのディジタル信号を受け、そ
れをｎビットの２進数に変換する。この場合Ｎ＝２ｎ−
１の関係にある。出力信号は全体的にＳ２で示されたｎ
個の出力端子から得られる。この実施例は後続の処理装
置がディジタル方法のものである場合有利に使用できる
。本バンド圧縮装置はまた入力信号のバンド幅よりも相
当に低いサンプリング周波数で動作するアナログディジ
タル変換器としても使用しうろことが明らかである。
ＤＮの出力端子までは第１図の例と同様である。Ｎ個の
入力端子を有する符号化回路Ｋ，が上記出力端子に接続
されてＯ型双安定装置からのディジタル信号を受け、そ
れをｎビットの２進数に変換する。この場合Ｎ＝２ｎ−
１の関係にある。出力信号は全体的にＳ２で示されたｎ
個の出力端子から得られる。この実施例は後続の処理装
置がディジタル方法のものである場合有利に使用できる
。本バンド圧縮装置はまた入力信号のバンド幅よりも相
当に低いサンプリング周波数で動作するアナログディジ
タル変換器としても使用しうろことが明らかである。
あるいはまた本装置の双安定装置Ｄ，からＤＮまでの出
力がディジタル式処理装置に供給するためのパィナリー
コーダーと同機に他のアナログ式処理装置に供給するた
めの加算器とフィル夕の組合せにも加えられるよう機成
することももとより可能である。
力がディジタル式処理装置に供給するためのパィナリー
コーダーと同機に他のアナログ式処理装置に供給するた
めの加算器とフィル夕の組合せにも加えられるよう機成
することももとより可能である。
第６図はディジタル信号が入力信号として加えられる他
の実施例を示している。
の実施例を示している。
上述の装置と同様にこの例も１組の双安定装置ＲＳ，，
ＲＳ２，・・・・・・ＲＳＮとそれに接続された双安定
装置Ｄ，，Ｄ２，・・・…，ＤＮをもっている。本実施
例に加えられる入力信号はｎビットの２進形で、これら
はｎ個の入力（全体としてＥ２で示される）を有するデ
コーダーＫ２に加えら第１図の比較器からの出力信号と
同様な２ｎ−１個の出力ディジタル信号がえられる。本
実施例の他の構成は第１図および第２図のものと同様で
ある。双安定装置Ｄ，からＤＮまでから供給される信号
は低域通過フィル夕に組合された加算器であってもよい
回路Ｇに加えられて圧縮されたアナログ信号が得られ、
あるいはまたバイナリコーダーに加えられてそのＳ３で
示されるｎ個の出力端子が得られる。本発明の実施態様
をまとめて説明すると次の通りである。１ 上記デコー
ディング装置がＮ個の入力端子を有する加算器とその出
力端子と接続された低域通過フィル夕とを備え、上記フ
ィル夕の通過バンドがクロックパルスの繰返し周波数と
ほぼ等しい特許請求の範囲第１項あるいは第２項記載の
圧縮装置。
ＲＳ２，・・・・・・ＲＳＮとそれに接続された双安定
装置Ｄ，，Ｄ２，・・・…，ＤＮをもっている。本実施
例に加えられる入力信号はｎビットの２進形で、これら
はｎ個の入力（全体としてＥ２で示される）を有するデ
コーダーＫ２に加えら第１図の比較器からの出力信号と
同様な２ｎ−１個の出力ディジタル信号がえられる。本
実施例の他の構成は第１図および第２図のものと同様で
ある。双安定装置Ｄ，からＤＮまでから供給される信号
は低域通過フィル夕に組合された加算器であってもよい
回路Ｇに加えられて圧縮されたアナログ信号が得られ、
あるいはまたバイナリコーダーに加えられてそのＳ３で
示されるｎ個の出力端子が得られる。本発明の実施態様
をまとめて説明すると次の通りである。１ 上記デコー
ディング装置がＮ個の入力端子を有する加算器とその出
力端子と接続された低域通過フィル夕とを備え、上記フ
ィル夕の通過バンドがクロックパルスの繰返し周波数と
ほぼ等しい特許請求の範囲第１項あるいは第２項記載の
圧縮装置。
２ 上記コーディング装置がＮ個の入力端子をもったコ
ーディング回路と２進形の信号を出すｎ個の出力端子を
もった特許請求の範囲第１項あるいは第２項記載の圧縮
装置。
ーディング回路と２進形の信号を出すｎ個の出力端子を
もった特許請求の範囲第１項あるいは第２項記載の圧縮
装置。
第１図はアナログ信号を受けてアナログ信号を出す本発
明によるバンド圧縮装置の１実施例を示すブロック図、
第２図はＲＳ型トリガー装置の１例を示す接続図、第３
図はＤ型トリガー装置の１例を示す接続図、第４図は回
路の種々な点における信号の波形を示す図、第５図はア
ナログ信号を受けてディジタル信号を出す本発明による
バンド圧縮装置の他の実施例を示すブロック図、第６図
はディジタルの信号を受ける本発明のバド圧縮装置のさ
らに他の実施例を示すブロック図である。 Ｃ，〜ＣＮ・・・・・・比較器、ＲＳ，〜ＲＳＮ・・・
・・…・ＲＳ型双安定トリガー装置、Ｄ，〜ＤＮ・・・
・・・Ｄ型双安定トリガー装置、日・・・・・・クロッ
ク、Ａ・・…・加算器、Ｆ・・・・・・低域通過フィル
夕、１…・・・ィンバータ、Ｋ．・・・…コーディング
回路、Ｋ２・・・・・・デコーデイング回路、Ｇ・・・
・・・出力回路。Ｆ面［瓜↑ ＩＥ頭‐２ Ｆ面こ瓜三 Ｅ用‐４ Ｆ用［坦‐５ 面印．５
明によるバンド圧縮装置の１実施例を示すブロック図、
第２図はＲＳ型トリガー装置の１例を示す接続図、第３
図はＤ型トリガー装置の１例を示す接続図、第４図は回
路の種々な点における信号の波形を示す図、第５図はア
ナログ信号を受けてディジタル信号を出す本発明による
バンド圧縮装置の他の実施例を示すブロック図、第６図
はディジタルの信号を受ける本発明のバド圧縮装置のさ
らに他の実施例を示すブロック図である。 Ｃ，〜ＣＮ・・・・・・比較器、ＲＳ，〜ＲＳＮ・・・
・・…・ＲＳ型双安定トリガー装置、Ｄ，〜ＤＮ・・・
・・・Ｄ型双安定トリガー装置、日・・・・・・クロッ
ク、Ａ・・…・加算器、Ｆ・・・・・・低域通過フィル
夕、１…・・・ィンバータ、Ｋ．・・・…コーディング
回路、Ｋ２・・・・・・デコーデイング回路、Ｇ・・・
・・・出力回路。Ｆ面［瓜↑ ＩＥ頭‐２ Ｆ面こ瓜三 Ｅ用‐４ Ｆ用［坦‐５ 面印．５
Claims (1)
- 【特許請求の範囲】 １ あるスペクトル幅Ｂを有する信号を受入れる入力端
子と、この入力端子に入力された信号の振幅値をＮ個（
Ｎは正の整数）の量子化レベルを参照することによりそ
れぞれ前記振幅値に対応するＮ個のデイジタル信号の形
に符号化する符号化装置と、前記スペクトル幅Ｂよりも
短い周期の繰返し周波数のパルス列を発生するクロツク
回路と、セツト入力端子がそれぞれ前記符号化装置の出
力端子に接続され、リセツト入力端子が前記クロツク回
路に接続されたＮ個のＲＳ型双安定トリガー装置と、デ
ータ入力端子がそれぞれ前記Ｎ個のＲＳ型双安定トリガ
ー装置の出力端子に接続され、クロツク入力端子が前記
クロツク回路に接続たれたＮ個のＤ型双安定トリガー装
置と、バンド幅の圧縮された信号を発生するために前記
Ｄ型双安定トリガー装置の出力端にそれぞれ接続された
Ｎ個の入力端を有するデコーデング装置とを備えたバン
ド圧縮装置。 ２ あるスペクトル幅Ｂを有する信号を受入れる入力端
子と、この入力端子に入力された信号の振幅値をＮ個（
Ｎは正の整数）の量子化レベルを参照することによりそ
れぞれ前記振幅値に対応するＮ個のデイジタル信号の形
に符号化する符号化装置と、前記スペクトル幅Ｂよりも
短い周期の繰返し周波数のパルス列を発生するクロツク
回路と、Ｊ入力端子がそれぞれ前記符号化装置の出力端
に接続され、Ｋ入力端子が前記クロツク回路に接続され
たＮ個のＪＫ型双安定トリガー装置と、データ入力端子
がそれぞれ前記Ｎ個のＪＫ型双安定トリガー装置の出力
端に接続され、クロツク入力端子が前記クロツク回路に
接続されたＮ個のＤ型双安定トリガー装置と、バンド幅
の圧縮された信号を発生するために前記Ｄ型双安定トリ
ガー装置の出力端にそれぞれ接続されたＮ個の入力端を
有するデコーデング装置とを備えたバンド圧縮装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7440034A FR2293716A1 (fr) | 1974-12-06 | 1974-12-06 | Dispositif de compression de bande et systeme de detection electromagnetique comportant un tel dispositif |
| FR7440034 | 1974-12-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5183493A JPS5183493A (ja) | 1976-07-22 |
| JPS6030128B2 true JPS6030128B2 (ja) | 1985-07-15 |
Family
ID=9145673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50145868A Expired JPS6030128B2 (ja) | 1974-12-06 | 1975-12-06 | バンド圧縮装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4020292A (ja) |
| JP (1) | JPS6030128B2 (ja) |
| DE (1) | DE2554798C3 (ja) |
| FR (1) | FR2293716A1 (ja) |
| GB (1) | GB1527889A (ja) |
| IT (1) | IT1052521B (ja) |
| SE (1) | SE406533B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0280636U (ja) * | 1988-12-06 | 1990-06-21 | ||
| JPH0497743U (ja) * | 1991-01-22 | 1992-08-24 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923911A (ja) * | 1982-07-30 | 1984-02-07 | Fujitsu Ltd | 信号処理回路 |
| US4916742A (en) * | 1986-04-24 | 1990-04-10 | Kolesnikov Viktor M | Method of recording and reading audio information signals in digital form, and apparatus for performing same |
| CN1042885C (zh) * | 1989-04-08 | 1999-04-07 | 聂国安 | 调频波通频带的压带系统 |
| DE69603916T2 (de) * | 1995-06-13 | 2000-03-30 | Gn Netcom A/S, Ballerup | Kopfhörer mit einstellbarem Ohrteil |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3467783A (en) * | 1964-08-18 | 1969-09-16 | Motorola Inc | Speech bandwidth reduction by sampling 1/n cycles storing the samples,and reading the samples out at 1/n the sampling rate |
| US3714653A (en) * | 1967-12-20 | 1973-01-30 | Gen Electric | Radar system |
| US3846786A (en) * | 1973-01-10 | 1974-11-05 | Westinghouse Electric Corp | High speed parallel-cascaded analog to digital connector |
| US3860760A (en) * | 1973-06-06 | 1975-01-14 | Us Army | Electronic time compressor or expander |
-
1974
- 1974-12-06 FR FR7440034A patent/FR2293716A1/fr active Granted
-
1975
- 1975-12-03 GB GB49731/75A patent/GB1527889A/en not_active Expired
- 1975-12-03 US US05/637,469 patent/US4020292A/en not_active Expired - Lifetime
- 1975-12-04 SE SE757513701A patent/SE406533B/xx not_active IP Right Cessation
- 1975-12-05 IT IT52556/75A patent/IT1052521B/it active
- 1975-12-05 DE DE2554798A patent/DE2554798C3/de not_active Expired
- 1975-12-06 JP JP50145868A patent/JPS6030128B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0280636U (ja) * | 1988-12-06 | 1990-06-21 | ||
| JPH0497743U (ja) * | 1991-01-22 | 1992-08-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5183493A (ja) | 1976-07-22 |
| FR2293716A1 (fr) | 1976-07-02 |
| DE2554798C3 (de) | 1979-06-07 |
| FR2293716B1 (ja) | 1980-10-31 |
| DE2554798A1 (de) | 1976-06-10 |
| GB1527889A (en) | 1978-10-11 |
| US4020292A (en) | 1977-04-26 |
| SE7513701L (sv) | 1976-06-08 |
| DE2554798B2 (de) | 1978-10-05 |
| SE406533B (sv) | 1979-02-12 |
| IT1052521B (it) | 1981-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3999129A (en) | Method and apparatus for error reduction in digital information transmission systems | |
| RU2110897C1 (ru) | Устройство статистического уплотнения с временным разделением каналов | |
| US4348768A (en) | PCM Codec using common D/A converter for encoding and decoding | |
| GB1483383A (en) | Signal transmitting systems | |
| JPS63254825A (ja) | ディジタル／アナログ間の符号化および復号の方法および装置 | |
| US4191858A (en) | Block digital processing system for nonuniformly encoded digital words | |
| JPS6030128B2 (ja) | バンド圧縮装置 | |
| CA2030621A1 (en) | Method and an arrangement for accurate digital determination of the time or phase position of a signal pulse train | |
| JPS62500554A (ja) | アナログ−デジタル コンバ−タ | |
| US5923718A (en) | Binary counter reading circuit | |
| US3349195A (en) | Apparatus for testing digital-to-analog converters | |
| JPS58168323A (ja) | 信号量子化装置 | |
| US3990073A (en) | Digital signal processing arrangement using a cascaded integrator function generator | |
| US3662266A (en) | Nonlinearly sampled differential quantizer for variable length encoding | |
| JPS58165441A (ja) | Ｐｃｍ信号符号器 | |
| US3684829A (en) | Non-linear quantization of reference amplitude level time crossing intervals | |
| GB1318775A (en) | Encoders | |
| US3517172A (en) | Moving-window detector for binary integration | |
| US4563756A (en) | Pseudo-random noise generator calibration for acoustic hydrophones | |
| JP2019028048A (ja) | エコー信号に基づく情報取得装置およびレーダ装置並びにパルス圧縮装置 | |
| US4088996A (en) | Radar signal processor | |
| JPS6142895B2 (ja) | ||
| SU1506592A2 (ru) | Устройство передачи и приема цифрового телевизионного сигнала | |
| GB1176021A (en) | Improvements in or relating to Signal Filtering Arrangements. | |
| US4137549A (en) | DPCM Coding apparatus |