JPS6030240A - コヒ−レントｑｐｓｋ伝送装置 - Google Patents
コヒ−レントｑｐｓｋ伝送装置Info
- Publication number
- JPS6030240A JPS6030240A JP13885083A JP13885083A JPS6030240A JP S6030240 A JPS6030240 A JP S6030240A JP 13885083 A JP13885083 A JP 13885083A JP 13885083 A JP13885083 A JP 13885083A JP S6030240 A JPS6030240 A JP S6030240A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output signal
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明社オフセットＱＰＳＫ（４相ＰＳＫ ）方式全
利用したコヒーレン） ＱＰＳＫ伝送装置に関する。
利用したコヒーレン） ＱＰＳＫ伝送装置に関する。
周知のように、コヒーレン） ＱＰＳＫ伝送装置は再生
搬送波のアンビギュイテイを解くだめ、既知の符号パタ
ーン（通常はフレームノ（ターン）から再生搬送波の位
相を判定する方法を用いている。したがって、再生搬送
波が雑音等の影響によって位相ずれ（以下、サイクルス
リップと称す）を生ずると、次の符号パターンが出現す
るまでの間バーストエラーとなる欠点を有している。
搬送波のアンビギュイテイを解くだめ、既知の符号パタ
ーン（通常はフレームノ（ターン）から再生搬送波の位
相を判定する方法を用いている。したがって、再生搬送
波が雑音等の影響によって位相ずれ（以下、サイクルス
リップと称す）を生ずると、次の符号パターンが出現す
るまでの間バーストエラーとなる欠点を有している。
この発明は上記事情に基づいてなされたものであシ、そ
の目的とするところは、再生搬送波にサイクルスリップ
が生じた場合においても自動的にデータを訂正すること
が可能なコヒーレントＱＰＳＫ伝送装置を提供しようと
するものである。
の目的とするところは、再生搬送波にサイクルスリップ
が生じた場合においても自動的にデータを訂正すること
が可能なコヒーレントＱＰＳＫ伝送装置を提供しようと
するものである。
この発明は変調装置において人力ＰＣＭデータ全互いに
Ｔｓｅｃだけずれた２系列のデータに変換して４相位相
変調するとともに、復調装ｆ〆イにおいて復調出力信号
全２逓倍した後識別し、この識別出力信号を復調出力信
号の反転検出出力信号によって制御するとともに、フレ
ーム・ノくターンに応じて極性切換えするものである。
Ｔｓｅｃだけずれた２系列のデータに変換して４相位相
変調するとともに、復調装ｆ〆イにおいて復調出力信号
全２逓倍した後識別し、この識別出力信号を復調出力信
号の反転検出出力信号によって制御するとともに、フレ
ーム・ノくターンに応じて極性切換えするものである。
以下、この発明の一実施例について図面を参則して説明
する。
する。
第１図は変ｖ！４装置の構厄會示すものである。
ＰＣＭデータ信号ＩＪＫは送信符号変換回路１０．ｆ構
成する排他的論理和回路（以下、ＥＸ−オア回路と称す
）１１１ｒｌｈの一方あるいは他方入力端に供給される
。これらＥＸ−オア回路１１１ｒｌ１２の出力信号はそ
れぞれＤ−７リツグ・フロップ回路（以下、Ｄ−Ｆ−Ｆ
回路と称す）１２１，１２．のＤ入力端に供給される。
成する排他的論理和回路（以下、ＥＸ−オア回路と称す
）１１１ｒｌｈの一方あるいは他方入力端に供給される
。これらＥＸ−オア回路１１１ｒｌ１２の出力信号はそ
れぞれＤ−７リツグ・フロップ回路（以下、Ｄ−Ｆ−Ｆ
回路と称す）１２１，１２．のＤ入力端に供給される。
このＤ−Ｆ＠Ｆ回路１２．のクロック信号入力端ＣＫＫ
はスリップ・フロップ回路（以下、Ｆ−Ｆ回路と称す）
１３によって１７２に分周され、インパーク回路１４に
よす反転されたクロック信号１／２ＣＬが供給される。
はスリップ・フロップ回路（以下、Ｆ−Ｆ回路と称す）
１３によって１７２に分周され、インパーク回路１４に
よす反転されたクロック信号１／２ＣＬが供給される。
また、前記Ｄ −Ｆ −１ｉ’回路１２２のクロック信
号入力端ＣＫには前記Ｆ−Ｆ回路１３より出力され＾１
／２に分周されたクロック信号１／２ＣＬが供給される
。これらＤ−Ｆ−Ｆ回路１２１ｒ １２ｘの出力信号は
前記原−オア回路” 宜ｒ １１１の一方あるいは他方
入力端に供給されるとともに、変調器１５１゜１５！に
それぞれ供給される。この変調器１５１には搬送波発振
器１６よシ出力される搬送波信号が供給され、変調器１
５２には前記搬送波信号が９０°位相器１７１ｆ介して
供給される。これら変調器１５１ｅ １５２の出力信号
は合ＩＩｉ、″ａ１８に供給され、この合成器１８よシ
送イｔ、信号ｆｏ（オフセットＱＰＳＫ信号）が出力さ
れる。
号入力端ＣＫには前記Ｆ−Ｆ回路１３より出力され＾１
／２に分周されたクロック信号１／２ＣＬが供給される
。これらＤ−Ｆ−Ｆ回路１２１ｒ １２ｘの出力信号は
前記原−オア回路” 宜ｒ １１１の一方あるいは他方
入力端に供給されるとともに、変調器１５１゜１５！に
それぞれ供給される。この変調器１５１には搬送波発振
器１６よシ出力される搬送波信号が供給され、変調器１
５２には前記搬送波信号が９０°位相器１７１ｆ介して
供給される。これら変調器１５１ｅ １５２の出力信号
は合ＩＩｉ、″ａ１８に供給され、この合成器１８よシ
送イｔ、信号ｆｏ（オフセットＱＰＳＫ信号）が出力さ
れる。
一方、第２図は復調装置の摂成勿示すものである。受信
信号ｆ。（０ＱＰＳＫ信号）ｔｒＪ、分岐され、同期検
波器２１１＊２１２にそれぞれ供給される。この同期検
波器２１！には搬送波ＰＬＬ回路２２によって生成され
た再生搬送波ＤＣが供給され、同期検波器２１鵞には９
０°位相器２３によって移相された再生搬送波ＤＣが供
給される。これら同期検波器２ｈ ｒ ２ ｈよシ出力
される異なるゆ調軸の信号１）＋（’） ＋ Ｔ）ｚ（
りは例えば４相位相検波器および電圧制御発振器からな
る前記搬送波ＰＬＬ回路２２に供給されるとともに、Ｅ
Ｘ−オア回路２４【′こ供給され、このＥＸ−オア回路
２４の出力信−号は例えば位相検波器、電圧制御発振器
および低域通過フィルタからなるクロックＰＬＬ回路２
５に供給される。このクロックＰＬＬ回路２５において
生成された再生クロック信号ＣＬ （ｆ＝ １／Ｔｌ１
ｚ ）はフリップ・フロップ回路２６に供給され、ｌ／
２に分周される。
信号ｆ。（０ＱＰＳＫ信号）ｔｒＪ、分岐され、同期検
波器２１１＊２１２にそれぞれ供給される。この同期検
波器２１！には搬送波ＰＬＬ回路２２によって生成され
た再生搬送波ＤＣが供給され、同期検波器２１鵞には９
０°位相器２３によって移相された再生搬送波ＤＣが供
給される。これら同期検波器２ｈ ｒ ２ ｈよシ出力
される異なるゆ調軸の信号１）＋（’） ＋ Ｔ）ｚ（
りは例えば４相位相検波器および電圧制御発振器からな
る前記搬送波ＰＬＬ回路２２に供給されるとともに、Ｅ
Ｘ−オア回路２４【′こ供給され、このＥＸ−オア回路
２４の出力信−号は例えば位相検波器、電圧制御発振器
および低域通過フィルタからなるクロックＰＬＬ回路２
５に供給される。このクロックＰＬＬ回路２５において
生成された再生クロック信号ＣＬ （ｆ＝ １／Ｔｌ１
ｚ ）はフリップ・フロップ回路２６に供給され、ｌ／
２に分周される。
また、前記復調出力信号ＤＩ （’） ｒ Ｄｌ （す
ｅユこれらの信号Ｄｒ（す、Ｄ２（りの反転全検出する
ことにょ夛、再生搬送波の±９０’ザイクルスリッフｒ
検出する反転検出回路２７に供給される。即ち、復調出
力信号Ｄ１（す、Ｄ２（りはそれぞれＥＸ−オア回路２
８１．２８２の一方入力端に供給されるとともに、ビッ
トレートの逆数に対応した時間Ｔｓｅｃ遅延させる遅延
回路２９ ＋ ＋ ２９２を介して前記ＥＸ−オア回路
２Ｂ、 、 ２８２の他方入力端に供給される。前記Ｅ
Ｘ−オア回路２Ｂ、の出力信号はインバータ回路３０を
介して反転された前記再生１／２クロック信号ＣＬ／２
とともにアンド回路３１１に供給され、ＥＸ−オア回路
２８２の出力信号は前記蕎生１／２クロンク伯号ＣＬン
２とともに、アンド回路３１２に供給される。これらア
ンド回路３ ｈ ｒ Ｊ ７２の出力信号は抵抗Ｒ１１
＋ Ｒｈ 、コンデンサｃ１および抵抗Ｒｚｔ ＊ Ｒ
＊ｚ 、コンデンサｃＳからなシ、入力された信号を所
足時間平均化する低域通過フィルタ３２＋ ＋ ３２２
に介してインバータ回路３３に供給きれる。このインバ
ータ回路３３の出力信号はレベル判冗回路３４に供給さ
れる、 さらに、ＳｔＩ記復調出カイト号ＩＪｔ（す、１）２（
りはベースバンド２逓倍紮行うＥＸ−オア回路３５に供
給さｉする。このＥＸ−オア回路３５の出力化＋ｉ′は
例えげｒ） −Ｆ・Ｆ回路からなり、前記再生クロック
イ１ｊ’−川ＣＬに２１（づいてデータの峻別ケ行う脈
別回路３６に仲、給さｉ１小。この職別回路３６の出カ
イｔ１→、；はｔ：１ｉ１１ｉ（シワベル４１′ｆ、１
カ１回路３４０出カイｔイ号とともＶ・二、■りＸ−オ
ア１１］ｊ路３７ＶＣイ１（給される。この１・〕〕Ｘ
−オア回路３の出カイ凸旬は極性切換回路３８およびア
レーン、・パターン検出回路３９ｉ・こ供給さ１する。
ｅユこれらの信号Ｄｒ（す、Ｄ２（りの反転全検出する
ことにょ夛、再生搬送波の±９０’ザイクルスリッフｒ
検出する反転検出回路２７に供給される。即ち、復調出
力信号Ｄ１（す、Ｄ２（りはそれぞれＥＸ−オア回路２
８１．２８２の一方入力端に供給されるとともに、ビッ
トレートの逆数に対応した時間Ｔｓｅｃ遅延させる遅延
回路２９ ＋ ＋ ２９２を介して前記ＥＸ−オア回路
２Ｂ、 、 ２８２の他方入力端に供給される。前記Ｅ
Ｘ−オア回路２Ｂ、の出力信号はインバータ回路３０を
介して反転された前記再生１／２クロック信号ＣＬ／２
とともにアンド回路３１１に供給され、ＥＸ−オア回路
２８２の出力信号は前記蕎生１／２クロンク伯号ＣＬン
２とともに、アンド回路３１２に供給される。これらア
ンド回路３ ｈ ｒ Ｊ ７２の出力信号は抵抗Ｒ１１
＋ Ｒｈ 、コンデンサｃ１および抵抗Ｒｚｔ ＊ Ｒ
＊ｚ 、コンデンサｃＳからなシ、入力された信号を所
足時間平均化する低域通過フィルタ３２＋ ＋ ３２２
に介してインバータ回路３３に供給きれる。このインバ
ータ回路３３の出力信号はレベル判冗回路３４に供給さ
れる、 さらに、ＳｔＩ記復調出カイト号ＩＪｔ（す、１）２（
りはベースバンド２逓倍紮行うＥＸ−オア回路３５に供
給さｉする。このＥＸ−オア回路３５の出力化＋ｉ′は
例えげｒ） −Ｆ・Ｆ回路からなり、前記再生クロック
イ１ｊ’−川ＣＬに２１（づいてデータの峻別ケ行う脈
別回路３６に仲、給さｉ１小。この職別回路３６の出カ
イｔ１→、；はｔ：１ｉ１１ｉ（シワベル４１′ｆ、１
カ１回路３４０出カイｔイ号とともＶ・二、■りＸ−オ
ア１１］ｊ路３７ＶＣイ１（給される。この１・〕〕Ｘ
−オア回路３の出カイ凸旬は極性切換回路３８およびア
レーン、・パターン検出回路３９ｉ・こ供給さ１する。
こ（ニ）フレーム・パターン検出回路３９１′ｊ デー
タの（さ性？検出するものであり、との恢出出カイ１１
号によって前記極性切換回路３８が電」（＋ｌｌさ〕ｌ
、この極性９１換回路３８よりコヒーレントＰＳＫイｉ
Ｔ−弓゛が出力される。
タの（さ性？検出するものであり、との恢出出カイ１１
号によって前記極性切換回路３８が電」（＋ｌｌさ〕ｌ
、この極性９１換回路３８よりコヒーレントＰＳＫイｉ
Ｔ−弓゛が出力される。
十ｉＣ構成Ｐこおいて、身！、 ３１”ｍ ’に用いて
動作Ｑ（ついでｊ〜明すゐ。尚、第１ト１．第２図にお
いて、第３図と同一部分には同一符号を付す。
動作Ｑ（ついでｊ〜明すゐ。尚、第１ト１．第２図にお
いて、第３図と同一部分には同一符号を付す。
第１図に示す変調装瞳において、入力■χデータｌ）Ｋ
とｌ） −Ｆ −Ｆ回路１２１ ＋ １２２の出力信号
ＣＴ。
とｌ） −Ｆ −Ｆ回路１２１ ＋ １２２の出力信号
ＣＴ。
ＣＱＯ間には次のよりｌ関係式が成立する。
このような関係にあるＤ−Ｆ−Ｆ回路ｌ ２１＋ １２
ｚの出力信号ＣＩ、ＣＱは変調器１５１＋１５２ＶＣ供
給さｔｌ、これらの信号によって滴交する２つの搬送波
信号か衆評、されゐ。との衆評、出力信号に合成器１８
において合Ｄｙさｈ 、送信信号ｆ。（オフセットＱＰ
ＳＫ仏郵−）が出力されろ。
ｚの出力信号ＣＩ、ＣＱは変調器１５１＋１５２ＶＣ供
給さｔｌ、これらの信号によって滴交する２つの搬送波
信号か衆評、されゐ。との衆評、出力信号に合成器１８
において合Ｄｙさｈ 、送信信号ｆ。（オフセットＱＰ
ＳＫ仏郵−）が出力されろ。
一方、第２１８Ｉに示す彷調杯簡ＩＣおいて、受信信号
ｆａｔ−同期低波器２ ｌｌｒ ２ ｈ ｉＣ供給され
、との同知］検波器２１ （＋ ２１２からは復Ｂ喘軸
の異なる２つの’ｉＭ ａｓ出力信号Ｄ １Ｕ 、 ］
）２ （りが倚られ々。これら復調出力信号ＩＪ＋ｔす
１Ｄ２（’）は反転検出回路２７に供幻さ’ｊＬ、６゜
ここで、内生搬送波ｌ）Ｃに＋９０°サイクルスリツプ
が生じておらず、このときの復調出力信号Ｄｌ（す、Ｄ
２（りと再生１／２クロック信号ＣＬ／２およびこの反
転（Ｑ号ＣＬ／２が第３図に示す関係にある場合、アン
ド回路”５ｒ３１２はそれぞれＥＸ−オア回路２Ｂ、
、 ２８２の出力信号１〕１（す■ＤＢ （ｔ ＋Ｔ
ｌ ｓＤｄす■１）、（＋−ＩＴＪ？＋：ゲーテインダ
するため、低域通過フィルタ３２４，３２２、インバー
タ回路３３ヲ介してレベル判定回路３４に供給され、こ
のレベル判定回路３４よ多出力される信号は常に１１０
ｗレベルとなる、 また、再生搬送波ＤＣに＋９０°サイクルスリツプが生
じると、同期検波器２１． 、２１．の復調出力信号が
反転される。しかし、クロックＰＬＬＮ路２５には復調
出力信号がＥＸ−オア回路２４によって排他的論理和演
算されて供給されているため、クロックＩ）ＬＬ回路２
５に供給される信号の符号変換点は’ｐｓｅｃ毎に生じ
る。したがって、クロックＰＬＬ回路２５は同期はずれ
？生じることがなく、クロックＰＬＬ回路２５よ多出力
される再生クロック信号ＣＬの位相は正常に保持さ扛る
。よって、再生１／２クロック化号ＣＬ／２およびＣＬ
／２の位相も正常に保持されるため、アンド回路３１１
１３ｈではＥＸ−オア回路２Ｂ、 、 ２８重の出力信
号のうち、常時゛０１の部分をゲーテインクすることに
なる。とのため、低域通過フィルタ３２１．３２２．１
ンバ一タ回路３３を介してレベル判定回路３４に供給さ
れ、このレベル判定回路３４よ多出力される信号は１”
レベルとなる。
ｆａｔ−同期低波器２ ｌｌｒ ２ ｈ ｉＣ供給され
、との同知］検波器２１ （＋ ２１２からは復Ｂ喘軸
の異なる２つの’ｉＭ ａｓ出力信号Ｄ １Ｕ 、 ］
）２ （りが倚られ々。これら復調出力信号ＩＪ＋ｔす
１Ｄ２（’）は反転検出回路２７に供幻さ’ｊＬ、６゜
ここで、内生搬送波ｌ）Ｃに＋９０°サイクルスリツプ
が生じておらず、このときの復調出力信号Ｄｌ（す、Ｄ
２（りと再生１／２クロック信号ＣＬ／２およびこの反
転（Ｑ号ＣＬ／２が第３図に示す関係にある場合、アン
ド回路”５ｒ３１２はそれぞれＥＸ−オア回路２Ｂ、
、 ２８２の出力信号１〕１（す■ＤＢ （ｔ ＋Ｔ
ｌ ｓＤｄす■１）、（＋−ＩＴＪ？＋：ゲーテインダ
するため、低域通過フィルタ３２４，３２２、インバー
タ回路３３ヲ介してレベル判定回路３４に供給され、こ
のレベル判定回路３４よ多出力される信号は常に１１０
ｗレベルとなる、 また、再生搬送波ＤＣに＋９０°サイクルスリツプが生
じると、同期検波器２１． 、２１．の復調出力信号が
反転される。しかし、クロックＰＬＬＮ路２５には復調
出力信号がＥＸ−オア回路２４によって排他的論理和演
算されて供給されているため、クロックＩ）ＬＬ回路２
５に供給される信号の符号変換点は’ｐｓｅｃ毎に生じ
る。したがって、クロックＰＬＬ回路２５は同期はずれ
？生じることがなく、クロックＰＬＬ回路２５よ多出力
される再生クロック信号ＣＬの位相は正常に保持さ扛る
。よって、再生１／２クロック化号ＣＬ／２およびＣＬ
／２の位相も正常に保持されるため、アンド回路３１１
１３ｈではＥＸ−オア回路２Ｂ、 、 ２８重の出力信
号のうち、常時゛０１の部分をゲーテインクすることに
なる。とのため、低域通過フィルタ３２１．３２２．１
ンバ一タ回路３３を介してレベル判定回路３４に供給さ
れ、このレベル判定回路３４よ多出力される信号は１”
レベルとなる。
また、前記復調出力信号１）１（す、 Ｄ鵞（りは２逓
倍器を構成するＥＸ−オア回路３５に供給される。
倍器を構成するＥＸ−オア回路３５に供給される。
このＥＸ−オア回路３５からは再生搬送波ＤＣの位相が
０°または１８０°の場合ＥＸＩなる出力信号が得られ
、再生搬送波ＤＣの位相が９０°または２７０°の場合
ＥＸ２なる出力信号が得られる。このＥＸ−オア回路３
５よ多出力される信号ＥＸＩあるいはＥＸｉは識別回路
３６に供給される。この識別回路３６ではクロックＰＬ
Ｌ回路２５よ多出力されるクロック信号ＣＬによって符
号パターンの識別生成が行われる。この識別回路３６の
出力信号は前記反転検出回路２７’ｆ、構成するレベル
判足回路３４の出力信号とともにＥＸ−オア回路３７に
供給される。前記レベル判定回路３４の出力信号は再生
搬送波ＤＣに±９０°サイクルスリップが生じていない
場合は！０ルベルとなっているから、前記識別回路３６
よ多出力される信号ＥＸ、ｌはその筐まＥＸ−オア回路
３７よ多出力される。−！、た、再生搬送波ＤＣに±９
０°サイクルスリップが生じている場合は前記レベル判
定回路３４よシ″１”レベル４３号が出力される。この
ため、前記識別回路３６よ多出力される信号ＥＸ、け反
転してＥＸ−オア回路３７よ多出力される、したがって
、このＥＸ−オア回路３７からは再生搬送波ＤＣの位相
に影響を受けることなく ＰＣＭデータＤＫ″ｆｆ：再
生することができる。このＰＣＭデータＤＫはフレーム
・パターン検出回路３９に供給され、この検出回路３９
ではデータの伸性が検出される。
０°または１８０°の場合ＥＸＩなる出力信号が得られ
、再生搬送波ＤＣの位相が９０°または２７０°の場合
ＥＸ２なる出力信号が得られる。このＥＸ−オア回路３
５よ多出力される信号ＥＸＩあるいはＥＸｉは識別回路
３６に供給される。この識別回路３６ではクロックＰＬ
Ｌ回路２５よ多出力されるクロック信号ＣＬによって符
号パターンの識別生成が行われる。この識別回路３６の
出力信号は前記反転検出回路２７’ｆ、構成するレベル
判足回路３４の出力信号とともにＥＸ−オア回路３７に
供給される。前記レベル判定回路３４の出力信号は再生
搬送波ＤＣに±９０°サイクルスリップが生じていない
場合は！０ルベルとなっているから、前記識別回路３６
よ多出力される信号ＥＸ、ｌはその筐まＥＸ−オア回路
３７よ多出力される。−！、た、再生搬送波ＤＣに±９
０°サイクルスリップが生じている場合は前記レベル判
定回路３４よシ″１”レベル４３号が出力される。この
ため、前記識別回路３６よ多出力される信号ＥＸ、け反
転してＥＸ−オア回路３７よ多出力される、したがって
、このＥＸ−オア回路３７からは再生搬送波ＤＣの位相
に影響を受けることなく ＰＣＭデータＤＫ″ｆｆ：再
生することができる。このＰＣＭデータＤＫはフレーム
・パターン検出回路３９に供給され、この検出回路３９
ではデータの伸性が検出される。
しかして、極性切換回路３８ではフレーム・ノ（ターン
検出回路３９の出力信号に応じて前記データの極性切換
えが行われ、コヒーレン） ＰＳＫ伯号信号力される。
検出回路３９の出力信号に応じて前記データの極性切換
えが行われ、コヒーレン） ＰＳＫ伯号信号力される。
尚、前記識別回路３６ではＦ−Ｆ回路２６の初期状態に
よって識別出力信号がＥＸｌ ｒ ＥＸ２の何れかとな
るが、上記説明では再生搬送波の位相が１０″または１
８０°のときレベル判定回路３４の出力信号が１０６レ
ベルとなるようＦ−Ｆ回路２６の位相が規定されている
。１だ、クロックＰＬＬ回路２５の同期が確立し、Ｆ−
Ｆ回ｊ！３２６の出力位相が足まると、再生搬送波１）
ｃの±９０’ザイクルスリンプによるデータ極性の反転
はＥＸ−オア回路３７によって訂正されるため、バース
トエラー長は反転検出回路２７の検出時間１で短縮でき
る。
よって識別出力信号がＥＸｌ ｒ ＥＸ２の何れかとな
るが、上記説明では再生搬送波の位相が１０″または１
８０°のときレベル判定回路３４の出力信号が１０６レ
ベルとなるようＦ−Ｆ回路２６の位相が規定されている
。１だ、クロックＰＬＬ回路２５の同期が確立し、Ｆ−
Ｆ回ｊ！３２６の出力位相が足まると、再生搬送波１）
ｃの±９０’ザイクルスリンプによるデータ極性の反転
はＥＸ−オア回路３７によって訂正されるため、バース
トエラー長は反転検出回路２７の検出時間１で短縮でき
る。
上記害施例によれば、変調ＢｆＭにおいて入力ＰＣＭデ
ータケ互いにＴｓｅｃだけずれた２系列のデータＶこ変
換して４相位相変調している。したがって、この変ｒＡ
装置よ多出力される信号はオフセラ？ ＱＰＳＫ （８
号と同一の伝送帝域？有し、エンペローブ変化も２相１
）ＳＫ、４相ＰＳＫ方式に比べて小さい利点全有してい
る。
ータケ互いにＴｓｅｃだけずれた２系列のデータＶこ変
換して４相位相変調している。したがって、この変ｒＡ
装置よ多出力される信号はオフセラ？ ＱＰＳＫ （８
号と同一の伝送帝域？有し、エンペローブ変化も２相１
）ＳＫ、４相ＰＳＫ方式に比べて小さい利点全有してい
る。
また、復調装置において、ＯＬ調出出力信号ＥＸ−オア
回路３５で排他論理和葡行なった後識別回路３６に供紹
されるため、識別回路３６の入力ＥＸＩ又はＥＸ、のシ
ンボルレートは１／’Ｉ’ 、！：なってお、！５．０
ＱＰＳＫ信号の復調装置において再生搬送波ＤＣの±９
０°サイクルスリップ時に生じる復調出力信号Ｄ１（り
及びＤ２（ｔ）のＴ ｓｅｅシフトの影響をうけない。
回路３５で排他論理和葡行なった後識別回路３６に供紹
されるため、識別回路３６の入力ＥＸＩ又はＥＸ、のシ
ンボルレートは１／’Ｉ’ 、！：なってお、！５．０
ＱＰＳＫ信号の復調装置において再生搬送波ＤＣの±９
０°サイクルスリップ時に生じる復調出力信号Ｄ１（り
及びＤ２（ｔ）のＴ ｓｅｅシフトの影響をうけない。
従がって識別ｖｉ−確実に行なうことが可能である。
さらに、反転検出回路２７に、再生１／／２クロック信
号ＣＬ／２の初期位相で規定されるある彷調出力信号の
タイミング関係音再生搬送ｍＤｃの０８．１８０°状態
とみなし、復調出力信号の’ｌ”ｓｅｃずれ全検出する
ことによシ再生搬送波ＤＣの±９０°サイクルスリップ
を検出している。したがって、一度フレーム・パターン
検出回路３９によって初期状態全決定した後は反転検出
回路２７の出力信号によってＥＸ−オア回路３７ケ制御
するコトによシ、再生搬送波１）ｃに±９０°サイクル
スリップが生じた場合においてもデータ全訂正すること
ができる。
号ＣＬ／２の初期位相で規定されるある彷調出力信号の
タイミング関係音再生搬送ｍＤｃの０８．１８０°状態
とみなし、復調出力信号の’ｌ”ｓｅｃずれ全検出する
ことによシ再生搬送波ＤＣの±９０°サイクルスリップ
を検出している。したがって、一度フレーム・パターン
検出回路３９によって初期状態全決定した後は反転検出
回路２７の出力信号によってＥＸ−オア回路３７ケ制御
するコトによシ、再生搬送波１）ｃに±９０°サイクル
スリップが生じた場合においてもデータ全訂正すること
ができる。
以上、詳述したようにこの発明によれば、再生搬送波に
サイクルスリップが生じた場合においても自動的にデー
タ全訂正することが可能なコヒーレン） ＱＰＳＫ伝送
装置を提供できる。
サイクルスリップが生じた場合においても自動的にデー
タ全訂正することが可能なコヒーレン） ＱＰＳＫ伝送
装置を提供できる。
第１図、第２図はこの発明に係わるコヒーレン） ＱＰ
ＳＫ伝送装置の一実施例全庁すものであシ、第１図は変
調装置の構成を示す図、第２図は拶調装置の構成を示す
図、第３図は第１図。 第２図の動作を説明するだめに示す図である。 ］）Ｋ・・・■χデータ、ＣＬ・・・クロンク信号、Ｉ
Ｏ・・・送信符号変換回路、１７ｔ ＋ Ｉ Ｉｔ・・
・排他的論理利口Ｍ 、１２ｈ１２□・・・１〕−７リ
ツプ・フロンプ回路、１３・・・フリップ・フロ７１回
路、１５１＋ １５２・・・変調器、２１１＊２１１・
・・同期検波器、２２ 搬送波ＰＬＬ回路、２４，３５
．３７・・・排他的論理和回路、２５・・・クロックＰ
ＬＬ回路、２７・・・反転検出回路、３６・・・識別回
路、３８・・・極性変換回路、３９・・・フレーム曽パ
ターン検出回路。
ＳＫ伝送装置の一実施例全庁すものであシ、第１図は変
調装置の構成を示す図、第２図は拶調装置の構成を示す
図、第３図は第１図。 第２図の動作を説明するだめに示す図である。 ］）Ｋ・・・■χデータ、ＣＬ・・・クロンク信号、Ｉ
Ｏ・・・送信符号変換回路、１７ｔ ＋ Ｉ Ｉｔ・・
・排他的論理利口Ｍ 、１２ｈ１２□・・・１〕−７リ
ツプ・フロンプ回路、１３・・・フリップ・フロ７１回
路、１５１＋ １５２・・・変調器、２１１＊２１１・
・・同期検波器、２２ 搬送波ＰＬＬ回路、２４，３５
．３７・・・排他的論理和回路、２５・・・クロックＰ
ＬＬ回路、２７・・・反転検出回路、３６・・・識別回
路、３８・・・極性変換回路、３９・・・フレーム曽パ
ターン検出回路。
Claims (1)
- クロック信号音１／２に分周し、この分周されたクロッ
ク信号によル入力ＰＣＭデータ全交互に２分配して互い
に相手側の１シンボル前のデζりと排他的論理和演算を
行うとともに、２系列データ全ビットレートの逆数だけ
ずらす手段と、この手段の出力信号を４相位相変調する
手段とからなる変調装置と、受信信号全同期検波し復調
軸の異なる２つの復調出力信号を得る手段と、これら復
調出力信号を排他的論理和演算する手段と、この演算出
力信号よシクロツク信号全再生する手段と、とのクロッ
ク信号に基づいて前記復調出力信号の反転を検出する手
段と、前記復調出力信号を２逓倍する手段と、前記クロ
ック信号に基づいて、前記逓倍出力信号の識別？行９手
段と、この識別出力信号の極性ｒ前記反転を検出する手
段の出力信号によって制御する手段と、この手段よ多出
力される符号パターン全検出する手段と、この符号パタ
ーンを検出する手段の出力信号に基づいて前記制御する
手段よ多出力される信号の極性？切換える手段とからな
る復調＠置と全具備することを特徴とするコヒーレント
ＱＰＳＫ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13885083A JPS6030240A (ja) | 1983-07-29 | 1983-07-29 | コヒ−レントｑｐｓｋ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13885083A JPS6030240A (ja) | 1983-07-29 | 1983-07-29 | コヒ−レントｑｐｓｋ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6030240A true JPS6030240A (ja) | 1985-02-15 |
Family
ID=15231626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13885083A Pending JPS6030240A (ja) | 1983-07-29 | 1983-07-29 | コヒ−レントｑｐｓｋ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030240A (ja) |
-
1983
- 1983-07-29 JP JP13885083A patent/JPS6030240A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| US4010323A (en) | Digital timing recovery | |
| US4715047A (en) | Digital differential phase shift keyed demodulator | |
| US3924186A (en) | Staggered quadriphase differential encoder and decoder | |
| US5056055A (en) | Coherent surface acoustic wave unique word detector | |
| JPH0136745B2 (ja) | ||
| EP0072848B1 (en) | Biphase detector | |
| US4859959A (en) | Data demodulator carrier phase error detector | |
| JPS6231238A (ja) | 復調装置 | |
| JPS61269547A (ja) | デ−タ信号復調装置 | |
| US4694257A (en) | Phase-coherent demodulation clock and data recovery | |
| US5566212A (en) | Phase-locked loop circuit for Manchester-data decoding | |
| JPS6362931B2 (ja) | ||
| JPH098671A (ja) | バス伝送システム | |
| JP3288298B2 (ja) | 絶対位相検出回路 | |
| JPS6212241A (ja) | デイジタル伝送方式 | |
| JPS5928750A (ja) | 復調器の切換装置 | |
| JPH066397A (ja) | 遅延検波器 | |
| JPS6339240A (ja) | 符号化変調回路 | |
| JPS6159579B2 (ja) | ||
| JPS6030241A (ja) | ディジタル信号の変復調装置 | |
| JPS62181556A (ja) | デイジタル変復調回路 | |
| JPH0479501B2 (ja) | ||
| JPS60198947A (ja) | Ｍｓｋ変復調方式用送信符号化回路 | |
| JPH0644771B2 (ja) | オフセツト４相位相変調波復調器のクロツク制御方法 |