JPS6030281A - 信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は画像信号を扱う信号処理装置、特に撮像機能を
有する信号処理装置に関する。

（従来技術） 従来例えば１枚分の画像情報を２フィールド分の順次信
号に変換する為にはインターライントランスファー型Ｃ
’ＣＤ＋ＭＯ８型センナを用いる事が考えられていた。

然し乍ら、これらのセンサーでは受光面内に転送経路や
、ゲート等が設けられていた為開口嘉が小さくなってし
まいセンサー感度を低下させる欠点があった０ 又、半導体製造技術から見ても高い集積度を必要とする
ため歩留りが悪く、又画素数を増やす事ができない欠点
がある。

これに対しフレームトランスファー型ＣＯＤを用いれば
これらの欠点は一掃し得るが、フレームトランスファー
型では１画像を２フィールド順次信号に変換する事がで
きないとされてきた。− （目　的） 本発明はこの様な従来技術の欠点を解決し得る新規な半
導体撮像デバイス、又は半導体信号処理デバイス及びこ
れを含む信号処理装置を提供する事を目的とするもので
ある。

（実施例）　Ａ 以下実施例に基づき本発明の詳細な説明を行なう。

第１図〜第３図において、ｌはメモリ部、２はスイッチ
部、３は駆動信号源であってこれらスイッチ部２、信号
源３等から本発明の制御駆動手段が構成されている。４
はＣＣＤタイプの水平シフトレジスタ、５はＣＣＤタイ
プの垂直シフトレジスタ、６は出力手段としての電荷電
圧変換アンプ（出力アンプ）、７はアンドゲート、８は
シフトレジスタである。シフトレジスタ８はＣＣＤタイ
プであっても良い０又、　ＬＳは被写体の像をメモリ一
部ｌに入射する光学系である。

第１図の実施例では水平シフトレジスタ４はそれ自身が
光電変換作用を行う様に構成されており、を画像だけを
撮像するスチルモードにおいてはシャッタＳＨＴにより
光束の入射が制御される。又５図では簡単の為４×４画
素の例を用いて説明をする。父、レジスタ４はＴＶ画面
の１フレームに対応する例えば５２５本配置されている
。

又、垂直シフトレジスタ５は少なくとも水平シフトレジ
スタ４の本数に対応するビット数をイ］する。尚、該シ
フトレジスタは単にリード線であっても良い。

シフトレジスタ８はパルスφ、が入るｉ　ニＡ〜Ｄの端
子に順番にノ・イレベル信号を切換えて出力する。父、
パルスφ８が入力すると・・イレペル信号が端子ＡＫ戻
る。

尚、φ３はレジスタ５を駆動するノくルスであり、又、
φ２Ａ〜φ２Ｄは夫々図中下から数えて１番目〜４番目
迄の水平シフトレジスタ４を駆動する為のパルスである
。φ、はクロックツくルスである。

この様に構成された本発明の信号処理装置の動作を第３
図を用いて説明する。

先スパルスφ８によりレジスタ８の端子Ａをノ＼イレペ
ルにする事により奇数ラインである第１行を選択し、次
いで第３図のようなパルスφ２＾及びパルスφ３を供給
して電荷Ａ、〜戊を読み出す。

次にパルスφ２を２つ供給する事により端子Ｂをハイレ
ベルにして第３行を選択し、パルスφ２Ｃ＋φ、を供給
する事により電荷Ｃ１〜Ｃ４を読み出す。

次にリセットパルスφＲにより１旦レジスタをＡに戻し
てからパルスφ１を１つ供給する事により端子Ｂをハイ
レベ）ｖとし、パルスφ２Ｂトパルスφ真とにより第２
行を読み出す。次いでパルスφ。

を２つ供給してからパルスφ２０１φ、により第４行を
読み出す。

この様にスイッチ回路２により水平シフトレジスタを選
択し、最初例えば奇数ラインを順次読み出し、次いで偶
数ラインを順次読み出す事によりｌフレーム分の情報を
２フィールド信号として順次１フイールドずつ出力する
事ができ而も出力アンプが共通であるから構成が簡単化
し、央に共通の出力アンプ６への経路を共通の電荷転送
路とした事により信号のリーク＆クロストークも少ない
。

尚、第３図に示したタイミングはムービーモード即ち連
続撮像に用いるものであってスチルモード即ちｌフレー
ム分の撮像を行う場合にはシャッタＳ　ＨＴを用い、読
み出し開始以前にシャッタを所定時間だけ開成して撮像
を行い、その後読み出し期間中はシャッタを閉成してお
くようにする。

尚その場合の読み出し動作は第３図に示すものと同様の
もので良い。

又、第１図示実施例のレジスタの代わりにリングカウン
タ等を用いても良い事は註う迄もない０ （Ａ） 次に第４図舛は本発明の信号処理装置の第２実施例を示
す図で同図中第１図と同じ符番のものは同じ要素を示す
。

本実施例の他の特徴は信号処理装置に対して複数の色部
分を有するカラーフィルタを配置し、複数の水平シフト
レジスタから読み出される各色信号成分を複数の転送路
に振り分けて読み出すように構成した点にある。

図中ＱＡ−ＱＤはシフトレジスタ８の端子Ａ〜Ｄにより
ゲート電極が制御されるトランジスタであって、第１図
中のアンドゲート７を夫々構成している。４八〜４Ｄは
夫々水平シフトレジスタであって本実施例では夫々６つ
の画素から成っている。勿論、実際には例えば４９０Ｖ
Ｘ７００１（程度の画素である事が望ましい。又、この
水平シフトレジスタの画素群の上には例えば第４（Ｐ）
） 図Φｙのよりなり（青）、Ｇ＠：）、Ｒ（赤）の色分光
特性の繰り返しから成る色分解用ストライプフィルタＣ
８が配置されている。

ここで各色のフィルタは水平シフトレジスタ４八〜４Ｄ
の各画素のピッチと一致するように配置される。

５Ｂ、５Ｇ、５Ｒは夫々垂直シフトレジスタであってシ
フトレジスタ５Ｂ、５Ｇ、５Ｂは夫々青フイルタ−、緑
フイルタ−、赤フィルターに対応した信号を読み出す為
のシフトレジスタである。

又、各シフトレジスタ５Ｂ、５Ｇ、５１（、は共通の駆
動パルスφ、により、駆動される。又′１゛はゲート電
接であり、ゲートパルスφ７がバインベルの間電荷をゲ
ート電極下に集め、パルスφ丁の立下りに了り、この電
極下の電荷を図中左隣のレジスタの画素にシフトする。

１２］３，１２Ｇ。

１２１もはレジスタ５１３．　５（Ｊ、５１（、の出力
を増ｒｌＪする為のアンプである。

（Ｃ） 第４図（ロ）はこのような信号処理装置のＴＭ、極構成
の一例を示す図で、本実施例では一相駆動方式の場合の
１ｉＪ、極構成例を示す。

図中右下シの斜線部は透明な転送電極又はゲート電極を
示している。その内１３は水平シフトレジスタの水平転
送電極、１４は垂直シフトレジスタの垂直方向の転送電
極、Ｔは水平シフトレジスタと垂直シフトレジスタ間、
及び垂直シフトレジスタ間に設けられたゲート電極、１
６は水平シフトレジへタ４八〜４Ｄ間の電荷の移動を阻
止する為のチャネルストップ、１７は垂直シフトレジス
タ内に設けられたチャネルストップである。又、１８ば
１画素の範囲を示す〇各転送電極及びゲート電極は半導
体基板に対し絶縁層を介して設けられており、半導体基
板内ＫＨイオン注入等により所定レベルのポテンシャル
バリアが形成されている。例えば電極下のｌ領域に於け
る電子から見たポテンシャルレベル（以下ポテンシャル
と略す。）は■領域に於けるポテンシャルより常に＾く
なるよう設定されている。又、電極に覆われていない部
分の１１１領域のポテンシャルはＮ領域のポテンシャル
よ）常に高く設定されている。

又、この１１．ＩＶ領領域於けるポテンシャルは固定さ
れている。

又、Ｉ、ｆＪ領領域於けるポテンシャルは転送電極に印
加する電圧に応じて上下する。例えば基板がＰ型の場合
転送電極にハイレベルの電圧を印加するとＩ、ｌ領域の
ポテンシャルは■。

Ｎ領域のポテンシャルよりも下かり、ローレベルを印加
するとＩＩｌ、　Ｎ領域のポテンシャルより上がる。

従って各転送電極にハイレベルとローレベルの父番パル
スを供給すると基板内の電荷は順次１、ｎ、Ｈｌ、ＩＬ
　１．Ｈ−山・−（Ｄ方向に移動して行く・　。し） 第４回期は本実施例の信号処理装置を用いたり４八〜４
Ｄだけ露光されており、他の部分は遮光されている。

この信号処理装置ｌはスイッチ部２がらのセレクトパル
スφい〜φ０により、読み出されるべき水平シフトレジ
スタＡ−Ｄが夫々選択される。

又、このスイッチ部２は本発明の駆動手段としての駆動
信号源３からのクロックパルスφ、。

φ２・φＲＶこより制御される。

又、駆動信号′ｍ３からはパルス−５，φ丁が出力され
ている。この実施例でもスイッチ部及び信３ 号源から駆動手段が形成されている。１９はス△ インチ回路であり、各垂直シフトレジスタ５Ｂ。

５Ｇ、５Ｒから読み出された信号ＯＵＴ　Ｂ　、　０Ｉ
ＪＴＧ、　ＯＵ１’Ｒ全所定の周波数で順次切換えて後
段のローパスフィルタ２０に出力する。ここでスイッチ
回路１９はカラーフィルターＣ８のフィルターピッチに
対応する周波数である。ローパスフィルタ２０は、この
高周波の点順次信号を所定の帯域まで制限する事により
折返し歪のない輝度信号を形成する。又２１はプロセス
回路であってこの輝度信号に対し各種の補正（γ補正、
アパーチャー補正、黒レベルクランプ。

ホワイトクリップ等）を施こす。２２〜２４け比較的低
いカットオフを有するローパスフィルターで各色信号の
中に含まれる高域成分をカットオフし、モアレを防止す
る為のものである。

２５〜２７はｒ補正回路であって各色信号の入出力特性
を非線形増巾する。２８〜３０はアパーチャー補正回路
であって輪郭を補償する。

３１はマ）　ＩＪクス回路であって輝度信号、各色信号
から例えば色差信号及び補正された輝度信号を形成する
。３２はエンコーダであってこの色差信号と輝度信号を
変調等する事１／ｃよって所定の標準テレビジョン信号
（ＮＴＳＣ，ＰＡＬ。

Ｓｉ３ＣＡＭ＃）を形成する。

（Ｅ） 第４１嬢はこの上うな撮像装置としての信号処理装置の
駆動タイミングを示す図である。

先ず標準テレビジョン信号の垂直同期信号に同期して時
刻ｔ１にφ几が入力されレジスタ８がリセットされる。

従ってレジスタ８０Ａ端子からハイレベルが出力されト
ランジスタＱＡがＯＮし、パルスφ、は水平シフトレジ
スタ４Ａに供給され時刻ｔ、からｔ、にかけてレジスタ
４Ａの３画素を図中左方向にシフトする。又、この時−
Ｔもパルスφ２と同相で供給すると、画素Ａｌ−Ａ３の
電荷は垂直シフトレジスタ５Ｂ〜５１モの画素Ｂｌ、（
）ｌ、■ｌＫｗ積される。

次いで時刻ｔ４にパルスφ、をｌパルス供給する事によ
り各垂直シフトレジスタ５Ｂ、５Ｇ、５Ｒの電荷はアン
プ１２８，１２Ｇ、１２ルを介ｔ、〜ｔ６にカケてパル
スφＡ、−〇によりやはり水平シフトレジスタ４Ａが３
画素分左にシフトされ画素人４〜八６の電荷がレジスタ
５Ｂ、５Ｇ。

５Ｒの画素Ｂｌ、Ｇｌ、　ＥＬｌにシフトされる。

そ’７）　後時刻”ｔのパルスφ、によりこれらが読み
出される。

それと共にφ、が２つ供給されるのでレジスタ８はＣ端
子がハイレベルとなりトランジスタＱｃがＯＮし、水平
シフトレジスタ４ＣにパルスφＣが供給されるようにな
る。

その後時刻ｔ、〜ｔ、にかけてパルスφＣ１φ１に３パ
ルスが供給され、これによって画素Ｃ１−０３の電荷力
に画素Ｂ３．Ｇ３．Ｒ３に夫々シフトされ、時刻ｔｔｏ
〜ｔ、、　Ｋかけてφ、に３パルス供給される事によし
この電荷が読み出される。又、ｔＩｔ〜ｔ、、　Ｋかけ
て再び−Ｃ１φＴ　Ｋ３パルス供給される事により、画
素Ｃ４〜Ｃ６が画素Ｂ３．Ｇ３゜Ｒ３に夫々シフトされ
、時刻ｔ１４〜ｔｉ１１にφ、が３パルス供給される事
により、この電荷が読み出される。その後は同様に１ラ
インおきに水平シフトレジスタの内容が読み出され、次
のフィールド期間に残りの水平ラインの電荷が順次読み
出される。このようにしてシフトレジスタ８により標準
テレビジョンの水平同期毎に水平シフトレジスタが切換
えられて読み出される。

本実施例はこのように構成されているので受光部の構造
を簡単化し得る。従って開口率が大巾に向上し、而もチ
ップ面積を従来のフレームトランスファー型に比べて約
３ＡＫＬ得るもので山 ４る。又、インターレースが簡単にでき、しかも各色信
号を別々に読み出せるので後段の信号処理回路を非常に
簡単化できる０又スミアも少な′　。　（Ｆ）　（４−
ン 尚、第４図□□□、（至）の第３．第４実施例は水平シ
フトレジスタ群４′を純粋にメモリとして用い、Ｃり 受光部１０を別に設けた例であり、同図（至）のもであ
って、後者の場合には、メモリ部としてのレジスタ群４
′の各レジスタは垂直方向の転送機ルモード時に７ヤツ
タが不要となる。

即ち所定時間の撮像後は受光部の情報を一旦メモリ部４
′に収納してしまうＯその後は第３商略を示す図で、同
図の実施例は水平レジスタ４の各ビットに光電変換手段
としての受光素子９を接続したものでレジスタ４．５等
は遮光されている０又、各受光素子９とレジスタ４の各
ビット間のゲートをパルスφＳＨによって開く事によシ
受光素子９の電荷はレジスタ４に収納される。この様に
すればスチルモードの場合にもシャッタを用いずに済む
。即ち、このノ（ルスφＩＩＩの供給間隔によシ蓄積時
間を規定することがでｔＦＩＪτボ丁凶で、図中第５図
叫と同じ符番のものは同じ要素を示す。

図中ＱＣＬＲは各受光素子としてのフォトダイオード９
のカソードとドレイン１）ＦＬの間に設けられたクリア
ゲートであり、パルスφＣＬＲがノ〜イレペルになると
ダイオード９′に予め蓄積されていた電荷をドレインＤ
Ｂに排出する。ＱＩＩＨＡ〜Ｑｇｕｎはダイオード９′
に蓄積された電荷を水平シフトレジスタ４八〜４Ｄに夫
々シフトする為のシフトゲートであって各ゲートのコン
トロール電極には夫々パルスφ８ＨＡ〜φ８■Ｄが供給
され、ノクルスφＩＩＩＨＡ〜φＳＨＤがノ・イノベル
の間にダイオード９′内号のものは同じ要素を示す。

図中３４はクロックジェネレーターであってパルスφ２
Ａ〜φ２ｐ＠　φｌ１ＨＡ〜φＢＨＤ　ｓ　φＣ１，Ｒ
Ａ〜φｅｌ、ＲＤ等の為のタイミングパルスを出力する
。

３５は駆動手段としてのドライノ（−回路であ（ｒ）〕 ってこのタイミングパルスに基づき第５図（至）のよう
な駆動パルスを形成する０ ３６は蓄積時間制御回路であって信号処理装置３７に於
ける電荷の蓄積時間を制御する。

具体的にはこの蓄積時間制御回路は蓄積時間をマニュア
ル又はオートでセットするセット手段を含みこのセット
手段の出力によってパルスφＣＬＲＡ〜φＣＬＲＤとパ
ルスφ８ＨＡ〜φ８ＨＤとの位相関係であってこの装［
３７の受光素子９、又は９′には光学像が入射されるよ
う構成されている０又、３３はサンプルホールド回路で
信号処理装置３６からの出力信号のデユーティ−を高め
る為のものである。

又、３８〜４０けサンプルホールド回路であってサンプ
ルホールド回路３３を介した点順次信号出力の中からＩ
（、、Ｇ、Ｂの各色信号を分離の出力パルスを示すタイ
ミング図でダイオード９′の電荷は水平ブランキング期
間内に先づシフトレジスタ４人にシフトされ、次いで水
平シフトレジスタ４八が水平走査期間中にパルスφ２人
により駆動される。

次に同様にしてダイオードの電荷はシフトレジスタ４Ｂ
にシフトされた後このレジスタ４Ｂが駆動される。

このようにして水平シフトレジスタ４人〜４Ｄが夫々水
平走査周期で順次駆動され各レジスタ４八〜４Ｄは垂直
期間Ｖおきに駆動される。

又、蓄積時間制御回路３６に於て時間値Ｔ、がセットさ
れると、これによってパルスφＣＬＲＡ　〜φＣＬＲＤ
　が順次出力される。この各パルスφＣＬＲＡ〜φＣＬ
ＲＤ　は夫々パルスφ２Ａ〜φ２Ｄに対し時間′１′Ｍ
だけ早い位相で出力されるよう構成される０従って各受
光用ダイオード９′にはｌ垂直期間Ｖの内最初の（Ｖ−
ＴＭ）の期間に蓄積された電荷が排出され、結果的に蓄
積時間は′ルとなる。

このように本実施例によれば銀塩写真に於ける先幕、後
幕から成るフォーカルブＶ−ンシャツタと同様の撮影効
果を得る事ができる。しかも従来のインタライン型ＣＯ
Ｄやフｌ／−ムトランスファー型ＣＯＤに比ベスミア現
象を起こしにくいという効果を有する。

（効　果） 以上説明した如く本発明によればチップ面積が小さくで
きるばかりでなく、インターレースが極めて容易で、且
つスミアの発生の危惧の少ない１′１号処理装置が得ら
れる。

【図面の簡単な説明】

第１図は本発明の信号処理装置の要部の第１の実施例を
示す図、第２図は本発明の信号処理装置の構成の一例を
示す図、紀３図は制御手段による制御動作を説明する為
のタイミング図、第４図（Ａ）は夫々本発明の信号処理
装置の第２の実施例の構成を示す図、第４図（Ｂ）は第
４図（Ａ）の信号処理装置を撮像装置として用いる場合
に適したカラーフィルタの例を示す図、第４図（ｃ）Ｉ
ｉ第４図（Ａ）の信号処理装置の要部の電極構成図、第
４図ＣＤ）Ｉｉ第４図（Ａ）の信号処理装置を撮像装置
に用いた場合の信号処理回路例を示す図、第４図（Ｅ）
は第４図（Ｄ）のタイミング図、第４図（Ｆ’）、　（
Ｇンは本発明の第３．第４の実施例を示す図、第５図（
Ａ）は本発明の第５実施例を示す図、第５図（Ｂ７ばこ
の第５実施例を更に詳約１に説明する図、第５図（ＣＩ
は第５図（Ｂ）の信号処理装置を用いだ撮像装置の構成
例を示す図、第５図（１，））１１そのタイミング図で
ある。 ｌ・・・メモリ一部、２・・・スイッチ部、３・・・駆
動手段としての駆動信号源、５１（、５Ｇ、５１３・・
・垂直シフトレジスタ、４．４Ａ〜４Ｄ・・・水平シフ
トレジスタ、９・・・ブＣ電変換手段としてのフォトダ
イオード、６・・・出力手段としての電荷電圧変換アン
プである。 特許出願人　キャノン株式会社 ＶＯＵＴ 蒼ｖｏｕ７

Claims (2)

【特許請求の範囲】
1. （１）複数の水平シフトレジスタ、該水平レジスタに対
   して設けられた複数の垂直シフトレジスタ、及び、前記
   複数の水平シフトレジスタの所定の１つを駆動して前記
   複数の垂直シフトレジスタにその出力を分配して供給す
   る駆動手段を有する信号処理装置。
2. （２）行及び列から成るマ）　ＩＪクス状に配置された
   複数の光電変換手段、対応する行の光電変換手段の信号
   を蓄積する複数の水平シフトレジスタ、前記複数の水平
   シフトレジスタ内の信号を順次ｌラインずつ読み出し駆
   動する１駆動手段、該駆動手段により水平シフトレジス
   タから読み出された信号を垂直転送する垂直転送手段、
   及び該垂直転送手段により転送された信号を出力する出
   力手段を有する信号処理装置。