JPS6030979B2 - デ−タ処理装置のハング検出方式 - Google Patents
デ−タ処理装置のハング検出方式Info
- Publication number
- JPS6030979B2 JPS6030979B2 JP55023141A JP2314180A JPS6030979B2 JP S6030979 B2 JPS6030979 B2 JP S6030979B2 JP 55023141 A JP55023141 A JP 55023141A JP 2314180 A JP2314180 A JP 2314180A JP S6030979 B2 JPS6030979 B2 JP S6030979B2
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- state
- processing
- interrupt
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理装置のハング検出及び処理の回復に
関し、第２の処理装置を利用してそれらを実行すること
により、システムダウンを防止するようにしたものであ
る。
関し、第２の処理装置を利用してそれらを実行すること
により、システムダウンを防止するようにしたものであ
る。
データ処理装置では命令の実行過程において種々のエラ
ーチェックを行い、処理装置自体のエラー監視を行う。
ーチェックを行い、処理装置自体のエラー監視を行う。
エラーが検出されるとマシンチェック割込みを発生させ
て、ソフトウェアに処理装置のエラーを知らせるか、又
はチェックストップ状態となり、以後の処理を中断する
ように構成されている。しかし、命令の実行そのものが
ハングして、処理がそれ以上前に進めなくなった場合、
ハング状態を検出してマシンチェック割込みを起そうと
しても、処理装置自体が前へ進めない状態であるため、
処理装置をリセットしない限り以後どのような操作も不
可能である。
て、ソフトウェアに処理装置のエラーを知らせるか、又
はチェックストップ状態となり、以後の処理を中断する
ように構成されている。しかし、命令の実行そのものが
ハングして、処理がそれ以上前に進めなくなった場合、
ハング状態を検出してマシンチェック割込みを起そうと
しても、処理装置自体が前へ進めない状態であるため、
処理装置をリセットしない限り以後どのような操作も不
可能である。
本発明はこのような問題点を解決するため、この第一の
処理装置に接続されているが第一の処理装置と独立して
動作できる第二の処理装置を設け、第一の処理装置を常
に監視するようにして第一の処理装置がハング状態に陥
った時、第二の処理装置により第一の処理装置に対して
、強制的にマシンチェック割込みを起させようとするも
のである。
処理装置に接続されているが第一の処理装置と独立して
動作できる第二の処理装置を設け、第一の処理装置を常
に監視するようにして第一の処理装置がハング状態に陥
った時、第二の処理装置により第一の処理装置に対して
、強制的にマシンチェック割込みを起させようとするも
のである。
データ処理装置は、処理装置がストップ状態、チェック
ストップ状態、あるいはウェイト状態でないとき、常に
記憶装置より命令を取り出しては実行している。
ストップ状態、あるいはウェイト状態でないとき、常に
記憶装置より命令を取り出しては実行している。
そこで第一の処理装置は、命令の実行終了時に命令終了
信号を第二の処理装置へと送出するようにする。第二の
処理装置は、常に第一の処理装置の状態を監視し、第一
の処理装置がストップ状態、チェックストップ状態、ウ
ェイト状態のいずれの状態でも無いときに一定時間以上
に渡って、命令終了信号を送出しなかったならば、第一
の処理装層が、ハング状態に陥ったものとみなす。この
ハング状態を検出した時、第二の処理装置は第一の処理
装置のクロツクを停止させ、第一の処理装置の状態を第
二の処理装置内へと記録する。そのために、第二の処理
装置は第一の処理装置のクロツクを、１クロックずつ進
めながら、第一の処理装置の状態を第二の処理装置へと
記録し、これを数サイクルに渡って行った後、第一の処
理装置をリセットしてハング状態を解除する。第一の処
理装置はリセットされたことにより以後の動作が可能と
なるので、第二の処理装置は第一の処理装置のマシンチ
ェックログアゥト領域へ、以前に退避したデータ（レジ
スタ、タイマ、ＰＳＷ等の値）をセットし、又割込コー
ドも作成して第一の処理装置内にセットする、続いて第
二の処理装置は、第一の処理装置に、マシンチェック新
ＰＳＷをセットしてスタートさせることにより、強制的
に、第一の処理装置に対してマシンチェック割込を起こ
せることができる。図は本発明の一実施例ブロック図で
あり１はＣＰＵ（第１の処理装置）、２はＳＶＰ（第２
の処理装置）、３はＭＥＮ（主記憶装置）、１１は各種
レジスタ群、１２は割込みコードレジスタ、１３割込み
処理手段、２１はＮＯＲ回路、２２はアンド回路、２３
はタイマ、２４はクロック制御回路、２５は制御部、２
６はメモリである。
信号を第二の処理装置へと送出するようにする。第二の
処理装置は、常に第一の処理装置の状態を監視し、第一
の処理装置がストップ状態、チェックストップ状態、ウ
ェイト状態のいずれの状態でも無いときに一定時間以上
に渡って、命令終了信号を送出しなかったならば、第一
の処理装層が、ハング状態に陥ったものとみなす。この
ハング状態を検出した時、第二の処理装置は第一の処理
装置のクロツクを停止させ、第一の処理装置の状態を第
二の処理装置内へと記録する。そのために、第二の処理
装置は第一の処理装置のクロツクを、１クロックずつ進
めながら、第一の処理装置の状態を第二の処理装置へと
記録し、これを数サイクルに渡って行った後、第一の処
理装置をリセットしてハング状態を解除する。第一の処
理装置はリセットされたことにより以後の動作が可能と
なるので、第二の処理装置は第一の処理装置のマシンチ
ェックログアゥト領域へ、以前に退避したデータ（レジ
スタ、タイマ、ＰＳＷ等の値）をセットし、又割込コー
ドも作成して第一の処理装置内にセットする、続いて第
二の処理装置は、第一の処理装置に、マシンチェック新
ＰＳＷをセットしてスタートさせることにより、強制的
に、第一の処理装置に対してマシンチェック割込を起こ
せることができる。図は本発明の一実施例ブロック図で
あり１はＣＰＵ（第１の処理装置）、２はＳＶＰ（第２
の処理装置）、３はＭＥＮ（主記憶装置）、１１は各種
レジスタ群、１２は割込みコードレジスタ、１３割込み
処理手段、２１はＮＯＲ回路、２２はアンド回路、２３
はタイマ、２４はクロック制御回路、２５は制御部、２
６はメモリである。
２１，２２，２３がハング検出回路を構成する。ＣＰ山
ま１命令の処理終了毎に終了信号ｌＥＮＤをＳＶＰに送
って、タイマ２３をリセットする。
ま１命令の処理終了毎に終了信号ｌＥＮＤをＳＶＰに送
って、タイマ２３をリセットする。
ＣＰＵでハングが生じると終了信号が来なくなるのでタ
イマが所定時間経過を知らせる信号を出し、そのときス
トップ状態でも、ウェイト状態でも、チェック・ストッ
プ状態でもない場合は、クロック制御回路２４に対して
クロックを停止するよう信号を出す。とともにＳＶＰの
制御部２５にもその信号が与えられ、ＳＶＰの制御のも
とでクロツクを１発づつ与えながら、パス２７を介して
ＣＰＵ中の各種レジスタ１１等の内容を取り込んでメモ
リ２６に退避させる。その後ＳＶＰからＣＰＵをリセッ
トし、すべてのレジスタ、フリツプ・フロツプの類をク
リアする。そして前にメモリ２６に退避しておいて内部
状態情報をＣＰＵのマシンチェック・ログアゥト領域（
これは主記憶内の領域でもよい）に戻し、またマシンチ
ェック割込みを意味する割込コ−ドを割込みレジスタ１
２に設定し、しかる後ＣＰＵをスタートさせる。このこ
とにより、ＣＰＵはハング中の状態をマシンチェック・
ログアゥト領域から参照しつつ、各種チェック動作や再
試行処理を自ら行なうことができる。この様に、第一の
処理装置がハング状態に陥った場合、従来未処理装置は
オペレータが介入しない限り、永久にその状態のままと
なってしまい、システムの正常かつ効率的な運用ができ
ないことがあった。
イマが所定時間経過を知らせる信号を出し、そのときス
トップ状態でも、ウェイト状態でも、チェック・ストッ
プ状態でもない場合は、クロック制御回路２４に対して
クロックを停止するよう信号を出す。とともにＳＶＰの
制御部２５にもその信号が与えられ、ＳＶＰの制御のも
とでクロツクを１発づつ与えながら、パス２７を介して
ＣＰＵ中の各種レジスタ１１等の内容を取り込んでメモ
リ２６に退避させる。その後ＳＶＰからＣＰＵをリセッ
トし、すべてのレジスタ、フリツプ・フロツプの類をク
リアする。そして前にメモリ２６に退避しておいて内部
状態情報をＣＰＵのマシンチェック・ログアゥト領域（
これは主記憶内の領域でもよい）に戻し、またマシンチ
ェック割込みを意味する割込コ−ドを割込みレジスタ１
２に設定し、しかる後ＣＰＵをスタートさせる。このこ
とにより、ＣＰＵはハング中の状態をマシンチェック・
ログアゥト領域から参照しつつ、各種チェック動作や再
試行処理を自ら行なうことができる。この様に、第一の
処理装置がハング状態に陥った場合、従来未処理装置は
オペレータが介入しない限り、永久にその状態のままと
なってしまい、システムの正常かつ効率的な運用ができ
ないことがあった。
しかし本発明によれば、上記状態に陥った場合でも、第
二の処理装置により強制的にマシンチェック割込を発生
させることができるため、処理装置自体で、対処するこ
とができる。
二の処理装置により強制的にマシンチェック割込を発生
させることができるため、処理装置自体で、対処するこ
とができる。
図は本発明の一実施例ブロック図であり、１は第１の処
理装置、２は第２の処理装置、ｌＥＮＤは命令終了が信
号、１１はしジス夕群、１２は割込みレジスタ、１３は
割込み処理手段、２４はクロツク制御回路、２５は制御
部、２６はメモリである。
理装置、２は第２の処理装置、ｌＥＮＤは命令終了が信
号、１１はしジス夕群、１２は割込みレジスタ、１３は
割込み処理手段、２４はクロツク制御回路、２５は制御
部、２６はメモリである。
Claims (1)
- １ 第一の処理装置と、第一の処理装置とは独立して動
作ができ、かつ第一の処理装置を制御することができる
ように、第一の処理装置に接続された第二の処理装置を
備え、第一の処理装置は命令の実行が終了する度に第二
の処理装置へ命令終了信号を送出するようにするととも
に第二の処理装置は、常にこの第一の処理装置の状態を
監視して第一の処理装置が、ストツプ状態、チエツクス
トツプ状態、及びウエイト状態のいずれでも無いときに
一定時間以上第一の処理装置からの命令終了信号が検出
されないことを検出するハング検出回路と、第一の処理
装置の状態情報を第二の処理装置内に取込んで保存する
こと手段と、第一の処理装置をリセツトする手段と、リ
セツト終了後既に第二の処理装置内に保存されている情
報を、第一の処理装置の、マシンチエツク・ログアウト
領域へと復元する手段と、第一の処理装置に、強制的に
マシンチエツク割込を起させる手段とを設けたことを特
徴とした、データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55023141A JPS6030979B2 (ja) | 1980-02-26 | 1980-02-26 | デ−タ処理装置のハング検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55023141A JPS6030979B2 (ja) | 1980-02-26 | 1980-02-26 | デ−タ処理装置のハング検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56121156A JPS56121156A (en) | 1981-09-22 |
| JPS6030979B2 true JPS6030979B2 (ja) | 1985-07-19 |
Family
ID=12102275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55023141A Expired JPS6030979B2 (ja) | 1980-02-26 | 1980-02-26 | デ−タ処理装置のハング検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030979B2 (ja) |
-
1980
- 1980-02-26 JP JP55023141A patent/JPS6030979B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56121156A (en) | 1981-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3824548B2 (ja) | 情報処理装置、電源制御装置、情報処理装置制御方法、プログラム、及び記録媒体 | |
| JP2965075B2 (ja) | プログラム実行状態監視方法 | |
| JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
| JPS6030979B2 (ja) | デ−タ処理装置のハング検出方式 | |
| JPH04266141A (ja) | スタックオーバーフロー検出方式 | |
| JP2574938B2 (ja) | システム起動方式 | |
| CN115061776B (zh) | 一种虚拟机异常的处理方法、电子设备和存储介质 | |
| JP2001005683A (ja) | 二重化システムの障害検出方式及びその方法 | |
| JPH0244436A (ja) | 情報処理監視システム | |
| JPH0149975B2 (ja) | ||
| JPS61221850A (ja) | 再初期プログラムロ−デイング方式 | |
| JP3402414B2 (ja) | ウォッチドッグタイマ回路 | |
| JPS6033474Y2 (ja) | コンピュ−タ異常検出回路 | |
| JPS632922Y2 (ja) | ||
| JPH02114364A (ja) | マルチプロセッサシステム | |
| JPH01154258A (ja) | ウォッチドッグタイマによる誤動作検出装置 | |
| JPH0667909A (ja) | 障害回復方式 | |
| JPH02129744A (ja) | データ転送装置 | |
| CN121807654A (zh) | 一种bmc的协同处理方法、装置、电子设备及存储介质 | |
| JPH01211039A (ja) | 情報処理装置 | |
| JPS59148961A (ja) | プロセツサの動作監視方式 | |
| JPS6355089B2 (ja) | ||
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 | |
| JPH05282167A (ja) | 障害処理方法 | |
| JPH03296150A (ja) | メモリダンプ方式 |