JPS6031189U - トランジスタインバ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は本考案の実施例に係わるインバータのブロック
図、第２図は第１図の制御信号形成回路を示すブロック
図、第３図は第２図の各部の状態を示す波形図、第４図
は第１図のカウンタ回路を詳しく示すブロック図、第５
図は第４図の各部の状態を示す波形図、第６図は本考案
の別の実施例に係わるインバータのベース制御回路を示
すブロック図、第７図は第６図のカウンタを詳しく示す
ブロック図、第８図は第６図の各部の状態を示す波形図
である。 １〜６・・・トランジスタ、７・・・直流電源、８・・
・出力回路、９・・・制御信号形成回路、１０〜１２・
・・カウンタ回路、１３・・・クロックパルス発生口Ｌ
　１８．１９・・・カウンタ、２０．２１・・・ＮＯＲ
ゲート。

Claims (1)

1. 【実用新案登録請求の範囲】 直流電源の出力回路との間に接続された少な（とも第１
   及び第２のトランジスタを含み、前記第１及び第２のト
   ランジスタを互いに反菊に動作させることによって直流
   を交流に変換するように構成された変換回路と、 前記第１及び第２のトランジスタを制御するための矩形
   波制御信号を形成する矩形波制御信号形成回路と、 前記第１及び第２のトランジスタのオン・オフ動作の周
   期よりも十分に短い周期でクロック信号を発生するクロ
   ック信号発生回路と、 前記矩形波制御信号形成回路と前記第１及び第′　　２
   のトランジスタのベースとの間に設けられ、前記矩形波
   制御信号の一端ｋｆ応答して前記クロック信号を計数し
   、前記第２のトランジスタのストレージタイム以上の時
   間に対応した所定計数値に達した時点から前記矩形波制
   御信号の他端までの期間のパルス幅を有する第１のベー
   ス信号を前記第１のトランジスタのベースに供給１、前
   記矩形波制御信号の逆相信号の一端に応答して前記クロ
   ック信号を計数し、前記第１のトランジスタのストレー
   ジタイム以上の時間に対応した所定計数値に達した時点
   から前記逆相信号の他端までの期間のパルス幅を有する
   第２のベース信号を前記第２のトランジスタのベースに
   供給するカウンタ回路とから成るトランジスタインバー
   タ。