JPS6031374B2 - デ−タ伝送装置 - Google Patents

Description

【発明の詳細な説明】 （１） 発明の技術分野 本発明は伝送路網と一体になって、絹の終端袋贋あるい
は局内装置として動作するデータ伝送装置などのデータ
処理に係るもので、データの送受信それぞれに必要な処
理を行う場合に簡単な構成で何種類もの処理を時分割的
に効率良く実行するデータ処野方式に関するものである
。

【２）従来技術と問題点 一般に、伝送路絹を介して接続されるデータ端末間でデ
ータの送受信を行う場合、データの符号化、速度変換等
を行うデータ伝送装置を備え、伝送路網とのインタフェ
ースをとっている。

第１図はかる従来の伝送装置の−構成例を示し、図中の
１は例えばデータ端末より入力されるディジタル信号及
び制御信号、２は制御信号等の内容によりゲート回路等
制御してデータの伝送等を行う論理変換回路、３は論理
変換回路２で論理変換を受けたデータ及び制御信号、４
‘ま伝送路へデータをフレーム化して送出するためのフ
レーム組立回路、５は符号器、６は信号レベル変換して
データを伝送する送出回路、７は伝送路へ送られる送出
信号である。

一方、８は伝送路からの受信信号、９は例えば信号レベ
ル変換する受信回路、１川ま受信回路９から出力したデ
ィジタル信号、１１は復号器、１２はフレーム分解回路
、１３は端末側へ送出されるディジタル信号及び制御信
号、１４はスイッチ等の接点入力信号、１５は表示出力
信号である。

また１６は各回路へタイミングを供給するタイミング回
路、１７はフレーム同期回路、１８は特定のコードを発
生するコード発生器、１９は特定のコードを受信するコ
ード検出受信回路、２０，２１はタイミング信号である
。尚、ここでスイッチ等の接点入力信号１４は例えば操
作盤等のスイーッチにより、試験モード等切換る際の情
報となり、表示出力信号１５はスイッチ等の状態をラン
プで表示する場合の点燈、滅火の制御信号とな。

特定コードの発生器１８、特定コードの検出受信回路１
９は、例えば試験モード時の特定コード（例えば折返し
信号等）の発生あるいは検出受信に使用される。以下、
上記データ伝送装置の動作を説明する。

まず、論理変換を受けたデータ及び制御信号３をフレー
ム組立回路４にて、フレームビットとデータＭビットと
制御信号Ｎビットよりなるフレーム信号に変換し、符号
器５にて信号を符号化し、送出回路６にて伝送に通した
信号に変換または変調し、レベル調整の後、送出信号７
として伝送路へ送出する。一方、伝送路から受信した入
力信号８は受信回路９にて逆変換または復調され、ディ
ジタル信号１０とし、復号器１１にて復号化し、フレー
ム分解回路１２にてＭビットのデータ信号とＮビットの
制御信号に分解し、論理変換回路２にてディジタル信号
（データ）及び制御信号１３として出力する。

コード発生器１８は論理変換回路２の出力により特定コ
ードを発生し、特定コード送出のため、フレーム組立回
路４に出力する。コード検出受信回路１９は特定コード
を検出し保護動作をし、特定コード受信確立信号を論理
変換回路２に出力する。フレーム同期回路１７は受信し
たディジタル信号よりフレームパターンを検出し、保護
動作を行う。タイミング回路１６は受信したディジタル
信号１０からクロック再生し、上述した各回路に必要な
タイミングを作成する。スイッチ等の接点入力信号は論
理変換回路２に加えられ論理変換等の制御条件となる。
また表示出力信号１５は論理変換回路２で論理変換され
た結果の１部の出力信号であり、ランプ制御に使用され
る。

従来の装置はこのような構造になっているので、送出コ
ード数（例えば特定コードの数）が増加するとコード発
生器１８を複数種類必要としたり、検出コード数が増加
するとコード検出受信回路１９を複数種類必要とする等
、また入出力信号１，１３，１４，１５が増加すると論
理変換回路２が複雑となり、さらにフレーム同期の保護
形式が変わるとフレーム同期回路１７が複雑となる等問
題があり、回路規模も大きくなる。

また、論理変換回路２等各回路１７，１８，１９は機能
対応の個別回路であるため仕様毎に回路を設計する必要
がある。従来のこの種の装置は各機能毎に個別に回路を
用いて構成されていたので、機能が複雑または多くなる
と体としての回路規模が大きくなり集積回路化に当って
も回路規模が大きいため設計が難しい。

また個別回路による構成であるため仕様の変更に対し柔
軟に対処できなく、また多種のサービスに対する適用に
は個々に設計しなければならなし・等の欠点があった。
｛３’発明の目的 本発明は上記の問題点を解決するもので、論理変≠奥機
能、フレーム同期機能、特定コード発生機能、特定コー
ド検出受信機能等（上述した回路２，１７，１８，１９
の機能に相当）、複数の機能を時分割にて動作させ、各
機能は読出し専用記憶回路周辺の一種類の回路により構
成し、かつ各機能は読出し専用記憶回路の記憶内容に従
って動作するために読出し専用記憶回路の記憶内容を換
えることにより仕様の変更および多種サービスに対して
柔軟に対処したものである。

■ 発明の構成 上記目的を達成するために、本発明は、一時記憶回路と
、データ伝送制御上で必要な信号を変換表として格納し
た読出し専用記憶回路とを具備し、所定のタイミングに
より選択された番地に収容されている前記一時記憶回路
の内容と、外部から入力された条件を前記議出し専用記
憶回路の番地とし、該番地に収容されている記憶内容を
次の制御内容として前記一時記憶回路に記憶するととも
に出力情報とし、前記変換表により指定した前記読出し
専用記憶回路の番地に収容されている特定コードの送出
手段と、受信した侍定コ−ドを前記変換表により指定し
た前記議出し専用記憶回路の番地に収容されている前記
特定コードと比較することにより検出し、前記読出し専
用記憶回路の変換表に従う保護動作を行うコード受信手
段を有することを特徴とし、前記受信した信号中の特定
ビットの状態を検出し、前記一時記憶回路の番地に収容
されている内容とともに、前議出し専用記憶回路の番地
とし、前記変換表に従う保護動作行う特定ビット監視手
段と、外部とのインタフェースの入力信号により前記読
出し専用記憶回路の番地を指定し、前記変換表に従った
読出し専用記憶回路の出力を前記インタフェースに出力
する論理変換手段とを有することを特徴とし、前記変換
表により変換され出力される内容が特定の内容になると
外部への表示信号または出力信号の一部を所定状態に保
持することを特徴とし、前記受信又は送信手段により処
理中に特定の送信若しくは受信処理をする必要が生じた
とき、前記受信又は送信の処理を一時停止させ、前記特
定の送信若しくは受信処理を行った後、前記受信または
送信の処理を再開することを特徴とし、前記議出し専用
記憶回路と前記一時記憶回路を分割で動作させることに
より複数チャンネルの多重処理を行うことを特徴とする
ものである。

｛５’発明の実施例以下本発明を実施例により詳細に説
明する。

第２図は本発明のデータ伝送装置の主要部を示すもので
、第１図に示したデータ伝送装置の点線でかこまれた部
分に相当する。第１図のその他の回路は第２図のものを
点線部分に置き換えることにより、同様に使用されるた
め第２図では図示省略してある。第２図において、第１
図と同一の符号は同じ対象のものを示し、データ端末等
から入力されるディジタル信号１、スイッチ等からの入
力信号１４、受信信号８からフレーム同期をとるための
信号Ｓ２、特定コード入力信号Ｓ３、フレーム分解回路
１２の出力信号Ｓ５等、タイミング信号２０，２１等は
一括して２重矢線（〇）で示してある。

２２は一時記憶回路（以下ＲＡＭ）、２４は選択回路、
２３はＲＡＭ２２の出力信号、２５は選択回路２４の出
力信号、２６は謙出し専用記憶回路（以下ＲＯＭ）、２
７，２８，２９はＲＯＭ２６の出力、３０は状態保持回
路である。

以下第２図における本発明の実施例としての動作を説明
する。

まず、本発明の基本動作としては、データの送受信等に
おいて、タイミング信号２０，２１によりＲＡＭ２２の
番地が選択され、選択された番地に収容されている記憶
内容がＲＡＭ２２の出力信号２３として出力される。

選択回路２４では入力されるディジタル信号１、ＲＡＭ
２２の出力信号２３から選択回路２４の出力信号を選択
し、タイミング信号２０，２１（この情報は１処理単位
時間中、アドレスの一部として使用される）と同時にＲ
ＯＭ２６の番地を指定する。指定された番地に収容され
ているＲＯＭ２６の内容（変換表とよぶ）ををＲＯＭ２
６の出力２７，２８，２９として出力する。この出力の
うち出力２７は再びＲＡＭ２２に入力され記憶される。
ＲＯＭ２６の出力２８はＲＡＭ２２の入力データとなる
他、ディジタル信号１３、表示出力信号１５、等として
出力するために状態保持回路３０の入力になる。次に第
３図、第４図によりコード送出機能の具体的な説明をす
る。第３図図示のタイムチャートは、それぞれ１０１は
コードＡ送出条件（例えばスイッチ等の入力信号１４に
よる特定コード送出指示）、１０２はＲＡＭ２２および
ＲＯＭ２６を動作させるためのタイミング信号、１０３
はＲＡＭ２２の番地、１０４はＲＯＭ２６の番地、１０
５は状態保持回路３０の出力を表わす。ここで示す処理
は第１図におけるコード発生器１８に相当する機能であ
る。

本発明のコード発生動作はタイミング信号１０２のコー
ドＡ送出タイミング（第２図においては２０，２１）に
よりまずＲＡＭ２２の番地１０３を指定し、ＲＡＭ２２
の該当番地に収容れている記憶内容を出力し、このＲＡ
Ｍ２２からの出力２３とコードＡ送出条件１０１とがタ
イミング回路１０２により選択回路２４で選択され（こ
のき出力２３、送出条件１０１の各々が所定のビット数
選択される）、ＲＯＭ２６の番地１０４（第２図におし
、は２５）となり、タイミング信号１０２と合わせてＲ
ＯＭ２６を制御する。この時のＲＯＭ２６からの出力２
９は状態保持回路３川こ保持され外部送出される（第２
図の１３，１５等）。

第４図は、これらタイミング、特定コード送出指示等の
外部条件、ＲＡＭ２２の出力２３によりＲＯＭ２６の番
地が指定され、ＲＯＭ２６の記憶内容（変換表の変換値
）によりコードＡが送出される状態を示している。本図
において、ＲＯＭ２６の番地ＡＯ〜Ａ４｛ａ’はＲＡＭ
２２の出力により設定され、Ａ５脚外は部条件により、
Ａ６〜Ａ９｛ｄはタイミング信号により設定される。

ＲＯＭ２６の内容の００〜０７はコードＡを表わし、送
出されるコードである。即ち、タイミング信号１０２，
２０，２１が１処理時間（１サイクル）入力されている
間のその値（００１０）に従い、まずＲＡＭ２ ２の番
地（００１０）の内容が出力２３され、この出力情報（
ＲＡＭ２２のワード構成は何ビットでもよい）の所定ビ
ット数、本例では【ａ｝の５ビットが選択回路２４で選
択され、また外部から入力される信号１，１４，ＳＩ，
Ｓ２，Ｓ３，Ｓ４，Ｓ５のうち選択回路２４で信号１４
が選択され、この各信号をアドレスとしてＲＯＭ２６の
内容が読出される（この世力が第１図のフレーム組立回
路４に入力されデータとして組立てられ送出される）。
次に、第５図、第６図によりコード受信機能の具体的な
説明をする。これは第１図におけるコード検出受信回路
１９に相当する機能である。なおここの機能の基本的動
作はフレームパターンの検出でも同様となる。第５図の
タイムチャートにおいて、１０６は受信たコードＢを記
憶した入力条件（例えば第１図のフレーム分解回路１２
より入力される信号Ｓ３）、１０７はＲＯＭ２６の出力
を記憶した状態保持回路３０の内容、１０８はＲＯＭ２
６の出力を比較した結果である。

また、１０３，１０４はそれぞれＲＮＭ２２、ＲＯＭ２
６の番地である。以下その動作を説明する。まず、コー
ドＢの処理に割り当てられているタイミング信号１０２
（第２図では２０，２１）によりＲＡＭ２２の番地を指
定し、ＲＡＭ２２の出力２３とタイミング信号２０，２
１により選択回路２４が動作し、所定の内容（３ビット
）が出力２５される。

この出力２５とタイミング信号２０，２１がＲＯＭ２６
の番地１０４となり、ＲＯＭ２６の出力２９得られ、コ
ードＢがＩＤ７として状態保持回路３０‘こ記憶される
。次に１０７と受信したコードＢの記憶内容１０６が比
較されコードの一致、不一致が１０８として次の入力条
件（第６図のＡＯＡ１（ａーカミ信号Ｓ２として出力）
となる。

この入力条件とタイミング１０２及びＲＡＭ２２の出力
により再度ＲＯＭ２６の番地が指定されコード検出の保
護動作に従った変換内容がＲＯＭ２６の出力２７あるい
は２８として出力され、再びＲＡＭ２２に記憶される。
このＲＡＭ２２への入力は次のフレームのコードＢの処
理タイミングにおけるＲＯＭ２６の番地となる（即ち、
保護動作は所定回数コード検出によりコード受信とする
ことでおこなわれる。その間は順次ＲＯＭ２６の索引ア
ドレスが更新していきＲＡＭ２２に格納される）。第６
図はタイミング信号とＲＡＭ２２の出力および入力条件
によりＲＯＭ２６の番地を設定し、コードＢが出力され
る状態を示す。ＲＯＭ２６の番地のＡＯ，ＡＩ‘ａ｝入
力条件（前回受信信号の一致、不一致情報）、Ａ２〜Ａ
５｛ｂ）がそのときのアドレス（第６図では“００１ｒ
）で示されるＲＡＭ２２の出力によよる設定値（この内
容はコード検出回数等を意味し、一種の保護動作にも使
用される。

またＡ５のビットは例えばテスト中の折返ち接続等の指
示信号として使用される）、Ａ６〜Ａ９｛ｃ｝がタイミ
ング信号により設定され〈もので、ＲＡＭ２２のアドレ
スの他、ＲＯＭ２６の上位アドレスとして使用される。
ＲＯＭ２６の内容の００〜０７における００〜０３‘ｄ
｝は、ＲＡＭ２２の記憶され、次フレームのコードＢ検
出保護動作時のＲＯＭ２６の番地なる。また、上位情報
である０４〜０７は、外部への制御信号例えば０４はラ
ンプ点燈・滅火等に使用される。この出力されたコード
Ｂと受信コ−ドが比較されその比較結果がＲＯＭ２６の
出力となって出力され、この出力がＲＡＭ２２に記憶さ
れ次のフレームのコードＢの処理タイミングでＲＯＭ２
６の一部の番地となる様子を示している。なお保護動作
についてさらに次のフレーム同期保護動作の説明として
詳しく説明する。

第７図、第８図は第９図に一例を示すような状態遷移図
にて表現されるシーケンシャルな動作（フレーム同期保
護動作、コード検出保護動作など）の具体的な説明であ
。

第７図において１０９は外部条件（例えば受信信号８か
らフレームパターンの一致、不一致情報等、信号Ｓ２の
もの）、１１川まＲＯＭ２６の出力でＲＡＭ２２に書込
む内容をしめす。

これは後述する如く次回のフレーム同期の検出時、同期
保護用データとして使用される。１０２はタイミング信
号、１ ０３，１ ０４はＲＡＭ２２の番地を示す。

１１０，１０９のタイムチャートは第１図におけるフレ
ーム同期回路１７、およびコード検出回路の一部に相当
する機能である。

この基本的動作を説明すると、タイミング信号１０２（
第２図において２０，２１）によりＲＡＭ２２の番地１
０３を指定し、その時のＲＡＭ２２の内容の出力２３と
外部条件１０９（第２図においてＳ２，Ｓ３等）を選択
回路２４を介して、所要ビット数を選択出力する。

この出力２５とタイミング１０２によりＲＯＭ２６の番
地を指定し、状態遷移図に従ったＲＯＭ２６の内容（変
換表の内容）を出力する。ＲＯＭ２６の出力２７あるい
は２８は再びＲＡＭ２２に書込まれて次の動作タイミン
グのＲＯＭ２６の番地となる。以下第８図と第９図と関
連付けて説明すると、ＲＯＭ２６の番地ＡＯ‘ａ’は外
部条件（同期検出信号Ｓ２等）、ＡＩ〜Ａ４【ｂ｝はＲ
ＡＭ２２の出力による番地の設定値（同期検出回数等に
より更新される）である。Ａ５〜Ａ９｛ｄはタイミング
信号により設定される値である。ＲＯＭ２６の内容の０
０〜０４【ｄ｝はＲＡＭ２２へのその時のタイミングに
おける記憶すべき記憶内容等である。今ＲＯＭ２６の内
容は第９図の状態遷移図の前方保護状態のＳＯにあると
すると、入力されるアドレス（例えば“０００１１００
００ｒ）により指定されたＲＯＭ２６の出力は第９図の
ａの動作となる（即ち、同期検出されるとＲＡＭ２２の
該当アドレスの内容を更新していく。

なお第８図中のＡ５，０４は同期確立か否かを示す）。
同様に第８図のｂ，ｃは第９図のｂ，ｃに対応する。ま
た、第８図のｄ，ｅは第９図の後方保護状態におけるｄ
，ｅの動作となる。ここで、ｂへの遷移は前回状態ＳＩ
としてＲＡＭ２２に格納された内容（１０００１）は今
回同期検出ということで索引されたＲＯＭ２６からの内
容（１００１１）に更新される。このようにして状態の
更新がされ同期検出回教、同期外れ回数により同期確立
等ががおこなわれる。第１０図は論理変予算機能の説明
をするための図である。

本図において１１１は外部入力条件、１１２は外部への
ＲＯＭ２６の出力を示す。１０２はタイミング信号、１
０３はＲＡＭ２２の番地、１０４はＲＯＭ２６の番地を
示す。

この基本動作としてはタイミング信号１０２（第２図に
おいて２０，２１）によりＲＡＭ２２の番地１ ０３を
指定すると同時に外部からの入力条件１１１（第２図に
おいては１，１４）を選択回路２４にて選択して出力２
５がＲＯＭ２６の番地１ ０４となる。ＲＯＭ２６の出
力は２９あるいは２８として外部出力１１２になる他、
入力数が多くて一回のＲＯＭ２６番地指定により論理変
換が完結しない時、その中間結果して再びＲＡＭ２２に
記憶され、続くタイミングにより再びＲＯＭ２６の番地
指定を行う入力となり、ＲＯＭ２６から最終的な論理変
換結果が出力される（即ち、この場合は、順次データテ
ーブルを索引し最終的に送出用デー夕を抽出する動作に
相当する）。第１１図は多種機能の時分割制御動作、１
機能が特定の状態になったとき、機能の１部を停止させ
通常動作していなかった機能を動作させること、及び受
信の機能動作中に送信機館の動作をする必要が生じた時
、受信機館を一時停止させ、送信機能を処理した後受信
機館を再開することなどの動作を説明するための図であ
る。

Ｂ，Ｃ，Ｄは通常の受信機能、Ａは通常の送信機能、Ｅ
は特定の送信機館を示す。

１１３は送信動作のタイミング、１１４はＲＡＭ２２の
番地となる受信側の番地で各種処理動作を時分割で割当
られる。

１１５は送信動作が割込んだ時のＲＡＭ２２の番地、１
１６はＲＯＭ２６の番地、１１７は特定の状態を検出し
た信号（例えばフレーム同期外れ等）、１１８は一定の
状態に保持された外部への出力信号を示す。

これを動作するには、Ｂ，Ｃ，Ｄとそれぞれすでに述べ
たような方法で各種機能が時分割制御され、機能Ｄに至
った時に送信動作のタイミング１１３が割込んできたの
で、ＲＡＭ２２の番地１１４はＤの番地を保持したまま
一時停止を行う。送信動作タイミングは割込み後後、Ｂ
，Ｃ，○，ＡというようにＤの後にＡの送信動作を行う
よう、ＲＡＭ２２の番地を１１５のように変更する。

このようにして送受含めた機能はＢ，Ｃ，○，Ａ，Ｂ，
Ｃ，Ｄ，Ａと繰返すことになる。次に機能Ｃにおいて、
同期外れ等の特定の状態を検出し１１７を動作させ、１
１７によりタイミング系に制御がかかり、以下の受信機
能は機能Ｄのみとなり、Ｂ，Ｃは停止し、外部への出力
信号１１８（第２図では１３，１５）は一定の状態に固
定される。また送信動作タイミングではＡのかわにり通
常動作していなかった機能Ｅ（例えば、伝送路（相手側
）へ折返し信号を送出し同期出確立するまで定期的に割
込みの処理等する）。かかる本発明の構成とすることに
より、ＲＡＭの出力がＲＯＭの番地を指定し、指定され
た番地に収容されているＲＯＭ内の億内容（変換表）が
次の動作を規定する。従って、フレーム同期保護回路や
コード検出保護回路に必要な順序回路を構成することが
可能となる。

また、外部からのディジタル信号入力や、スイッチ等の
接点入力がＲＯＭの番地を指定し、指定された番地に収
容されている変換表の内容が自動的に状態保持回路に入
力され外部へのディジタル出力信号や、表示信号となる
。従って、外部とのインタフェースの論理変換機能を持
つ回路を構成することが可能となる。また、ＲＯＭの変
換表を変更することにより仕様の変更に対し柔軟に対処
することができる。

さらに、データ伝送装置がある特定の状態になった時（
例えば同期はづれ）は、常勤作してし・た機能（データ
送受信）の一部を停止させ通常動作していなかった機能
（同期確立の保護動作等）を動作させ、外部への表示信
号等を一定の状態に保持することが可能となる。また、
ＲＡＭの記憶容量を増加させ、複数チャンネルの記憶エ
リア用意することにより第２図に示した実施例と同一の
構成でタイミング（アドレス）を変えるだけで複数のチ
ャンネルの多重処理を行うことができる。

尚、上記例ではデータ端末と伝送路間の制御で説明した
が、交換網（データ端末のかわりに局装贋）と伝送路間
との制御も同様に説明される。

■ 発明の効果以上説明したように多数の機能を各処理
サイクルでタイミング信号、外部入力条件、一時記憶回
路（ＲＡＭ）の内容を講出し専用記憶回路（ＲＯＭ）の
アドレスとして索引するといった制御により１つの回路
で実現しているので、折返しコード、網制御コードの送
受信等サービス性の向上をはかった複雑なデータ伝送装
置が小規模の回路構成で実現可能となる。

従って、比較的簡単に集積回路化が可能となる。また、
読出し専用記憶回路の内容を書換えるだけで仕様の変更
に対処でき、かつ多品種の装置に対し一種類の回路によ
り対処できる。

【図面の簡単な説明】

第１図は従来のデータ伝送装置の実施例、第２図は本発
明の装置の一実施例で第１図の点線で囲まれた部分に対
応する。 第３図はコード送出機能を説明するための図、第４図は
コード送出機能をさせる諸出し専用記憶回路の入出力関
係を示す図、５図はコード受信機能を説明するための図
、第６図はコード受信機能をさせる読出し専用記憶回路
の入出力関係を示す図、第７図はシーケンシャルな動作
をさせる際の説明図、第８図はシ−ケンシャルな動作を
させる議出し専用記憶回路の入力出力関係を示す図、第
９図はシーケンシャルな動作の前提となる状態遷移図の
例、第１０図は論理変≠逸機能を説明するための図、第
１ １図は時分割制御、特定状態での特定な動作、送信
動作の受信動作への割込み動作を説明する図である。図
において、１はディジタル信号、１４は接点入力信号、
１３は出力信号、１５は表示出力信号、２０，２１はタ
イミング信号、２２は一時記憶回路（ＲＡＭ）、２４は
選択回路、２６は謙出し専用記憶回路である。第１図第
２図 第３図 第４図 第９図 第５図 第６図 第７図 第８図 第１０図 第１１図

Claims (1)

1. 【特許請求の範囲】 １ 一時記憶回路と、データ伝送制御上で必要な信号を
   変換表として格納した読出し専用記憶回路とを具備し、
   所定のタイミングにより選択された番地に収容されてい
   る前記一時記憶回路の内容と、外部から入力された条件
   を前記読出し専用記憶回路の番地とし、該番地に収容さ
   れている記憶内容を次の制御内容として前記一時記憶回
   路に記憶するとともに出力情報とし、前記変換表により
   指定した前記読出し専用記憶回路の番地に収容されてい
   る特定コードの送出手段と、受信した特定コードを前記
   変換表により指定した前記読出し専用記憶回路の番地に
   収容されている前記特定コードと比較することにより検
   出し、前読出し専用記憶回路の変換表に従う保護動作を
   行うコード受信手段を有することを特徴とするデータ伝
   送装置。 ２ 前記受信した信号中の特定ビツトの状態を検出し、
   前記一時記憶回路の番地に収容されている内容ともに、
   前記読出し専用記憶回路の番地とし、前記変換表に従う
   保護動作を行う特定ビツト監視手段と、外部とのインタ
   フエースの入力信号により前記読出し専用記憶回路の番
   地を指定し、前記変換表に従つた読出し専用記憶回路の
   出力を前記インタフエースに出力する論理変換手段とを
   有することを特徴とする特許請求の範囲１項記載のデー
   タ伝送装置。 ３ 前記変換表により変換され出力される内容が特定の
   内容になると外部への表示信号または出力信号の一部を
   所定状態に保持することを特徴とする特許請求の範囲１
   項および２項記載のデータ伝送装置。 ４ 前記受信又は送信手段により処理中に特定の送信若
   しくは受信処理をする必要が生じたとき、前記受信又は
   送信の処理を一時停止させ、前記特定の送信若しくは受
   信処理を行つた後、前記受信まは送信の処理を再開する
   ことを特徴とする特許請求の範囲１項および２項記載の
   データ伝送装置。 ５ 前記読出し専用記憶回路と前記一時記憶回路を時分
   割で動作させることにより複数チヤンネルの多重処理を
   行うことを特徴とする特許請求の範囲１項乃至４項記載
   のデータ伝送装置。