JPS6032911B2 - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPS6032911B2
JPS6032911B2 JP54095527A JP9552779A JPS6032911B2 JP S6032911 B2 JPS6032911 B2 JP S6032911B2 JP 54095527 A JP54095527 A JP 54095527A JP 9552779 A JP9552779 A JP 9552779A JP S6032911 B2 JPS6032911 B2 JP S6032911B2
Authority
JP
Japan
Prior art keywords
sense amplifier
memory
word line
dummy
selection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54095527A
Other languages
English (en)
Other versions
JPS5619586A (en
Inventor
清文 落井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP54095527A priority Critical patent/JPS6032911B2/ja
Priority to EP80104251A priority patent/EP0023329A3/en
Publication of JPS5619586A publication Critical patent/JPS5619586A/ja
Priority to US06/373,624 priority patent/US4435793A/en
Publication of JPS6032911B2 publication Critical patent/JPS6032911B2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】 本発明は半導体記憶装置（以下メモリーという）に係わ
り、特に絶縁ゲート型電界効果トランジスタ（ＭＯＳト
ランジスタともいう）を用いたスタティック型メモリー
に好適する半導体メモリーに関する。
ＭＯＳ型メモリーは、大別してダイナミック型メモリー
とスタティック型メモリーに分けられ、前者は高集積化
されるメモリーとして、後者はタイミング制約が少なく
かつ高速化されるメモリーとしてそれぞれ発展してきた
。
一方、デバイス的に見るとＭＯＳ型メモリーは、Ｐチャ
ネル型ＭＯＳによるメモリーと、Ｎチャネル型ＭＯＳに
よるメモリーと、Ｐチャネル及びＮチャネルＭＯＳ併用
のメモリー（ＣＭＯＳメモリー）に分類される。これら
デバイスによるスタティック型メモリーでは、情報読み
出しサイクル（リードサイクル）の始めに全データ線を
一定レベルにプリチャージする方式と、前サイクルの最
終電位のまま新サイクルに移る方式があり、前者は通常
サイクルの切り換わりに対応したクロックを有するもの
、後者はそれを有しない方式である。ところでメモリー
は、その性能の一つにデータの読み出し速度（アクセス
タイム）があり、このアクセスタイムは近年のメモリー
の性能向上に伴なつて大幅に短縮されてきており、これ
からも益々高速化が要求されることは当然のことである
。
この高速化のための工夫は、メモリー回路的に見ればア
ドレスデコーダ回路、センスアンプ回路、入出力回路等
、殆んど全ての部分でなされなければならないが、セン
スアンプの工夫は、その中でも特に重要なものの一つで
ある。第１図は帰還型センスアンプの動作概念を説明す
るためのメモリー回路図である。
図において１は各メモリーサイクルの始め（または終り
でもよい）に、データ線Ｄ、これと反転関係のデータ線
Ｄを同一の一定レベルにプリチャージするプリチャージ
回路、２はワード線Ｗで選択的にアクセスされるメモリ
ーセル、３はクロック信号ぐで活性化される帰還型セン
スアンプ、４はカラム選択回路、５は入力回路、６は出
力回路、１／０，１／０は入出力線である。第２図は帰
還型センスアンプ３が、カラム選択回路４を経た後の入
出力線１／０，１／０間に設けられる場合の例で、第１
図との対応個所には同一符号を付しておく。
なお第２図において１′はプリチャージ回路である。上
記回路は、すべてのデータ線Ｄ，Ｄが同一の一定レベル
にプリチャージされた後、ローデコーダ回路により選択
されたワード線Ｗに、メモリーセル２の情報をデータ線
Ｄ，Ｄに読み出すような信号が伝わり、該メモリーセル
２の情報がデータ線Ｄ，Ｄに読み出される。
この読み出し動作においてデータ線Ｄ，Ｄには、メモリ
ーセル２の駆動能力からみて重い負荷容量が付している
ため、データ線Ｄ，Ｄの電圧レベル変化は緩慢となる。
従ってこの電圧レベル変化を高速化するために、第１図
、第２図の回路ではデータ線Ｄ，Ｄ間或いは入出力線１
／０，１／０間にセンスアンプ３を設けている。即ちデ
ータ線Ｄ，Ｄ間或いは１／０，１／０間の電圧レベル差
が或る値以上に広がった時点でセンスアンプ３のクロッ
ク信号ぐが入り、センスアンプ３を活性化し、正帰還を
かけてデータ線○，Ｄ間或いは入出力線１／０，１／０
間の電圧レベル差を増幅し、これら両線間の電圧差を強
制的に広げることにより、高速化を実現する。上記セン
スアンプ３を活性化するタイミングの設定方法は、大き
く分けて２通りに分類できる。その１つは、ローデコー
ダ回路の成立時間にばらつき、ワード線Ｗ上の信号伝播
時間のばらつき、センスアンプ３の感度等を考慮して、
センスアンプ３を活性化するタイミングを時間的に決定
する方法である。この方法は最適設計がなされた場合に
は、センスアンプ３の正帰還効果は大きいが、クロック
０が早すぎると読み出し誤動作の原因となり、遅すぎる
とセンスアンプ３の帰還効果は半減する。またこの方法
ではプロセス条件の変化、ばらつき等に対しても原理的
に敏感となる。もう１つの方法は、センスアンプ３の活
性化タイミングを時間的に決定するのではなく、データ
線Ｄ，Ｄ或いは入出力線１ノ○，１／０の電圧レベル変
化を利用してセンスアンプを活性化する方法である。こ
の場合はクロツク信号めに相当するものがデータ線○，
Ｄ或いは入出力線１／０，１／０となる。この方法は前
者と比較して、ばらつき等に対するマージンが改善され
、タイミング設計の負担も軽減するが、構成は自己正帰
環型であるため、増幅度は前者の最適設計で得られる増
幅度よりも原理的に劣る。上述したような理由でセンス
アンプ３の活性化は、データ線Ｄ，Ｄ或いは入出力線１
／０，１／０にセンスアンプの感度を満足する読み出し
電圧レベル差が生じた瞬間に行なうことが、最も増幅度
を上げることになるため、本発明者はデータ線Ｄ，Ｄ或
いは入出力線１／０，１／０の読み出し電圧レベル差を
最も直接生じさせる信号、即ちワード線Ｗの信号を利用
することを考えた。
以下ＭＯＳメモリのワード線につき説明する。第１図で
はワード線Ｗは、メモリーセル２をアクセスするための
ローデコーダ出力で、メモリーセルを選択的にアクセス
する。
ローデコーダにより選択されたワード線は、各カラム方
向に対してメモリーセルをそれぞれ一つアクセスする。
即ち各カラムのデータ線例えばＤ，Ｄに対して一つのメ
モリセルの情報を読み出すあるいは情報を書き込む。と
ころで一般的にＭＯＳトランジスタの電極が多結晶シリ
コンの場合（即ちシリコンゲート型ＭＯＳメモリーの場
合）、メモリーセル２のワード線Ｗは多結晶シリコンで
配線され、データ線○，Ｄはメタルで配線される。その
理由は、メタルゲート型ＭＯＳメモリーでは配線層の自
由度が低く、集積度が劣るのに対し、シリコンゲード型
ＭＯＳメモリーの場合は、多結晶シリコン層の他にメタ
ル層を完全に独立した配線層として使用でき、さらにメ
モリーセルのゲート電極に直接入力するワード線を電極
を構成する物質即ちポリシリコンで配線する方式が、集
積度が最も向上するからである。ところが、メタル配線
のシート抵抗は極めて小さいのに対し、多結晶シリコン
のそれは数１０オーム程度であり、負荷容量を充放電す
る速度はローデコーダ出力回路の近くと遠方とでは大き
な差異があり、メモリーセルのマトリックス上でローデ
コーダから最遠方に配置されたカラムのメモリーセルの
アクセスが、最も長時間になる。一方、同一カムラ上で
はデータ線○，Ｄがシート抵抗の極めて小さいメタルで
配線されるため、アクセスされるメモリーセルの位置に
よる読み出し情報のデータ線Ｄ，Ｄ上での電圧分布は殆
んど均一である。従ってメモリーセルからの情報読み出
し速度は、ロー方向での配置依存性は殆んどなく、カラ
ム方向のローデコーダ出力から配置的に最も遠方のメモ
リーセルの場合が最も長時間となる。即ち一つの多容量
のメモリーチップとしてみた時の読み出し速度の性能は
、最も長時間を要するメモリーセルのアクセス時間に対
応させなければならない。そこで本発明の目的とすると
ころは、メモリーセルを駆動するワード線の選択回路（
ローデコ−ダ）と対応しかつ単位メモリーサイクル毎に
（ワード線が選択される毎に）選択されるダミー選択回
路と、前記ワード線と対応しかつ前記ダミー選択回路に
より駆動されるダミーワード線とを設け、このダミーワ
ード線の出力でセンスアンプ活性化用クロック信号を得
ることにより、該クロック信号の発生タイミング設計の
簡易化、及び最大限のセンス増幅度を得ることを可能と
し、以つてアクセスタイムの短縮化をはかり得る半導体
記憶装置を提供することにある。
以下図面を参照して本発明の一実施例を説明する。
第３図は同実施例を示すメモリー回路図であるが、構成
は第１図のものと対応するので、対応個所には同一符号
を付して説明を省略し、特徴とする点の説明を行なう。
ここではプリチャージ回路１に接続されるデ−タ線はＤ
ｏ，Ｄｏ〜ＤｍＤｍまでとし、ワード線はＷｏ〜Ｗｎま
でとしている。このワード線Ｗｏ〜Ｗｎはアクセス時に
、ロー選択回路１ １により１本だけ選択され、データ
線Ｄｏ，Ｄｏ〜Ｄｍ Ｄｎはカラム選択回路４により１
組だけ選択される。またダミー選択回路１２は、各メモ
リーサイクルのすべてで選択される（即ち各メモリーサ
イクルの切り換わり時に一定時間非選択状態とある以外
は常時選択状態となる）ように形成された回路で、特に
論理速度を、ロー選択回路１１の選択時の速度と同一特
性を有する回路として形成される。またダミーワード線
ＷＤは、ワード線Ｗｏ〜Ｗｎと同一のＣＲ時定数７（丁
＝ＣＲ）となるようにダミー容量１３を付加された信号
線で、一端がダミー選択回路１２の出力端に接続され、
他端がクロック信号ふの発生器１４の信号入力端に接続
される。このクロック発生器１４の出力端は各センスア
ンプ３のクロック入力端に接続され、該クロックが入力
されるとセンスアンプ３は活性化される。上記のような
構成であれば、ロー選択回路１１から配置的に最も遠方
の部分に於けるワード線Ｗｏ〜Ｗｎの選択信号の位相は
、常時選択されるダミー選択回路１２の出力に接続され
たダミーワード線Ｗ。
の、ダミー選択回路１２から配置的に最も遠方の部分即
ちクロツク発生器１４の入力端に現われる選択信号の位
相と同一にすることができる。上記ロー選択回路１１と
ダミー選択回路１２は、集積回路構成、パターンレイア
ウト等を同一化しかつ同一集積回路製造工程でいつしよ
に製造することにより、ワード線選択時の選択信号を出
来るだけそろえることが、製造的な素子のばらつきに対
するマージンを向上させる。同様の理由でワード線Ｗと
ダミーワード線Ｗｏも、回路構成、パターンレイアウト
、製造工程等を同一化することが望ましい。またデータ
線Ｄｏ，Ｄｏ、〜Ｄｍ， Ｄｍ間の情報読み出し電位差
は、ワード線Ｗｏ〜Ｗｎの選択信号がメモリーセル２に
伝わった瞬間から広がり始めるので、ワード線Ｗｏ〜Ｗ
ｎの選択信号で直接発生されたクロック信号０は、デー
タ線Ｄｏ，Ｄｏ〜Ｄｍ，Ｄｍの情報読み出し電位に最も
よく対応するので、最適なセンスアンプ活性化クロック
Ｊを簡易に発生することが可能となり、センスアンプ３
で高安定、高感度に情報読み出し電位差を増幅すること
ができる。
第４図は本発明の他の実施例で、センスアンプ３を入出
力線１／０，１／０間に設けた場合の例であ。
この場合はカラム選択回路４を介した入出力線１／ｏ，
７フ６間の情報読み出し電圧レベル差をセンス増幅する
点が特徴で他は前実施例と対応するから、対応個所には
同一符号を付して説明を省略する。もちろんメモリーセ
ルの読み出し情報は、データ線○、データ線Ｄ上でも０
でない伝播遅延が有り、又第４図の場合は１／０線、Ｔ
フ万線上での伝播遅延も有限の値をもつ。
同時にセンスアンプ活性化クロックぐ発生器１４におい
ても入力信号より出力信号を発生する為の有限の時間を
要することは自明である。
従って、これらの伝播遅延時間を考慮した上で最適なセ
ンスアンプ活性化クロック？をセンスアンプに供給する
為に、前記ダミーデコーダ、ダミーワード線のパターン
レイアウト或いは時定数をローデコーダ１１、ワード線
Ｗｏ〜Ｗｎと完全に同一にすることなく、若干の差異を
もたせることがさらに効果的な場合も有り得ることは明
白である。
以上説明した如く本発明によれば、センスアンプ活性化
用クロック信号の発生タイミング設計の簡易化及び大き
なセンス増幅度が得られるので、容易にアクセスタイム
の短縮化がはかれる半導体記憶装置を提供することがで
きる。
【図面の簡単な説明】
第１図、第２図は帰還型センスアンプを有するメモリー
の構成説明図、第３図は本発明の一実施例を示すＭＯＳ
メモリー回路図、第４図は本発明の他の実施例を示すＭ
ＯＳメモリー回路図である。 ２……メモリーセル、２……センスアンプ、１１・・・
・・・。 一選択回路、１２・・・・・・ダミー選択回路、１３・
・・・・・ダミー容量、１４・・・・・・ク。ック信号
発生器、Ｄｏ，Ｄｏ〜Ｄｍ， Ｄｍ・…”データ線、Ｗ
ｏ〜Ｗｎ・・・…ワード線、Ｗｏ……ダミーワード線、
１／０，１／０・・・・・・入出力線。第、図 第２図 第３図 第４図

Claims (1)

    【特許請求の範囲】
  1. １ メモリーセルが接続される各データ線を各メモリー
    サイクルの切り換わり時に一定の信号レベルにプリチヤ
    ージ後、選択されたメモリーセルからデータ線へ情報を
    読み出し、クロツク信号発生器からセンスアンプに該ア
    ンプを活性化するクロツク信号が供給されると、前記読
    み出し情報に応じた情報読み出し電圧レベル差を前記セ
    ンスアンプで増幅する半導体記憶装置において、前記メ
    モリーセルを駆動するワード線の選択回路と対応しかつ
    単位メモリーサイクルのすべてのサイクル毎に選択され
    るダミー選択回路と、前記ワード線と対応する特性を有
    しかつ前記ダミー選択回路により駆動されるダミーワー
    ド線とを設け、該ダミーワード線の出力で前記クロツク
    信号発生器から前記センスアンプ活性化用クロツク信号
    を得るようにしたことを特徴とする半導体記憶装置。
JP54095527A 1979-07-26 1979-07-26 半導体記憶装置 Expired JPS6032911B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP54095527A JPS6032911B2 (ja) 1979-07-26 1979-07-26 半導体記憶装置
EP80104251A EP0023329A3 (en) 1979-07-26 1980-07-18 Semiconductor memory device
US06/373,624 US4435793A (en) 1979-07-26 1982-04-30 Semiconductor memory device with dummy word line/sense amplifier activation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54095527A JPS6032911B2 (ja) 1979-07-26 1979-07-26 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPS5619586A JPS5619586A (en) 1981-02-24
JPS6032911B2 true JPS6032911B2 (ja) 1985-07-31

Family

ID=14140021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54095527A Expired JPS6032911B2 (ja) 1979-07-26 1979-07-26 半導体記憶装置

Country Status (3)

Country Link
US (1) US4435793A (ja)
EP (1) EP0023329A3 (ja)
JP (1) JPS6032911B2 (ja)

Families Citing this family (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0068894B1 (en) * 1981-06-29 1989-12-13 Fujitsu Limited Dynamic random access memory device
DE3307015A1 (de) * 1983-02-28 1984-08-30 Siemens AG, 1000 Berlin und 8000 München Leseverstaerkerschaltung fuer einen statischen mos speicher
US4685087A (en) * 1983-08-31 1987-08-04 Texas Instruments Incorporated SRAM with constant pulse width
US4627032A (en) * 1983-11-25 1986-12-02 At&T Bell Laboratories Glitch lockout circuit for memory array
US4680701A (en) * 1984-04-11 1987-07-14 Texas Instruments Incorporated Asynchronous high speed processor having high speed memories with domino circuits contained therein
JPS6177198A (ja) * 1984-09-21 1986-04-19 Toshiba Corp 半導体記憶装置
FR2573562B1 (fr) * 1984-11-21 1989-12-08 France Etat Memoire vive et circuit d'interpolation lineaire en comportant application
FR2592539B1 (fr) * 1985-12-31 1988-02-12 Philips Ind Commerciale Reseau programmable en logique dynamique et son application.
JPS62180607A (ja) * 1986-02-04 1987-08-07 Fujitsu Ltd 半導体集積回路
JPS62222486A (ja) * 1986-02-14 1987-09-30 Fujitsu Ltd メモリ・周辺回路接続方式
JPS6325894A (ja) * 1986-07-18 1988-02-03 Hitachi Ltd 半導体記憶装置
JPH0632213B2 (ja) * 1987-02-26 1994-04-27 日本電気株式会社 半導体メモリ
JPH0612632B2 (ja) * 1987-02-27 1994-02-16 日本電気株式会社 メモリ回路
JPH0194592A (ja) * 1987-10-06 1989-04-13 Fujitsu Ltd 半導体メモリ
US5027323A (en) * 1988-01-14 1991-06-25 Hitachi, Ltd. Write pulse signal generating circuit for a semiconductor memory device
JPH0727718B2 (ja) * 1988-02-19 1995-03-29 日本電気株式会社 センス回路
JPH01224999A (ja) * 1988-03-04 1989-09-07 Mitsubishi Electric Corp 半導体記憶装置
JPH03160689A (ja) * 1989-11-17 1991-07-10 Nec Corp 半導体メモリ
US5245584A (en) * 1990-12-20 1993-09-14 Vlsi Technology, Inc. Method and apparatus for compensating for bit line delays in semiconductor memories
IT1253678B (it) * 1991-07-31 1995-08-22 St Microelectronics Srl Architettura antirumore per memoria
US5511031A (en) * 1994-08-31 1996-04-23 International Business Machines Corporation Semiconductor memory system having sense amplifier being activated late during clock cycle
US6044024A (en) * 1998-01-14 2000-03-28 International Business Machines Corporation Interactive method for self-adjusted access on embedded DRAM memory macros
TW429683B (en) * 1998-03-04 2001-04-11 Siemens Ag Improved dynamic access memory delay circuits and methods therefor
US6388931B1 (en) * 1999-02-25 2002-05-14 Micron Technology, Inc. Dummy wordline for controlling the timing of the firing of sense amplifiers in a memory device in relation to the firing of wordlines in the memory device
KR100365429B1 (ko) * 1999-06-30 2002-12-18 주식회사 하이닉스반도체 정적 전류를 감소시키는 반도체 메모리 장치
DE10034255C2 (de) * 2000-07-14 2002-05-16 Infineon Technologies Ag Schaltungsanordnung zum Lesen und Schreiben von Information an einem Speicherzellenfeld
JP2004363214A (ja) * 2003-06-03 2004-12-24 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置
US6903437B1 (en) * 2004-01-07 2005-06-07 Micron Technology, Inc. Semiconductor devices, capacitor antifuses, dynamic random access memories, and cell plate bias connection methods
DE102004055006B4 (de) * 2004-11-15 2012-09-13 Infineon Technologies Ag Flipflop mit zusätzlicher Zustandsspeicherung bei Abschaltung
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9153305B2 (en) * 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US10074407B2 (en) 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
EP3254286B1 (en) 2015-02-06 2019-09-11 Micron Technology, INC. Apparatuses and methods for parallel writing to multiple memory device locations
WO2016126478A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for memory device as a store for program instructions
WO2016144724A1 (en) 2015-03-10 2016-09-15 Micron Technology, Inc. Apparatuses and methods for shift decisions
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
WO2016144726A1 (en) 2015-03-12 2016-09-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) * 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US12118056B2 (en) 2019-05-03 2024-10-15 Micron Technology, Inc. Methods and apparatus for performing matrix transformations within a memory array
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory
US11342031B2 (en) 2020-08-28 2022-05-24 Stmicroelectronics S.R.L. Circuit and method for process and temperature compensated read voltage for non-volatile memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3407392A (en) 1963-12-27 1968-10-22 Nippon Electric Co Storage element location compensation in matrix memories by a delay means
US4094008A (en) 1976-06-18 1978-06-06 Ncr Corporation Alterable capacitor memory array
US4110842A (en) * 1976-11-15 1978-08-29 Advanced Micro Devices, Inc. Random access memory with memory status for improved access and cycle times
JPS5375828A (en) 1976-12-17 1978-07-05 Hitachi Ltd Semiconductor circuit
US4162540A (en) * 1978-03-20 1979-07-24 Fujitsu Limited Clocked memory with delay establisher by drive transistor design
US4247791A (en) 1978-04-03 1981-01-27 Rockwell International Corporation CMOS Memory sense amplifier
JPS5817998B2 (ja) 1978-10-26 1983-04-11 富士通株式会社 半導体メモリ
US4231110A (en) 1979-01-29 1980-10-28 Fairchild Camera And Instrument Corp. Memory array with sequential row and column addressing
US4344154A (en) 1980-02-04 1982-08-10 Texas Instruments Incorporated Programming sequence for electrically programmable memory

Also Published As

Publication number Publication date
JPS5619586A (en) 1981-02-24
EP0023329A2 (en) 1981-02-04
EP0023329A3 (en) 1982-11-17
US4435793A (en) 1984-03-06

Similar Documents

Publication Publication Date Title
JPS6032911B2 (ja) 半導体記憶装置
KR900008936B1 (ko) Cmos 다이내믹램
EP0087754B1 (en) Semiconductor dynamic memory device
JP3470722B2 (ja) アレイ・エッジ部での基準検知を具備するｄｒａｍ
JP3101298B2 (ja) 半導体メモリ装置
US20110134678A1 (en) Semiconductor device having hierarchical structured bit line
US5138578A (en) Semiconductor memory circuit having an improved restoring scheme
JP2564046B2 (ja) 半導体記憶装置
JP2003303491A (ja) 半導体記憶装置
JP2004152394A (ja) 半導体記憶装置
JPH07107798B2 (ja) ダイナミックランダムアクセスメモリにおけるセンスアンプ駆動装置およびセンスアンプ駆動方法
JPH08153856A (ja) 半導体記憶装置
JPH02162594A (ja) 半導体メモリ
US5959898A (en) Dynamic cell plate sensing and equilibration in a memory device
TW320723B (en) Semiconductor memory device and testing method thereof
JP3188608B2 (ja) Ｄｒａｍ内のアクセストランジスタを介してチャージ転送を検知するセンス回路
US4409672A (en) Dynamic semiconductor memory device
US6570799B1 (en) Precharge and reference voltage technique for dynamic random access memories
US5926410A (en) Memory array architecture and method for dynamic cell plate sensing
US5666306A (en) Multiplication of storage capacitance in memory cells by using the Miller effect
JP2980368B2 (ja) ダイナミック型半導体記憶装置
JP2010218671A (ja) 半導体記憶装置
JPH06101229B2 (ja) ダイナミツク・ランダム・アクセス・メモリ
JP2003257181A (ja) 半導体装置
JPH06326272A (ja) 半導体記憶装置