JPS6034847B2 - 水晶発振回路 - Google Patents
水晶発振回路Info
- Publication number
- JPS6034847B2 JPS6034847B2 JP14045177A JP14045177A JPS6034847B2 JP S6034847 B2 JPS6034847 B2 JP S6034847B2 JP 14045177 A JP14045177 A JP 14045177A JP 14045177 A JP14045177 A JP 14045177A JP S6034847 B2 JPS6034847 B2 JP S6034847B2
- Authority
- JP
- Japan
- Prior art keywords
- point
- circuit
- oscillation
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 title claims description 40
- 239000013078 crystal Substances 0.000 title claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
本発明は電子時計等に用いられる水晶発振回磯に関し、
特に消費電流が少なく、発振開始電圧の低い発振回路を
提供しようとするものである。
特に消費電流が少なく、発振開始電圧の低い発振回路を
提供しようとするものである。
従来電子時計に使用されている水晶発振回路の一つして
第１図に示すものが公知である。この発振回路はＰチャ
ンネルトランジスタ１とバイアス手段としての抵抗Ｒｂ
とから成るィンバータの入出力間に、帰還抵抗Ｒｆを接
続してなる増幅回路と、この増幅回路の入出力間に正帰
還回路を構成する水晶振動子×′ｔａｌ及び容量ＣＤ，
ＣＧとから成る主発振回路とＰチャンネルトランジスタ
４及びＮチャンネルトランジスタ５よりなる相補型イン
バータによって構成される出力増中回路Ｂより構成され
ている。相補型ィンバータで増幅する理由は、電子時計
においては発振出力を分間する以後の回路が、通常電界
効果トランジスタの相補接続によりなされるため、論理
レベルを相補型電界効果トランジスタの動作レベルに整
合させる必要性からである。この従来の発振回路におい
て、発振電流の低減を図るために、Ｒｂを大きくして、
Ｄ点での信号振幅及び１からＲｂへの貫通電流を小さく
すると、Ｄの直流バイアスレベルが１の閥値電圧に近く
なる。
第１図に示すものが公知である。この発振回路はＰチャ
ンネルトランジスタ１とバイアス手段としての抵抗Ｒｂ
とから成るィンバータの入出力間に、帰還抵抗Ｒｆを接
続してなる増幅回路と、この増幅回路の入出力間に正帰
還回路を構成する水晶振動子×′ｔａｌ及び容量ＣＤ，
ＣＧとから成る主発振回路とＰチャンネルトランジスタ
４及びＮチャンネルトランジスタ５よりなる相補型イン
バータによって構成される出力増中回路Ｂより構成され
ている。相補型ィンバータで増幅する理由は、電子時計
においては発振出力を分間する以後の回路が、通常電界
効果トランジスタの相補接続によりなされるため、論理
レベルを相補型電界効果トランジスタの動作レベルに整
合させる必要性からである。この従来の発振回路におい
て、発振電流の低減を図るために、Ｒｂを大きくして、
Ｄ点での信号振幅及び１からＲｂへの貫通電流を小さく
すると、Ｄの直流バイアスレベルが１の閥値電圧に近く
なる。
出力増幅回路Ｂ４，５の論理の遷移する遷移レベルは、
通常電源電圧の半分、即ち、一ＶＤＤ／２程度であるか
ら、上記の如くＲｂを大きくすると、この遷移レベルと
○点での直流バイアスレベルが整合せず以後の回路が駆
動できなくなり、電源電圧が高くなる程、この後向は大
きい。本発明はこの事に鑑て、Ｒｂを大きくしても相補
型回路の遷移レベルとの整合がとれ、更に電源電圧の高
低に依らず安定な発振出力を出す発振回路を得ることに
ある。本発明はこのために、第１図の如き、主発振回路
Ａ、出力増幅回路Ｂとから成る発振回路構成を、主発振
回路Ａ、レベル変換回路Ｃ、出力増幅回路Ｂにより構成
する。
通常電源電圧の半分、即ち、一ＶＤＤ／２程度であるか
ら、上記の如くＲｂを大きくすると、この遷移レベルと
○点での直流バイアスレベルが整合せず以後の回路が駆
動できなくなり、電源電圧が高くなる程、この後向は大
きい。本発明はこの事に鑑て、Ｒｂを大きくしても相補
型回路の遷移レベルとの整合がとれ、更に電源電圧の高
低に依らず安定な発振出力を出す発振回路を得ることに
ある。本発明はこのために、第１図の如き、主発振回路
Ａ、出力増幅回路Ｂとから成る発振回路構成を、主発振
回路Ａ、レベル変換回路Ｃ、出力増幅回路Ｂにより構成
する。
レベル変換回路Ｃは一方のチャンネル（第１図の例では
Ｐチャンネル）のトランジスタの関値に片寄った発振波
形の直流バイアスレベルを逆のチャンネル（Ｎチャンネ
ル）の関値に片寄ったレベルに変換し、主発振回路の発
振出力の交流成分をその直流レベルに重ねて、Ｂのその
逆チャンネル（Ｎチャンネル）トランジスタに入力し、
一方のチャンネル（Ｐチャンネル）トランジスタには、
直接に主発振回路出力か若し〈はそれと相当な手段によ
る入力を入れることによりプッシュプル増幅とする。こ
の思想を具体化した本発明の実施例を第２図ａ，ｂ、第
３図ａ，ｂに示し、以下説明する。第２図ａにおいて主
発振回路Ａはほぼ第１図と同様な構成である。
Ｐチャンネル）のトランジスタの関値に片寄った発振波
形の直流バイアスレベルを逆のチャンネル（Ｎチャンネ
ル）の関値に片寄ったレベルに変換し、主発振回路の発
振出力の交流成分をその直流レベルに重ねて、Ｂのその
逆チャンネル（Ｎチャンネル）トランジスタに入力し、
一方のチャンネル（Ｐチャンネル）トランジスタには、
直接に主発振回路出力か若し〈はそれと相当な手段によ
る入力を入れることによりプッシュプル増幅とする。こ
の思想を具体化した本発明の実施例を第２図ａ，ｂ、第
３図ａ，ｂに示し、以下説明する。第２図ａにおいて主
発振回路Ａはほぼ第１図と同様な構成である。
ただ、電子時計の分周、駆動等他回路と共に集積化する
のに都合よくするため、抵抗体Ｒｆ，Ｒｂを電界効果ト
ランジスタで構成している。Ｒｆと等価なＰチャンネル
トランジスタ３は、Ｒｂが大きくＤ点の直流バイアスレ
ベルが１の閥値ＶＧＴＰに近いため、Ｎチャンネルトラ
ンジスタとの並列ではなく、片チャンネルで使用してい
る。又Ｒｂは等価なＮチャンネルトランジスタ２で構成
し、その１へのバイアス電流は極めて小さい。この小さ
いバイアス電流により発振振幅は小さくなり、貫流電流
、及びコンデンサの充放電電流も小さくなる。この小さ
い発振信号は、レベル変換回路Ｃに入力される。Ｐチャ
ンネルトランジスタ６とＮチヤンネルトランジス夕７の
コンダクタンス、閥値電圧がほぼ等しければＥの直流バ
イアスレベルは、一ＶＤＤから接地電位方向に見た時の
Ｅの電流電位が、接地電位から−ＶＤＤ方向に見た○の
直流電位とほぼ等しくなる様に定められる。１０のトラ
ンスファートランジス外まコンダクタンスが極めて４・
さく設計され高抵抗の役割を果たしＦ点の直流電位をＥ
点の電位にバイアスする。又、Ｆ点にはＤ点からの交流
信号成分が容量ＣＮで直流分をカットして重ねられる。
即ちＥでの交流成分は１ ０とＣＮ‘こよる低減フィル
夕にかけられる。尚、トランスファートランジスタ１０
は高抵抗であるため、Ｄ点が低ィンピーダンス負荷とな
るＦ点で接続されることを防止している。Ｆ点は出力増
幅回路ＢのＮチャンネルトランジスタ９のゲートに接続
され、Ｄ，点がＰチャンネルトランジスタ８のゲートに
接続される。８，９の各直流バイアスレベルはその闇値
ＶＯＴＰ，ＶＧＴＮ近くにある。
のに都合よくするため、抵抗体Ｒｆ，Ｒｂを電界効果ト
ランジスタで構成している。Ｒｆと等価なＰチャンネル
トランジスタ３は、Ｒｂが大きくＤ点の直流バイアスレ
ベルが１の閥値ＶＧＴＰに近いため、Ｎチャンネルトラ
ンジスタとの並列ではなく、片チャンネルで使用してい
る。又Ｒｂは等価なＮチャンネルトランジスタ２で構成
し、その１へのバイアス電流は極めて小さい。この小さ
いバイアス電流により発振振幅は小さくなり、貫流電流
、及びコンデンサの充放電電流も小さくなる。この小さ
い発振信号は、レベル変換回路Ｃに入力される。Ｐチャ
ンネルトランジスタ６とＮチヤンネルトランジス夕７の
コンダクタンス、閥値電圧がほぼ等しければＥの直流バ
イアスレベルは、一ＶＤＤから接地電位方向に見た時の
Ｅの電流電位が、接地電位から−ＶＤＤ方向に見た○の
直流電位とほぼ等しくなる様に定められる。１０のトラ
ンスファートランジス外まコンダクタンスが極めて４・
さく設計され高抵抗の役割を果たしＦ点の直流電位をＥ
点の電位にバイアスする。又、Ｆ点にはＤ点からの交流
信号成分が容量ＣＮで直流分をカットして重ねられる。
即ちＥでの交流成分は１ ０とＣＮ‘こよる低減フィル
夕にかけられる。尚、トランスファートランジスタ１０
は高抵抗であるため、Ｄ点が低ィンピーダンス負荷とな
るＦ点で接続されることを防止している。Ｆ点は出力増
幅回路ＢのＮチャンネルトランジスタ９のゲートに接続
され、Ｄ，点がＰチャンネルトランジスタ８のゲートに
接続される。８，９の各直流バイアスレベルはその闇値
ＶＯＴＰ，ＶＧＴＮ近くにある。
第２図ａのＤ，Ｅ，Ｆ及びｏｍｔの各の波形を第２図ｂ
に示す。第２図ｂにおいてＶＧＴＰ及びＶＧＴＮはそれ
ぞれＰチャンネルトランジスタ、Ｎチヤンネルトランジ
ス夕の閥値電圧を示している。Ｄ点の電圧波形はＶＯＴ
Ｐを中心として振動する波形であり、Ｆ点の電圧波形は
Ｅ点の電圧ＶＧＴＮを中心として振動する波形である。
Ｄ点及びＦ点の交流信号は第２図ｂのように同相の波形
になるので斜線２２の部分でＰチャンネルトランジスタ
８がオンし、斜線２３の部分でＮチャンネルトランジス
タ９がオンし、増幅回路Ｂはほぼプッシュプル動作で増
幅し、出力は同図０ｕｔのようになる。出力端子Ｏｕｔ
は集積回路中で、他の相補型トランジスタのゲートへの
入力となるからその寄生容量は小さく、電源電圧までの
スイングが得られ、相補型との論理レベルの整合は完全
にとれる。またこの様に、Ａ，Ｃ，Ｂ全回路が、それぞ
れのトランジスタの閥値近くで動作するため消費電流は
小さく、更に相補型ィンバー外こ代表される相補型回路
の論理レベルとの整合性が完全であるために安定性があ
り、その上極めて小さい発振振幅で動作することから、
発振開始電圧も低くできる特徴的利点がある。ところで
第２図においては、主発振回路出力してＤ点からの出力
をとっているが、これに替えて１のゲート部日点の信号
を出力として、６及び８のゲートに接続しても上記と同
様な効果を得ることができる。
に示す。第２図ｂにおいてＶＧＴＰ及びＶＧＴＮはそれ
ぞれＰチャンネルトランジスタ、Ｎチヤンネルトランジ
ス夕の閥値電圧を示している。Ｄ点の電圧波形はＶＯＴ
Ｐを中心として振動する波形であり、Ｆ点の電圧波形は
Ｅ点の電圧ＶＧＴＮを中心として振動する波形である。
Ｄ点及びＦ点の交流信号は第２図ｂのように同相の波形
になるので斜線２２の部分でＰチャンネルトランジスタ
８がオンし、斜線２３の部分でＮチャンネルトランジス
タ９がオンし、増幅回路Ｂはほぼプッシュプル動作で増
幅し、出力は同図０ｕｔのようになる。出力端子Ｏｕｔ
は集積回路中で、他の相補型トランジスタのゲートへの
入力となるからその寄生容量は小さく、電源電圧までの
スイングが得られ、相補型との論理レベルの整合は完全
にとれる。またこの様に、Ａ，Ｃ，Ｂ全回路が、それぞ
れのトランジスタの閥値近くで動作するため消費電流は
小さく、更に相補型ィンバー外こ代表される相補型回路
の論理レベルとの整合性が完全であるために安定性があ
り、その上極めて小さい発振振幅で動作することから、
発振開始電圧も低くできる特徴的利点がある。ところで
第２図においては、主発振回路出力してＤ点からの出力
をとっているが、これに替えて１のゲート部日点の信号
を出力として、６及び８のゲートに接続しても上記と同
様な効果を得ることができる。
次に他の実施例である第３図を説明する。
主発振回路Ａは、１のゲートがＸｔａｌに直列接続され
た容量Ｃｔに接続されている。容量Ｃｔは直流成分をカ
ットするためのものであり、後述の容量ＣＰ，ＣＮの接
続点に交流成分のみを伝えることができる。ゲート容量
ＣＧはそのＸ′ｔａ！とＣｔとの結節点１と接地点間に
接続されている。レベル変換回路Ｃは、その入力が１の
ゲート部日点からとられ、Ｐチャンネルトランジスタの
闇値ＶＧＴＰに近い直流バイアスレベルがトランスファ
ートランジスタのＰチャンネルトランジスタ１１を介し
てＧ点に与えられ、またそのＰチャンネルトランジスタ
の関値ＶＧＴＰに近いＨ点の直流バイアスレベルはＰチ
ャンネルトランジスタ７によりレベル変換されてＮチャ
ンネルトランジスタの閥値ＶＧＴＮに近い直流バイアス
レベルとなってＮチャンネルトランジスタ１０を介して
Ｆ点に与えられる。主発振回路の発振出力は１点からと
られ、出力増幅回路ＢのＰチャンネルトランジスタ８の
ゲートには、容量ＣＰによりＧ点にその発振交流信号を
重ねて入力し、Ｎチャンネルトランジスタ９のゲートに
は容量ＣＮによりＦ点にその発振交流信号を重ねて入力
している。トランジスター０，１１は第２図ａと同様に
高抵抗として働くものであり、又、容量ＣＰ，ＣＮ‘ま
直流カットの動きを行う。第３図ｂは第３図ａの各部の
電圧波形であり、日，Ｇの電圧波形はＶＧＴＰを中心と
して振動する波形であり、Ｆ点の電圧波形はＥ点の電圧
であるところのＶＧＴＮを中心に振動する波形となる。
Ｆ，Ｇ点の波形は同相であるから出力増幅回路Ｂはプッ
シュ・ブル動作で増幅する。Ｃｔ，容量Ｃｐ，Ｃｎは集
積回路内に第５一ａの如くモノリシックに形成されるの
でＸ′ＧＩとの接続点１が集積回路外において高温の状
態となっても１点には何らトランジスタのゲートが接続
されていないのでリークによるバイアス点の変動が起こ
らず安定な発振が持続されることに特色がある。
た容量Ｃｔに接続されている。容量Ｃｔは直流成分をカ
ットするためのものであり、後述の容量ＣＰ，ＣＮの接
続点に交流成分のみを伝えることができる。ゲート容量
ＣＧはそのＸ′ｔａ！とＣｔとの結節点１と接地点間に
接続されている。レベル変換回路Ｃは、その入力が１の
ゲート部日点からとられ、Ｐチャンネルトランジスタの
闇値ＶＧＴＰに近い直流バイアスレベルがトランスファ
ートランジスタのＰチャンネルトランジスタ１１を介し
てＧ点に与えられ、またそのＰチャンネルトランジスタ
の関値ＶＧＴＰに近いＨ点の直流バイアスレベルはＰチ
ャンネルトランジスタ７によりレベル変換されてＮチャ
ンネルトランジスタの閥値ＶＧＴＮに近い直流バイアス
レベルとなってＮチャンネルトランジスタ１０を介して
Ｆ点に与えられる。主発振回路の発振出力は１点からと
られ、出力増幅回路ＢのＰチャンネルトランジスタ８の
ゲートには、容量ＣＰによりＧ点にその発振交流信号を
重ねて入力し、Ｎチャンネルトランジスタ９のゲートに
は容量ＣＮによりＦ点にその発振交流信号を重ねて入力
している。トランジスター０，１１は第２図ａと同様に
高抵抗として働くものであり、又、容量ＣＰ，ＣＮ‘ま
直流カットの動きを行う。第３図ｂは第３図ａの各部の
電圧波形であり、日，Ｇの電圧波形はＶＧＴＰを中心と
して振動する波形であり、Ｆ点の電圧波形はＥ点の電圧
であるところのＶＧＴＮを中心に振動する波形となる。
Ｆ，Ｇ点の波形は同相であるから出力増幅回路Ｂはプッ
シュ・ブル動作で増幅する。Ｃｔ，容量Ｃｐ，Ｃｎは集
積回路内に第５一ａの如くモノリシックに形成されるの
でＸ′ＧＩとの接続点１が集積回路外において高温の状
態となっても１点には何らトランジスタのゲートが接続
されていないのでリークによるバイアス点の変動が起こ
らず安定な発振が持続されることに特色がある。
又、ＣＧ，ＣＤもモノリシックに形成することは可能で
ある。第４図ａについて説明すれば１２はＮ−基板、１
３はＰ＋拡散層、１４はＳｉｏ、ゲート膜、１５はＳｉ
ｏ、フィールド膜、１６はゲート電極、１７は１３と金
属とのコンタクトで等価的に第４図ｂの如くになり、容
量は１８＞１９で、１２は接地電位になるから、例えば
Ｃｔ，Ｃｐ，ＣＮを形成するには、１６を各Ｈ，Ｇ，Ｆ
端子とし、１３（１７）を１端子（第３図ａ）、若しく
はＤ端子（第２図ａ）とすれば良い。
ある。第４図ａについて説明すれば１２はＮ−基板、１
３はＰ＋拡散層、１４はＳｉｏ、ゲート膜、１５はＳｉ
ｏ、フィールド膜、１６はゲート電極、１７は１３と金
属とのコンタクトで等価的に第４図ｂの如くになり、容
量は１８＞１９で、１２は接地電位になるから、例えば
Ｃｔ，Ｃｐ，ＣＮを形成するには、１６を各Ｈ，Ｇ，Ｆ
端子とし、１３（１７）を１端子（第３図ａ）、若しく
はＤ端子（第２図ａ）とすれば良い。
その時、残りの容量１９は、ＣＧ（第３図ａ）、若しく
はＣＤ（第２図ａ）の一部となる。又、ＣＧ，ＣＤを形
成するには、１７を接地電位とし、１６をＸ′畑との結
節点電位とすれば良いｏところで第３図ａにおいても６
のゲート及び１１のドレィン入力となるＨ点の入力は、
第２図の説明と同様Ｄ点からの入力としても同様の効果
が得られる。また第３図の構成上の利点は第２図の場合
とほとんど同じである。更に第３図ａにおけるレベル変
換回路は第６図の如く、Ｅ点を再びレベル変換してＧ点
の直流バイアスレベルを達成しても良い。Ｎチャンネル
トランジスタ２１とＰチヤンネルトランジス夕２０のコ
ンダクタンス、閥値電圧がほぼ等しければ、Ｎチャンネ
ルトランジスタの閥値に近い直流バイアスレベルがＰチ
ャンネルトランジスタの関値に近い直流バイアスレベル
に変換されるからである。以上のような本発明は、水晶
振動子励振用のＭＯＣトランジスタをＰチャンネル型又
はＮチャンネルの一方とした場合にも発振出力信号を他
の相補型ＭＯＣトランジスタによる回路を駆動しうる電
圧レベルをすることができ電子時計等の他の論理回路と
同一基板上に形成される水晶発振回路として極めて有効
である。
はＣＤ（第２図ａ）の一部となる。又、ＣＧ，ＣＤを形
成するには、１７を接地電位とし、１６をＸ′畑との結
節点電位とすれば良いｏところで第３図ａにおいても６
のゲート及び１１のドレィン入力となるＨ点の入力は、
第２図の説明と同様Ｄ点からの入力としても同様の効果
が得られる。また第３図の構成上の利点は第２図の場合
とほとんど同じである。更に第３図ａにおけるレベル変
換回路は第６図の如く、Ｅ点を再びレベル変換してＧ点
の直流バイアスレベルを達成しても良い。Ｎチャンネル
トランジスタ２１とＰチヤンネルトランジス夕２０のコ
ンダクタンス、閥値電圧がほぼ等しければ、Ｎチャンネ
ルトランジスタの閥値に近い直流バイアスレベルがＰチ
ャンネルトランジスタの関値に近い直流バイアスレベル
に変換されるからである。以上のような本発明は、水晶
振動子励振用のＭＯＣトランジスタをＰチャンネル型又
はＮチャンネルの一方とした場合にも発振出力信号を他
の相補型ＭＯＣトランジスタによる回路を駆動しうる電
圧レベルをすることができ電子時計等の他の論理回路と
同一基板上に形成される水晶発振回路として極めて有効
である。
第１図は従来の発振回路を示す図。
第２図ａは本発明の発振回路の実施例を示す図。第２図
ｂはその波形図。第３図ａは本発明の発振回路の他の実
施例を示す図。第３図ｂはその波形図。第４図ａは、本
発明の発振回路の第２、第３図に用いられている容量の
集積回路上での構成例を示す図。第４図ｂは、第４図ａ
の等価回路を示す図。第５図は本発明の発振回路を構成
するレベル変換回路の他の実施例を示す図。第１図 第２図（Ａ） 第２図（ｂ） 第３図（Ｑ） 第３図くｂ） 第５図 第４図（の 第４図（め
ｂはその波形図。第３図ａは本発明の発振回路の他の実
施例を示す図。第３図ｂはその波形図。第４図ａは、本
発明の発振回路の第２、第３図に用いられている容量の
集積回路上での構成例を示す図。第４図ｂは、第４図ａ
の等価回路を示す図。第５図は本発明の発振回路を構成
するレベル変換回路の他の実施例を示す図。第１図 第２図（Ａ） 第２図（ｂ） 第３図（Ｑ） 第３図くｂ） 第５図 第４図（の 第４図（め
Claims (1)
- １ 主発振部、レベル変換部、出力増幅部から構成され
、前記主発振部は第１の極性の第１ＭＯＳトランジスタ
と負荷抵抗の直列接続回路を電源間に設けてなるインバ
ータと前記第１ＭＯＳトランジスタのゲート電極とドレ
イン電極間接続された水晶振動子よりなり、前記レベル
変換部は前記主発振部の信号を入力とする第１の極性の
第２のＭＯＳトランジスタと前記第２のＭＯＳトランジ
スタと直列接続されゲート電極とドレイン電極が共通接
続された第２の極性の第３のＭＯＳトランジスタよりな
り、前記出力増幅部は前記主発振部の出力を入力とする
第１の極性の第４ＭＯＳトランジスタと前記第４ＭＯＳ
トランジスタと直列接続された前記第３ＭＯＳトランジ
スタのゲート電極とドレイン電極の共通接続点の電位で
バイアスされると共に前記主発振部の出力信号を入力と
する第２の極性の第５ＭＯＳトランジスタより構成され
たことを特徴とする水晶発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14045177A JPS6034847B2 (ja) | 1977-11-22 | 1977-11-22 | 水晶発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14045177A JPS6034847B2 (ja) | 1977-11-22 | 1977-11-22 | 水晶発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5472945A JPS5472945A (en) | 1979-06-11 |
| JPS6034847B2 true JPS6034847B2 (ja) | 1985-08-10 |
Family
ID=15268917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14045177A Expired JPS6034847B2 (ja) | 1977-11-22 | 1977-11-22 | 水晶発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034847B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH631047B (fr) * | 1979-07-13 | Ebauches Electroniques Sa | Amplificateur pour signaux alternatifs. | |
| JPS5717820U (ja) * | 1980-07-07 | 1982-01-29 | ||
| JPS6342205A (ja) * | 1986-08-07 | 1988-02-23 | Nec Corp | 発振回路 |
-
1977
- 1977-11-22 JP JP14045177A patent/JPS6034847B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5472945A (en) | 1979-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183868B1 (en) | Triple inverter pierce oscillator circuit suitable for CMOS | |
| JP3270880B2 (ja) | 水晶発振回路 | |
| US3959744A (en) | CMOS oscillator having bias circuit outside oscillator feedback loop | |
| JPH01161906A (ja) | 発振回路 | |
| US5025230A (en) | Oscillator circuit incorporated in a semiconductor circuit | |
| KR100618059B1 (ko) | 집적 오실레이터 | |
| JP3965034B2 (ja) | 水晶発振器 | |
| JPS6034847B2 (ja) | 水晶発振回路 | |
| JPH0258806B2 (ja) | ||
| JPS59178014A (ja) | 発振回路 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JP2001274627A (ja) | 水晶発振器 | |
| JPH0983344A (ja) | インバータ回路 | |
| US6556092B1 (en) | Low consumption oscillator | |
| JPS6117406B2 (ja) | ||
| JPS6056005B2 (ja) | 発振回路 | |
| JP3358379B2 (ja) | Ｃｍｏｓ圧電発振回路 | |
| JPS60158717A (ja) | 温度補償付発振回路 | |
| JP3155977B2 (ja) | 発振用集積回路および発振回路 | |
| JPS59133711A (ja) | 発振回路 | |
| JPS6154284B2 (ja) | ||
| JPS6049365B2 (ja) | 低消費電力水晶発振回路 | |
| JPS6037642B2 (ja) | 相補型ｍｏｓトランジスタ回路 | |
| JPS61196172A (ja) | チヨツパ型比較器 | |
| JPS59168704A (ja) | 半導体集積回路 |