JPS6035813A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS6035813A JPS6035813A JP7679884A JP7679884A JPS6035813A JP S6035813 A JPS6035813 A JP S6035813A JP 7679884 A JP7679884 A JP 7679884A JP 7679884 A JP7679884 A JP 7679884A JP S6035813 A JPS6035813 A JP S6035813A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- constant current
- trs
- amplifier circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は差動増幅回路に関し、特に相補型絶縁ゲート型
電界効果トランジスタを使用した半導体装置に関する。
電界効果トランジスタを使用した半導体装置に関する。
従来、電卓等の液晶表示回路では、駆動回路と液晶の接
続端子数の制約から、複数個の電源電圧を用いるスタテ
ィック駆動方式が一般に用いられるようになった。通常
は第１図に示すように抵抗Ｒ１〜ｋＬｓｋＷＡ列に接続
した分圧回路を用いこれにより複数個の電圧源を得るが
、この方式によると抵抗を高くする事によシこの部分の
消費電力が減る反面、スタティック駆動方式を使用して
いる為クロックの切シ換わる時分圧電圧Ｖｌ及びＶ３に
液晶素子の電極間容量結合による影響が出て、抵抗で分
割した電圧レベルを一定に保てない。このレベルを一定
に保つ為には分圧回路にある程度の電力を消費させねば
ならずこれによって低消費電力化に限界を来だしている
。他の従来例は高抵抗素子によ勺電源を分圧し電位のみ
摩り出しこれにボルテージフォロワを接続する方法で、
スタティック駆動方式の周波数が遅い時はボルテージフ
ォロワの消費電力を少なくする事ができ全体としては低
消費電力となる。しかし、液晶表示素子は等節約に容量
素子と等しい為ダイナミック動作を行なわせると、その
両端の電位は互に反対側の電極の変化に伴ない変化する
。この時、両端の電位が定電流源から電流を供給する方
向へ変化した場合、この定電流源の大きさによりこの回
路の応答速度が決まる。実際には回路の消費電力を少な
くする為定電流源は小さくなっているので応答速度はか
なり遅いものとなっている。従ってこの欠点を補なう為
分圧出力端子に大容縫を接続しなければならない。しか
しこの方法を取ると外部端子と容量が必要となり集積回
路の利点の一つである外付部品が少なくて済むことに反
する為実用的ではない。
続端子数の制約から、複数個の電源電圧を用いるスタテ
ィック駆動方式が一般に用いられるようになった。通常
は第１図に示すように抵抗Ｒ１〜ｋＬｓｋＷＡ列に接続
した分圧回路を用いこれにより複数個の電圧源を得るが
、この方式によると抵抗を高くする事によシこの部分の
消費電力が減る反面、スタティック駆動方式を使用して
いる為クロックの切シ換わる時分圧電圧Ｖｌ及びＶ３に
液晶素子の電極間容量結合による影響が出て、抵抗で分
割した電圧レベルを一定に保てない。このレベルを一定
に保つ為には分圧回路にある程度の電力を消費させねば
ならずこれによって低消費電力化に限界を来だしている
。他の従来例は高抵抗素子によ勺電源を分圧し電位のみ
摩り出しこれにボルテージフォロワを接続する方法で、
スタティック駆動方式の周波数が遅い時はボルテージフ
ォロワの消費電力を少なくする事ができ全体としては低
消費電力となる。しかし、液晶表示素子は等節約に容量
素子と等しい為ダイナミック動作を行なわせると、その
両端の電位は互に反対側の電極の変化に伴ない変化する
。この時、両端の電位が定電流源から電流を供給する方
向へ変化した場合、この定電流源の大きさによりこの回
路の応答速度が決まる。実際には回路の消費電力を少な
くする為定電流源は小さくなっているので応答速度はか
なり遅いものとなっている。従ってこの欠点を補なう為
分圧出力端子に大容縫を接続しなければならない。しか
しこの方法を取ると外部端子と容量が必要となり集積回
路の利点の一つである外付部品が少なくて済むことに反
する為実用的ではない。
これらの欠点を除去するには、分圧回路を構成する抵抗
によって分圧された電２位を差動増幅回路の一方の入力
端子に供給し、この差動増幅回路の出力を反転増幅回路
の入力端に供給し、反転増幅回路の出力端子から出力を
取り出すとともにこれを前記差動増幅回路の仙の入力端
に供給するように、半導体集積回路全構成すればよい。
によって分圧された電２位を差動増幅回路の一方の入力
端子に供給し、この差動増幅回路の出力を反転増幅回路
の入力端に供給し、反転増幅回路の出力端子から出力を
取り出すとともにこれを前記差動増幅回路の仙の入力端
に供給するように、半導体集積回路全構成すればよい。
なお、ここで使われる反転増幅回路は差動増幅回路から
の出力を受けるドライブ用トランジスタと、これに直列
に接続された定電流源トランジスタとで構成されるが、
低消費電力化のため回路全体を低電力で駆動しなければ
ならず、そのため反転増幅回路の定電流源トランジスタ
の電流容量を大きくすることかで＠ないという制約があ
る。従って、表示系子等のように表示変化時の負荷変動
の大きい場合、この負荷変動によって定電流源トランジ
スタが影響を受け、反転増幅回路の出力電圧が不安定に
なる恐れがある。
の出力を受けるドライブ用トランジスタと、これに直列
に接続された定電流源トランジスタとで構成されるが、
低消費電力化のため回路全体を低電力で駆動しなければ
ならず、そのため反転増幅回路の定電流源トランジスタ
の電流容量を大きくすることかで＠ないという制約があ
る。従って、表示系子等のように表示変化時の負荷変動
の大きい場合、この負荷変動によって定電流源トランジ
スタが影響を受け、反転増幅回路の出力電圧が不安定に
なる恐れがある。
本発明の目的は、負荷変動による反転増幅回路の出力電
圧の不安定性を解決した差動増幅回路を提供することに
ある。
圧の不安定性を解決した差動増幅回路を提供することに
ある。
本発明は差動増幅段と、その出力を受けるドライバ用ト
ラ／ジスタおよびこれに直列に接続された定電流源トラ
ンジスタを有する反転増幅段とを有する差動増幅回路に
おいて、前記定電流源トランジスタに並列接続された電
流源素子を設け、この電流源素子を制御信号によって駆
動するようにしたことを特徴とする。
ラ／ジスタおよびこれに直列に接続された定電流源トラ
ンジスタを有する反転増幅段とを有する差動増幅回路に
おいて、前記定電流源トランジスタに並列接続された電
流源素子を設け、この電流源素子を制御信号によって駆
動するようにしたことを特徴とする。
本発明によれば相補型電界効果トランジスタを使用する
差動増幅回路において基準電圧を上記差動増幅器の一方
の入力端子に供給し、該差動増幅路の出力を一導電型の
電界効果トランジスタを入力トランジスタとし他の導電
型の電界効果トランジスタを定電流源とした反転増幅器
に入力し、定電流源に並列に内部の制御信号によ多制御
される電流源を設け、この反転増幅器の出力を上記差動
゛増幅器の他の一方の入力端子に供給するように構成し
、それによって一方の定電流源の駆動力が不足する時、
この不足分を他方の定電流源を動作せしめて補償するよ
うに制御することができる。
差動増幅回路において基準電圧を上記差動増幅器の一方
の入力端子に供給し、該差動増幅路の出力を一導電型の
電界効果トランジスタを入力トランジスタとし他の導電
型の電界効果トランジスタを定電流源とした反転増幅器
に入力し、定電流源に並列に内部の制御信号によ多制御
される電流源を設け、この反転増幅器の出力を上記差動
゛増幅器の他の一方の入力端子に供給するように構成し
、それによって一方の定電流源の駆動力が不足する時、
この不足分を他方の定電流源を動作せしめて補償するよ
うに制御することができる。
第２図を参照して本発明を、表示素子を駆動する分圧回
路に適用した一実施例について以下に説明する。高抵抗
Ｒ１２１、Ｒ２，、Ｒ２，によシミ源の電位−ｖＤ’６
分割するこの分割された電圧Ｖ１．Ｖ、を基準としてＨ
ｉｑｈ側のレベルを出す端子■１はｎｃｈ）ランジスタ
（Ｍ鵞）’に入力としだ差動増幅器を持つボルテージフ
ォロワで、電圧ｖ１はＰｃｈト９ンジスタ（Ｍｕ）を入
力とした差動増幅器を持つボルテージフォロワを介して
出力Ｖｌ、Ｖ、／される。これはボルテージフォロワの
動作範囲が入力に使用したトランジスタのしきい値と電
源電圧の間にある為で低５− 消費電力のシステムでは１／３１ＶＤ＋がこの入力に用
いたトランジスタのしきい値より低い場合が考えられる
のでこの組合せを取った。電源電圧が高い場合などでこ
のボルテージフォロワの動作範囲に十分余裕が有る場合
はこの組合せ以外でも使用できる。出力バッファ部はド
ライブ用トランジスタ（Ｍｓ、Ｍｓｓ）と定電流源トラ
ンジスタ（Ｍ、、 ＭｌＢ）を組合わせて使用している
が、この場合定電流源と並列にさらにもう１つの電流源
トランジスタ（Ｍｓｅ、Ｍｓｏ）を接続し互に逆相のコ
ントロールパルスψ１．ψ３によ勺この電流源トランジ
スタ（Ｍｌｌｌ、Ｍ！ｏ）を制御させる。この可変電流
源により定電流源のみでは駆動力が不足するタイミング
の時（この例では表示変化時の予め決められたタイミン
グで生ずる負荷変動時）、コントロールパルスψ１．ψ
２が入シネ足分を補なう。従って本方式に依れば外部に
部品を接続しなくとも安定な中間電位が得られる事にな
る。但しこのコントロールパルスψ１．ψ鵞は互に逆相
の関係を考えていたがシステムの構成上まったく異なる
波形を入れる場合も考えられる。
路に適用した一実施例について以下に説明する。高抵抗
Ｒ１２１、Ｒ２，、Ｒ２，によシミ源の電位−ｖＤ’６
分割するこの分割された電圧Ｖ１．Ｖ、を基準としてＨ
ｉｑｈ側のレベルを出す端子■１はｎｃｈ）ランジスタ
（Ｍ鵞）’に入力としだ差動増幅器を持つボルテージフ
ォロワで、電圧ｖ１はＰｃｈト９ンジスタ（Ｍｕ）を入
力とした差動増幅器を持つボルテージフォロワを介して
出力Ｖｌ、Ｖ、／される。これはボルテージフォロワの
動作範囲が入力に使用したトランジスタのしきい値と電
源電圧の間にある為で低５− 消費電力のシステムでは１／３１ＶＤ＋がこの入力に用
いたトランジスタのしきい値より低い場合が考えられる
のでこの組合せを取った。電源電圧が高い場合などでこ
のボルテージフォロワの動作範囲に十分余裕が有る場合
はこの組合せ以外でも使用できる。出力バッファ部はド
ライブ用トランジスタ（Ｍｓ、Ｍｓｓ）と定電流源トラ
ンジスタ（Ｍ、、 ＭｌＢ）を組合わせて使用している
が、この場合定電流源と並列にさらにもう１つの電流源
トランジスタ（Ｍｓｅ、Ｍｓｏ）を接続し互に逆相のコ
ントロールパルスψ１．ψ３によ勺この電流源トランジ
スタ（Ｍｌｌｌ、Ｍ！ｏ）を制御させる。この可変電流
源により定電流源のみでは駆動力が不足するタイミング
の時（この例では表示変化時の予め決められたタイミン
グで生ずる負荷変動時）、コントロールパルスψ１．ψ
２が入シネ足分を補なう。従って本方式に依れば外部に
部品を接続しなくとも安定な中間電位が得られる事にな
る。但しこのコントロールパルスψ１．ψ鵞は互に逆相
の関係を考えていたがシステムの構成上まったく異なる
波形を入れる場合も考えられる。
６−
また可変型１流源トランジスタＭ１ｇ、Ｍｖ、を追加し
だが定電流源トランジスタＭＯ、Ｍ４Ｈのゲート電極を
切り換える方法もある。同様に抵抗Ｒ１４ｙ ” Ｉｌ
ｌを少なくする事によっても実現できる。
だが定電流源トランジスタＭＯ、Ｍ４Ｈのゲート電極を
切り換える方法もある。同様に抵抗Ｒ１４ｙ ” Ｉｌ
ｌを少なくする事によっても実現できる。
以上詳細に説明したように本発明によれば能動素子を用
いて差動増幅回路全構成する事により従来の回路に較べ
低消費電力でかつ高性能の差動増幅回路を有する分圧回
路が実現できる。
いて差動増幅回路全構成する事により従来の回路に較べ
低消費電力でかつ高性能の差動増幅回路を有する分圧回
路が実現できる。
すなわち、本発明によれば、差動増幅段の出力をうける
反転増幅段は、並列接続された２個の定電流源（一方は
制御信号が加えられた時のみ動作するもの）全有し、こ
れによって負荷変動によって生じる定電流駆動能力の力
不足を有効に補償することができる。制御信号は負荷変
動のタイミングをカバーするように発生されるもので、
これによって２個の定電流源が並列動作し、負荷変動に
よる影響を防止することができる。すなわち、出力バッ
ファを２段構成とする事により駆動能力が゛向上する。
反転増幅段は、並列接続された２個の定電流源（一方は
制御信号が加えられた時のみ動作するもの）全有し、こ
れによって負荷変動によって生じる定電流駆動能力の力
不足を有効に補償することができる。制御信号は負荷変
動のタイミングをカバーするように発生されるもので、
これによって２個の定電流源が並列動作し、負荷変動に
よる影響を防止することができる。すなわち、出力バッ
ファを２段構成とする事により駆動能力が゛向上する。
さらにトランジスタＭ６ 、 ＭＢ２ならびにＭ １４
抵抗ＲＩＢによシ構成されている２つの定電圧回路は第
４図に示すようにｎｃｈ ）ランジスタＭ６ 、 ＭＢ
２、抵抗ＲＳＳの回路構成を取ることにょシ抵抗を１本
省くことができる。
抵抗ＲＩＢによシ構成されている２つの定電圧回路は第
４図に示すようにｎｃｈ ）ランジスタＭ６ 、 ＭＢ
２、抵抗ＲＳＳの回路構成を取ることにょシ抵抗を１本
省くことができる。
第１図は従来からの分圧回路を示す図、第２図は本発明
の一実施例の差動増幅回路を宮む分圧回路図、第３図は
第２図の実施例における定電圧回路の他の一例を示す回
路図である。 Ｒ１，Ｒ，、Ｒ，、Ｒ１，、Ｒ，２，Ｒ，、・・面抵抗
菓子、几１４ ｔ Ｒｉｌｌ ｔＲｌｔｓ・・・・・・
定電圧回路のバイアス抵抗、Ｍ□Ｍ２．Ｍ３゜Ｍｌｌ、
Ｍ７．Ｍａ、Ｍｌｏ、 Ｍｌｇ 、 Ｍｌｌ、 、 Ｍ
ｌｇ −・−−−−ｎｃｈ ）ランジスタｓ Ｍａ Ｍ
ｓ Ｍｓ Ｍｕ ＊ Ｍ、ｆｆｉ、 ＭＩｓｔ ＭＢ２
． Ｍ、、 Ｍ、、、 Ｍｓ。 ・・・・・・Ｐｃｈトランジスタ、ＣＬｅ ”２．Ｃ３
＃ ”４＋ ”Ｂ”””容量。 第３図 −７４−
の一実施例の差動増幅回路を宮む分圧回路図、第３図は
第２図の実施例における定電圧回路の他の一例を示す回
路図である。 Ｒ１，Ｒ，、Ｒ，、Ｒ１，、Ｒ，２，Ｒ，、・・面抵抗
菓子、几１４ ｔ Ｒｉｌｌ ｔＲｌｔｓ・・・・・・
定電圧回路のバイアス抵抗、Ｍ□Ｍ２．Ｍ３゜Ｍｌｌ、
Ｍ７．Ｍａ、Ｍｌｏ、 Ｍｌｇ 、 Ｍｌｌ、 、 Ｍ
ｌｇ −・−−−−ｎｃｈ ）ランジスタｓ Ｍａ Ｍ
ｓ Ｍｓ Ｍｕ ＊ Ｍ、ｆｆｉ、 ＭＩｓｔ ＭＢ２
． Ｍ、、 Ｍ、、、 Ｍｓ。 ・・・・・・Ｐｃｈトランジスタ、ＣＬｅ ”２．Ｃ３
＃ ”４＋ ”Ｂ”””容量。 第３図 −７４−
Claims (1)
- 差動増幅段と反転増幅段とを有する差動増幅回路におい
て、差動増幅段からの出力を一導電型のトランジスタを
入力トランジスタとし、逆導電型のトランジスタを定電
流源とした前記反転増幅段を介して出力するようにし、
かつ上記定電流源と並列に他の電流源を接続したことを
特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7679884A JPS6035813A (ja) | 1984-04-17 | 1984-04-17 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7679884A JPS6035813A (ja) | 1984-04-17 | 1984-04-17 | 差動増幅回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1763580A Division JPS56115176A (en) | 1980-02-15 | 1980-02-15 | Voltage dividing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6035813A true JPS6035813A (ja) | 1985-02-23 |
Family
ID=13615661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7679884A Pending JPS6035813A (ja) | 1984-04-17 | 1984-04-17 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035813A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090498A (en) * | 1996-12-27 | 2000-07-18 | Tdk Corporation | Magnetoresistance effect element and magnetoresistance device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115176A (en) * | 1980-02-15 | 1981-09-10 | Nec Corp | Voltage dividing circuit |
-
1984
- 1984-04-17 JP JP7679884A patent/JPS6035813A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115176A (en) * | 1980-02-15 | 1981-09-10 | Nec Corp | Voltage dividing circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090498A (en) * | 1996-12-27 | 2000-07-18 | Tdk Corporation | Magnetoresistance effect element and magnetoresistance device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229341B1 (en) | Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal receiving method, signal transmitting/receiving method, semiconductor integrated circuit, and control method thereof | |
| JP3601815B2 (ja) | 電圧レベルシフタおよびディスプレイデバイス | |
| US4464587A (en) | Complementary IGFET Schmitt trigger logic circuit having a variable bias voltage logic gate section | |
| US4333020A (en) | MOS Latch circuit | |
| US3949242A (en) | Logical circuit for generating an output having three voltage levels | |
| US6028598A (en) | Liquid crystal driving power supply circuit | |
| US5455534A (en) | Semiconductor device for liquid crystal panel driving power supply | |
| US4158786A (en) | Display device driving voltage providing circuit | |
| JPH04143791A (ja) | 液晶表示器駆動電源回路 | |
| EP0195633B1 (en) | Semiconductor integrated circuit having load drive characteristics | |
| JP2009015286A (ja) | 画像表示装置及び駆動回路 | |
| JPH08195631A (ja) | センス増幅器 | |
| JP3491910B2 (ja) | 演算増幅器 | |
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| JPH0116051B2 (ja) | ||
| US6888444B1 (en) | Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal receiving method, signal transmitting/receiving method, semiconductor integrated circuit, and control method thereof | |
| EP0464468A2 (en) | Semiconductor memory device | |
| US5455531A (en) | Flip-flop circuit | |
| JPS6253824B2 (ja) | ||
| JP3508333B2 (ja) | 定電圧回路 | |
| JPH07301780A (ja) | Ｌｃｄ駆動電圧発生回路 | |
| JPS5924464B2 (ja) | 電子式表示装置 | |
| KR0135967B1 (ko) | 집적회로 | |
| JPH01202917A (ja) | スイッチング制御装置 | |
| JPH0152928B2 (ja) |