JPS6035855A - 多重伝送方式 - Google Patents
多重伝送方式Info
- Publication number
- JPS6035855A JPS6035855A JP14461983A JP14461983A JPS6035855A JP S6035855 A JPS6035855 A JP S6035855A JP 14461983 A JP14461983 A JP 14461983A JP 14461983 A JP14461983 A JP 14461983A JP S6035855 A JPS6035855 A JP S6035855A
- Authority
- JP
- Japan
- Prior art keywords
- point
- terminal
- channel
- transmission line
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、多重伝送方式に関し、特にループ制御機能端
末を接続するループ・ネツトリ−りに＆インド・ツー・
ポイント端末を収容した多重伝送方式に関するものであ
る。
末を接続するループ・ネツトリ−りに＆インド・ツー・
ポイント端末を収容した多重伝送方式に関するものであ
る。
従来、ｖＩ数端末を接続したループ状の伝送路に特殊パ
ターン（以下トークンと記す）を流し、このトークンを
獲得した端末が伝送路にデータを送信することができる
ようなループ伝送方式（以下トークン・リング）が提案
され、実用化されつつある。上記トークン・リングでは
、トークン制御を端末が行わなければならないため、ト
ークン制御機能を備えたパケット形態の端末（以下、パ
ケツ）端末と記す）しか接続できない。しかし、トーク
ン制御機能を具備しない端末、いわゆるｌイント・ツー
・ポイントで接続される端末（以下Ｐ−ｐ端末と記す）
を上記トークン・リングに収容できるようＫすれば、き
わめて効率のよいシステムが実現できる。
ターン（以下トークンと記す）を流し、このトークンを
獲得した端末が伝送路にデータを送信することができる
ようなループ伝送方式（以下トークン・リング）が提案
され、実用化されつつある。上記トークン・リングでは
、トークン制御を端末が行わなければならないため、ト
ークン制御機能を備えたパケット形態の端末（以下、パ
ケツ）端末と記す）しか接続できない。しかし、トーク
ン制御機能を具備しない端末、いわゆるｌイント・ツー
・ポイントで接続される端末（以下Ｐ−ｐ端末と記す）
を上記トークン・リングに収容できるようＫすれば、き
わめて効率のよいシステムが実現できる。
従来、パケット多重ループ・ネッシヮークＫＰ−Ｐ端末
を収容する場合、次のようＫして制御している。先ず、
伝送路上に一定長のフレームを流し、そのフレームを大
きくパケット多重チャネルとＰ−Ｐ端末用チャネルに分
ける。さらに、Ｐ−Ｐ端末用チャネルを、一定長の端末
対応の小さなチャネルに分ける。伝送路に接続される各
ノードは、パケット端＊からのデータをパケット多重チ
ャネルに乗せ、またｐ−ｐｍ末からのデータをＰ−Ｐ端
末用チャネル内の定められた端末対応の小さなチャネル
に乗せることにより、多重化機能を実現する。
を収容する場合、次のようＫして制御している。先ず、
伝送路上に一定長のフレームを流し、そのフレームを大
きくパケット多重チャネルとＰ−Ｐ端末用チャネルに分
ける。さらに、Ｐ−Ｐ端末用チャネルを、一定長の端末
対応の小さなチャネルに分ける。伝送路に接続される各
ノードは、パケット端＊からのデータをパケット多重チ
ャネルに乗せ、またｐ−ｐｍ末からのデータをＰ−Ｐ端
末用チャネル内の定められた端末対応の小さなチャネル
に乗せることにより、多重化機能を実現する。
このようｋして、各シードに多重化機能を持たせること
により、パケット多重ネットリークＫＰ−Ｐ端末を収容
することが可能であった。しかし、最近は、パケット多
重ネットツー・りのループ制御機能がＬＳＩ化され、端
末に内蔵されることが多くなってきた。このようなルー
プ制御機能端末内蔵形のパケット多重ネットワークＫＰ
−Ｐ端末を収容する場合には、各端末のループ制御機能
を改造しなければならない。しかし、そのループ制御機
能はＬＳＩ化されているため、改造はＦ！ｉ離であった
。
により、パケット多重ネットリークＫＰ−Ｐ端末を収容
することが可能であった。しかし、最近は、パケット多
重ネットツー・りのループ制御機能がＬＳＩ化され、端
末に内蔵されることが多くなってきた。このようなルー
プ制御機能端末内蔵形のパケット多重ネットワークＫＰ
−Ｐ端末を収容する場合には、各端末のループ制御機能
を改造しなければならない。しかし、そのループ制御機
能はＬＳＩ化されているため、改造はＦ！ｉ離であった
。
本発明の目的は、上記のような従来の問題を解決し、ル
ープ制御機能端末内蔵形のループ・ネットワークに１各
端末のループ制御機能を改造することなく、Ｐ−ＰＭ末
を収容することができる多重伝送方式を提供することｋ
ある。
ープ制御機能端末内蔵形のループ・ネットワークに１各
端末のループ制御機能を改造することなく、Ｐ−ＰＭ末
を収容することができる多重伝送方式を提供することｋ
ある。
上記目的を達成するため、本発明の多重伝送方式は、ル
ープ制御手段を内蔵する端末を接続したループ・ネット
ワークにおいて、ループ状の主伝送路上に１固定長の７
レームをあらかじめ定めた周期で伝送するフレーム同期
装置、および上記７レームをループ制御端末用チャネル
とポインＦ・ツー・ポイント端末用チャネルに分けて、
各チャネルの信号を上記ループ制御端末とポイント・ツ
ー・ポイント端末に分配する多重化装置を設けることに
特徴がある。
ープ制御手段を内蔵する端末を接続したループ・ネット
ワークにおいて、ループ状の主伝送路上に１固定長の７
レームをあらかじめ定めた周期で伝送するフレーム同期
装置、および上記７レームをループ制御端末用チャネル
とポインＦ・ツー・ポイント端末用チャネルに分けて、
各チャネルの信号を上記ループ制御端末とポイント・ツ
ー・ポイント端末に分配する多重化装置を設けることに
特徴がある。
以下、本発明の実施例を、図面により説明する。
第１図に、本発明を適用したループ・ネットワークの構
成例を示し、第２図に第１図の主伝送路上のアレーＡ構
成例を示す。
成例を示し、第２図に第１図の主伝送路上のアレーＡ構
成例を示す。
第１図において、１は主伝送路、２は多重化装置、３は
副伝送路、養はＰ−Ｐ端末＠線、６はループ制御機能内
蔵端末［Ｆ］、６はＰ−Ｐ端末■、１０はフレーム同期
装置である。多重化装置３およびフレーム同期装置１０
は、主伝送路ＩＫよってループ状に接続されている。主
伝送路１上には、第２図に示す７レームが、フレーム同
期装置１０により一定屑期丁、で流れている。
副伝送路、養はＰ−Ｐ端末＠線、６はループ制御機能内
蔵端末［Ｆ］、６はＰ−Ｐ端末■、１０はフレーム同期
装置である。多重化装置３およびフレーム同期装置１０
は、主伝送路ＩＫよってループ状に接続されている。主
伝送路１上には、第２図に示す７レームが、フレーム同
期装置１０により一定屑期丁、で流れている。
フレームは、第２図に示すように、同期パターン７、パ
ケット多重チャネル８および一般端末用チャネル９から
構成されている。そして、一般端末用チャネル９は、さ
らｋｌ１３１ｉ！対応の小チャネル１１に分けられてい
る。フレーム同期装置１０は、上記フレームを主伝送路
１上に一定眉期Ｔ１ で流す機能を備えている。
ケット多重チャネル８および一般端末用チャネル９から
構成されている。そして、一般端末用チャネル９は、さ
らｋｌ１３１ｉ！対応の小チャネル１１に分けられてい
る。フレーム同期装置１０は、上記フレームを主伝送路
１上に一定眉期Ｔ１ で流す機能を備えている。
第３図に、第１図のフレーム同期装置１０のプロッタ構
成例を示す。
成例を示す。
最初、フリップ・フリップ１９，２０は、リセット状Ｍ
Ｋある。先ず、同期パターン発生回路２４が動作して、
同期パターンを主伝送路１′に送信する。それと同時に
１同期パターンの一部がゲート制御信号として遅延回路
２８に入力し、遅延時間経過後にゲート２７を開く。
Ｋある。先ず、同期パターン発生回路２４が動作して、
同期パターンを主伝送路１′に送信する。それと同時に
１同期パターンの一部がゲート制御信号として遅延回路
２８に入力し、遅延時間経過後にゲート２７を開く。
ゲート２７が開くと、！−り発生回路２６からのマーク
信号が、タロツク発生器１３から供給されるクロックに
したがって主伝送路１’に送信される。また、同期パタ
ーンが送信されたとき、同期パターン検出回路ｌδがこ
れを検出してカウンタ１６を起動するので、カウンタ１
６はカシンＦを開始する。比較器１８は、カウンタ１６
のカウント値が１フレ一ム時間に相当する値になったか
否かを検出するため、常時、設定値とカウンタ出力を比
較している。１フレ一ム時間が経過すると、比較器１８
から検出出力が送出されるので、ゲート２７が閉じられ
、主伝送路１′へのマーク送信が中断される。
信号が、タロツク発生器１３から供給されるクロックに
したがって主伝送路１’に送信される。また、同期パタ
ーンが送信されたとき、同期パターン検出回路ｌδがこ
れを検出してカウンタ１６を起動するので、カウンタ１
６はカシンＦを開始する。比較器１８は、カウンタ１６
のカウント値が１フレ一ム時間に相当する値になったか
否かを検出するため、常時、設定値とカウンタ出力を比
較している。１フレ一ム時間が経過すると、比較器１８
から検出出力が送出されるので、ゲート２７が閉じられ
、主伝送路１′へのマーク送信が中断される。
最初に送信された同期パターンがループを１周して帰っ
てくると、主伝送路１から同期パターン検出回路１２に
入力されるので、ここで同期パターンが検出される。同
期パターン検出回路１２は、同期パターンを検出すると
、フリップ・７０ツブ１９をセットすると同時に１同期
パターンに続くデータｔ ＦＩＦＯ（Ｆｉｒ＋ｗｔ ｉ
ｎ Ｆｉｒｓｔ ｏｕｔ ）２９ Ｋ入力する。送信側
で１フレーム送信完了したときに１フレームの先頭の同
期パターンが帰って来ない場合には、７リツプ・７賛ツ
ブ１９がリセット状態のままであるため、７リツプ・７
賀ツブ２０もリセット状態を継続する。７リツプ・７田
ツブ２０がリセット状態のときには、リセット入力が同
期パターン発生回路２４に起動をか番するとともに１リ
セツ）出力がタロツクとともにアンド・ゲート２５を開
いてマーク発生回路２６に起動をかけるため、最初と同
じように、同期パターンおよびマーク信号が送信される
。
てくると、主伝送路１から同期パターン検出回路１２に
入力されるので、ここで同期パターンが検出される。同
期パターン検出回路１２は、同期パターンを検出すると
、フリップ・７０ツブ１９をセットすると同時に１同期
パターンに続くデータｔ ＦＩＦＯ（Ｆｉｒ＋ｗｔ ｉ
ｎ Ｆｉｒｓｔ ｏｕｔ ）２９ Ｋ入力する。送信側
で１フレーム送信完了したときに１フレームの先頭の同
期パターンが帰って来ない場合には、７リツプ・７賛ツ
ブ１９がリセット状態のままであるため、７リツプ・７
賀ツブ２０もリセット状態を継続する。７リツプ・７田
ツブ２０がリセット状態のときには、リセット入力が同
期パターン発生回路２４に起動をか番するとともに１リ
セツ）出力がタロツクとともにアンド・ゲート２５を開
いてマーク発生回路２６に起動をかけるため、最初と同
じように、同期パターンおよびマーク信号が送信される
。
もし、フレームの先頭の同期パターンが帰って来ている
場合には、フリップ・７１２ツブ１９がセットされてい
るので、７リツプ・７０ツブ１９のセット出力と比較器
１８の出力とでアンド・ゲート２１を開き、７リツプ・
７ｐツブ２０をセットする。７リツプ・プロップ２０が
セットされると、セット出力とりｐツクとでアンド・ゲ
ート３０を問いて、ＰＩＦ０２９に起動をかけることｋ
より、ＦＩＦＯ２９からデータを主伝送路１′に送信す
る。
場合には、フリップ・７１２ツブ１９がセットされてい
るので、７リツプ・７０ツブ１９のセット出力と比較器
１８の出力とでアンド・ゲート２１を開き、７リツプ・
７ｐツブ２０をセットする。７リツプ・プロップ２０が
セットされると、セット出力とりｐツクとでアンド・ゲ
ート３０を問いて、ＰＩＦ０２９に起動をかけることｋ
より、ＦＩＦＯ２９からデータを主伝送路１′に送信す
る。
なお、同期パターンが受信されたとき、同期パターン検
出回路１２がこれを検出してカウンタ１４を起動するの
で、カウンタ１４はカウンシを開始する。比較器１７は
、比較器１８と同じように、カウンタ１４のカウント値
が１フレ一ム時間に相当する値になったことを検出する
ため、常時、設定値とカウンタ出力とを比較する。１フ
レ一ム時間が経過すると、比較器１７から検出出力が送
出されてフリップ・フロップ１９をリセットする。
出回路１２がこれを検出してカウンタ１４を起動するの
で、カウンタ１４はカウンシを開始する。比較器１７は
、比較器１８と同じように、カウンタ１４のカウント値
が１フレ一ム時間に相当する値になったことを検出する
ため、常時、設定値とカウンタ出力とを比較する。１フ
レ一ム時間が経過すると、比較器１７から検出出力が送
出されてフリップ・フロップ１９をリセットする。
７リツプ・フロップ１９がリセットすると、９セツト出
力と比較器１８の出力とでアンド・ゲー）２２を開き、
７リツプ・フリップ２０をリセットする。
力と比較器１８の出力とでアンド・ゲー）２２を開き、
７リツプ・フリップ２０をリセットする。
このような７レ一ム同期装置ｌＯの動作により、主伝送
路１上にフレームを一定周期Ｔ、で流すことができる。
路１上にフレームを一定周期Ｔ、で流すことができる。
第４図に１第１５Ａの多重化装置２の構成例を示す。
多重化装置２は、ループ状の主伝送路１上の各ノード位
置に設定され、次の機能を具備している。
置に設定され、次の機能を具備している。
中主伝送路１を流れるフレームのうち、パケット多重チ
ャネルの信号を副伝送路３に流す機能、（ｌ）副伝送路
３からの信号を、パケット多重チャネルに乗せる機能、
＠フレームのＰ−Ｐ端末用チャネルの端未対応小チャネ
ル（多重化装置２に接続されたＰ−Ｐ端末に対応したチ
ャネル）のデータをＰ−Ｐ端末６に送る機能、ＩｌψＰ
−ＰＭＭｏ２らのデータを対応する端未対応小チャネル
に乗せる機能、Ｍ主伝送路ｌと副伝送路３とＰ−Ｐ端末
＠線昼との送度調整機能を有している。
ャネルの信号を副伝送路３に流す機能、（ｌ）副伝送路
３からの信号を、パケット多重チャネルに乗せる機能、
＠フレームのＰ−Ｐ端末用チャネルの端未対応小チャネ
ル（多重化装置２に接続されたＰ−Ｐ端末に対応したチ
ャネル）のデータをＰ−Ｐ端末６に送る機能、ＩｌψＰ
−ＰＭＭｏ２らのデータを対応する端未対応小チャネル
に乗せる機能、Ｍ主伝送路ｌと副伝送路３とＰ−Ｐ端末
＠線昼との送度調整機能を有している。
先ず、上記（１）、 （ｉｔ）Ｋついて述べる。
クロック抽出回路３４は、主伝送路１上の信号からクロ
ックを抽出する。このクロックは、多重化装置２の動作
の基本となるクロックである。
ックを抽出する。このクロックは、多重化装置２の動作
の基本となるクロックである。
同期検出回路３１により主伝送路１上の信号中から同期
パターンが検出されると、フリップ・プロップ３６がセ
ッシされる。７リツプ・フリップ３６がセットされてい
る間は、セット出力でアンド・ゲート３７が開いて、タ
ロツタをＦＩＦＯ４７゜４８に供給するので、主伝送路
ｌの信号がＰＩＦ０４８に入力され、またＦＩＦＯ４７
の信号が主伝送路１／に送出される。ＰＩＦＯ４８の信
号は、スイッチ４９がオンの場合には、副伝送路３の伝
送速度で副伝送路３に流れ、−周してＰＩＦ０４７に入
る。
パターンが検出されると、フリップ・プロップ３６がセ
ッシされる。７リツプ・フリップ３６がセットされてい
る間は、セット出力でアンド・ゲート３７が開いて、タ
ロツタをＦＩＦＯ４７゜４８に供給するので、主伝送路
ｌの信号がＰＩＦ０４８に入力され、またＦＩＦＯ４７
の信号が主伝送路１／に送出される。ＰＩＦＯ４８の信
号は、スイッチ４９がオンの場合には、副伝送路３の伝
送速度で副伝送路３に流れ、−周してＰＩＦ０４７に入
る。
また、スイッチ４９がオフの場合には、副伝送路３を経
由しないで、直接ＰＩＦ０４γに入る。スイッチ４９は
、副伝送路３に障害があった場合、またはパケット端末
すの電源がオフの場合にオフにされる。なお、障害は、
副伝送路３上のタイミング信号を監視することにより、
あるいはその他の方法により検出される。
由しないで、直接ＰＩＦ０４γに入る。スイッチ４９は
、副伝送路３に障害があった場合、またはパケット端末
すの電源がオフの場合にオフにされる。なお、障害は、
副伝送路３上のタイミング信号を監視することにより、
あるいはその他の方法により検出される。
上記スイッチ４９を設けることＫよって、ループ・ネッ
トワークを多重化装置２に接続できるようにしており、
これは構成上重要な点となっている。
トワークを多重化装置２に接続できるようにしており、
これは構成上重要な点となっている。
クロック抽出回路３４からのクロックをもとＫして、カ
ウンタ３５がパケット多重用チャネルの長さ分だけカウ
ントすると、フリップ・フロップ３６に対し制御信号を
出力して、これをリセットさせる。フリップ・フロップ
３６がリセットすると、ＦＩＦＯ４’ｒ、４８に主伝送
路側ノクロツクカ供給されないため、主伝送路１．］／
、！＝ＦＩＦＯ４７゜４８との間の信号の授受は停止さ
れる。なお、副伝送路側のクロックは、常時、分周器４
２から供給されている。
ウンタ３５がパケット多重用チャネルの長さ分だけカウ
ントすると、フリップ・フロップ３６に対し制御信号を
出力して、これをリセットさせる。フリップ・フロップ
３６がリセットすると、ＦＩＦＯ４’ｒ、４８に主伝送
路側ノクロツクカ供給されないため、主伝送路１．］／
、！＝ＦＩＦＯ４７゜４８との間の信号の授受は停止さ
れる。なお、副伝送路側のクロックは、常時、分周器４
２から供給されている。
ＦＩＦＯ４７から出力された信号は、主伝送路１／に送
出されるが、そのとぎ、入力信号の同期検出時に同期パ
ターン発生回路３２によって作成された同期パターンを
先ず送出し、その直後に上記ＦＩＦＯ４７からの信号が
送出されるように、遅延回路３３で調整する。遅延回路
３３は、クロック抽出回路３４からのクロックにより調
整される。
出されるが、そのとぎ、入力信号の同期検出時に同期パ
ターン発生回路３２によって作成された同期パターンを
先ず送出し、その直後に上記ＦＩＦＯ４７からの信号が
送出されるように、遅延回路３３で調整する。遅延回路
３３は、クロック抽出回路３４からのクロックにより調
整される。
次に、上記（ｉｉＤ 、 （ＩＶ）の機能について述べ
る。
る。
チャネル・レジスタ３９には、多重化装置２に接続され
たＰ−Ｐ端末６が使用する小チャネルの番号が入ってい
る。一方、カウンタ３５は、前述のように、パケット多
重用チャネル８の長さをカウントして、７リツプ・フロ
ップ３６をリセットした後、Ｐ−Ｐ端末用チャネル内の
対応小チャネルをカウントして、そのカウント値を比較
器４０に出力する。比較器４０は、カウンタ３５のカウ
ント値とチャネル・レジスタ３９の値とを比較し、主伝
送路１．ヒを当該チャネルが流れていることを検出する
と、ゲート４４およびゲート４３を開く。
たＰ−Ｐ端末６が使用する小チャネルの番号が入ってい
る。一方、カウンタ３５は、前述のように、パケット多
重用チャネル８の長さをカウントして、７リツプ・フロ
ップ３６をリセットした後、Ｐ−Ｐ端末用チャネル内の
対応小チャネルをカウントして、そのカウント値を比較
器４０に出力する。比較器４０は、カウンタ３５のカウ
ント値とチャネル・レジスタ３９の値とを比較し、主伝
送路１．ヒを当該チャネルが流れていることを検出する
と、ゲート４４およびゲート４３を開く。
ゲート４４が開かれると、主伝送路１上の信号がバッフ
ァ４６に入力される。バッファ４６の信号は、Ｐ−Ｐ端
末回［４を通して一般端末６に送られる。Ｐ−Ｐ端末６
の信号は、回線４を通じてバｕ、ｖ ソファ４５に入力され、ゲート４３が開いていると、主
伝送路１′に送出される。ゲー）４３．４４は、カウン
タ３５とチャネル・レジスタ３９の値が一致したときの
み開かれるので、この多重化装置！ｔ２に接続されてい
る端末６に対応する小チャネルのみをアクセスすること
ができる。なお、Ｐ−Ｐ端末回線４側のクロックは、常
時、分周器４１から供給されている。
ァ４６に入力される。バッファ４６の信号は、Ｐ−Ｐ端
末回［４を通して一般端末６に送られる。Ｐ−Ｐ端末６
の信号は、回線４を通じてバｕ、ｖ ソファ４５に入力され、ゲート４３が開いていると、主
伝送路１′に送出される。ゲー）４３．４４は、カウン
タ３５とチャネル・レジスタ３９の値が一致したときの
み開かれるので、この多重化装置！ｔ２に接続されてい
る端末６に対応する小チャネルのみをアクセスすること
ができる。なお、Ｐ−Ｐ端末回線４側のクロックは、常
時、分周器４１から供給されている。
このように、第３図のフレーム同期装置１０と第４図の
多重化装置２を用いることによって、パケット多重のル
ープ・ネットワークに１ポイント・ツー・ポイントで通
信を行う端末６を従来装置を改造することなしに接続す
ることができる。
多重化装置２を用いることによって、パケット多重のル
ープ・ネットワークに１ポイント・ツー・ポイントで通
信を行う端末６を従来装置を改造することなしに接続す
ることができる。
なお、実施例では、パケット多重ループ・ネットワーク
に適用する場合を述べたが、本発明はパケット多重に限
定されるものではない。すなわち、副伝送路に接続され
るループ制御装置は、どのような信号をループ伝送路に
流す方式でもよい。
に適用する場合を述べたが、本発明はパケット多重に限
定されるものではない。すなわち、副伝送路に接続され
るループ制御装置は、どのような信号をループ伝送路に
流す方式でもよい。
以上説明したように、本発明によれば、バケツα２
ト多重方式等のループ・ネットワークにポイント・ツー
・ポイントで通信を行う端末を収容でき、その際に従来
装置を改造する必要がないので、ループ制御機能が端末
に内蔵され、ＬＳＩ化されてし）る場合にきわめて有効
である。したがって、例えば、パケット多重ループ・ネ
ツ）１７−りに適用すれば、パケット形態端末とＰ−Ｐ
端末が同時に接続可能なループ・ネットワークを簡単に
構成できる。
・ポイントで通信を行う端末を収容でき、その際に従来
装置を改造する必要がないので、ループ制御機能が端末
に内蔵され、ＬＳＩ化されてし）る場合にきわめて有効
である。したがって、例えば、パケット多重ループ・ネ
ツ）１７−りに適用すれば、パケット形態端末とＰ−Ｐ
端末が同時に接続可能なループ・ネットワークを簡単に
構成できる。
第１図は本発明の実施例を示すループ・ネットワークの
構成図、第２図は第１＠の主伝送路上を流れるフレーム
の構成図、第３図は第１図のフレーム同期装置のブロッ
ク構成図、第４図は第１図の多重化装置のプロッタ構成
図である。 ＩＩ主伝送路、２：多重化装置、３；副伝送路、４：Ｐ
−Ｐ端末回線、５：ループ制御機能内蔵端末、６＋ポイ
ント・ツー・ポイント接続端末、１０：フレーム同期装
置、１４．１６．３５ ｆカウンタ、１７、１８．４０
：比較器、１９，２０，３６ ： フロップ・７０ツ
ブ、２９，４７．４８ ｊＦＩＦＯＳ４５，４６ ＋
バッファ、２７．４３．４４ ＋ゲート、１２．１５．
３１ ：同期検出回路、２８．３８ ：遅延回路。 αυ 第１図
構成図、第２図は第１＠の主伝送路上を流れるフレーム
の構成図、第３図は第１図のフレーム同期装置のブロッ
ク構成図、第４図は第１図の多重化装置のプロッタ構成
図である。 ＩＩ主伝送路、２：多重化装置、３；副伝送路、４：Ｐ
−Ｐ端末回線、５：ループ制御機能内蔵端末、６＋ポイ
ント・ツー・ポイント接続端末、１０：フレーム同期装
置、１４．１６．３５ ｆカウンタ、１７、１８．４０
：比較器、１９，２０，３６ ： フロップ・７０ツ
ブ、２９，４７．４８ ｊＦＩＦＯＳ４５，４６ ＋
バッファ、２７．４３．４４ ＋ゲート、１２．１５．
３１ ：同期検出回路、２８．３８ ：遅延回路。 αυ 第１図
Claims (1)
- 【特許請求の範囲】 ■ループ制御手段を内蔵する端末を接続したループ・ネ
ットワークにおいて、ループ状の主伝送路上に、固定長
のフレームをあらかじめ定めた周期で伝送する７レ一＾
同期装置、および上記フレームを上記端末用チャネルと
ポイント・ツー・電インド端末用チャネルに分けて、各
チャネルの信号を上記ループ制御端末が接続される副伝
送路とポイント・ツー・ポインＦ接続端末が接続される
副伝送路に分配する多重化装置を設けることを特徴とす
る多重伝送方式。 ■前記フレームのポイント・ツー・ポイント端末用チャ
ネルは、ざらにポイント・ツー・ポイン）端末対応の小
チャネ１ｖＫ分けられることを特徴とする特許請求の範
囲第１項記載の多重伝送方式。 に）前記多重化装置は、１伝送路を介してループ制御端
末に接続され、副伝送路が障害等のとき該副伝送路を切
り離すためのスイッチを設けたことを特徴とする特許請
求の範囲第１項記載の多重伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14461983A JPS6035855A (ja) | 1983-08-08 | 1983-08-08 | 多重伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14461983A JPS6035855A (ja) | 1983-08-08 | 1983-08-08 | 多重伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6035855A true JPS6035855A (ja) | 1985-02-23 |
Family
ID=15366244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14461983A Pending JPS6035855A (ja) | 1983-08-08 | 1983-08-08 | 多重伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035855A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260253A (ja) * | 1990-10-01 | 1992-09-16 | American Teleph & Telegr Co <Att> | データ通信システム |
-
1983
- 1983-08-08 JP JP14461983A patent/JPS6035855A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260253A (ja) * | 1990-10-01 | 1992-09-16 | American Teleph & Telegr Co <Att> | データ通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5535193A (en) | Multiport analyzing with time stamp synchronizing | |
| US5590116A (en) | Multiport analyzing, time stamp synchronizing and parallel communicating | |
| CA2041222C (en) | Pulse width modulated self-clocking and self-synchronizing data transmission telephonic switching system | |
| US5247518A (en) | High-speed ring lan system | |
| US4383314A (en) | Circular access linkage loop configuration for system communication | |
| EP0203971A1 (en) | SIGNALING OF INACTIVITY PERIOD IN A PACKET SWITCHING SYSTEM. | |
| US4943959A (en) | Data packet switching | |
| US3588707A (en) | Variable delay circuit | |
| US5163092A (en) | Parallel scrambler used in sonet data transmission | |
| EP0726664A2 (en) | Multiport analyzing time stamp synchronizing and parallel communicating | |
| GB1445163A (en) | Variable-rate data-signal receiver | |
| US5185799A (en) | Parallel scrambler used in SONET data transmission | |
| Widmer et al. | Single-chip 4/spl times/500-MBd CMOS transceiver | |
| EP0263377A2 (en) | High-speed pulse swallower | |
| GB2198012A (en) | Clock signal multiplexers | |
| JPS6035855A (ja) | 多重伝送方式 | |
| US6826187B1 (en) | Interfacing between a physical layer and a bus | |
| EP0227145B1 (en) | Supervision circuit for a non-encoded binary bit stream | |
| JPS59103424A (ja) | 直列−並列デ−タ変換回路 | |
| GB2336074A (en) | Phase alignment of data in high speed parallel data buses using a multi-phase low frequency sampling clock | |
| US5579320A (en) | Channel unit transmission for removing false data bits in adjacent unterminated channel slots for D4 and SLC-96 channel banks | |
| CA2006452C (en) | Digital exchange and its control method | |
| US4905236A (en) | Circuit arrangement for designational reading of information of a bit group oriented, continuous information stream at an ISDN-oriented interface | |
| JPH0834457B2 (ja) | 同期式伝送システムの受信カウンタ位相同期回路 | |
| JPH02262739A (ja) | 双方向リンクを介して情報を伝送する方法と、この方法を実施するための装置 |