JPS6036134B2 - 電流供給回路 - Google Patents

Description

【発明の詳細な説明】 本発明は微弱電流消費負荷回路用に適した電流供聯合回
路に関する。

従来、絶縁ゲート電界効果型トランジスター（以下ＭＯ
ＳＦＥＴと呼ぶ）のゲート電圧を変化させて負荷回路に
所望のドレィン電流を供給する電流供給回路はゲート電
圧を変化させる手段としてゲートに直列接続した二つの
抵抗の比を変化させる方法が用いられていた。

即ち、第１図に示すように抵抗Ｒ２によりＭＯＳＦＥＴ
２のゲート電圧を変化させて、ドレィン電流ｌｏ′を所
望の値に設定する方法である。第２図はＭＯＳＦＥＴ２
のＶ′Ｇｓ−ｌｏ′特性を示す図である。しかしながら
、第３図に示したＭＯＳＦＥＴ２のＶｏｏ−Ｖ′Ｇｓ特
性からわかるようにＲ２の値が大きい程電源電圧Ｖｏｏ
の低下に対してＶＧｓはいち早く閥値電圧ＶＴＨに達し
てしまい、結局ドレィン電流１。′を流すことが不可能
となる。従ってドレィン電流ｌｏ′の供給可能な電源電
圧範囲はドレィン電流ｌｏ′に大きく左右されていた。
本発明の目的は、ドレィン電流の供給可能な電源電圧範
囲が広い電流供給回路を提供することである。

次に本発明を図面を参照して説明する。

第４図及び第５図は本発明の原理説明図で、電流源とし
てｐ及びｎチャネルＭＯＳＦＥＴを使用した電流供給回
路を示す。

以下第４図を基にして説明する。この回路は従来回路に
おいてＭＯＳＦＥＴ２のゲート・ソース間電圧Ｖ′Ｇｓ
を決定していた抵抗Ｒ，の代わりにｐチャネルＭＯＳＦ
ＥＴ４を用いてそのソース・ドレィン間電圧ＶｏｓをＭ
ＯＳＦＥＴ２のＶ′Ｇｓとしものであり、ＭＯＳＦＥＴ
４の各部電圧間にはという関係が成立する。

今、電源電圧ＶＤ。

が低下したとすると、これは、ＭＯＳＦＥＴ４のゲート
・ソース間電圧ＶＧｓの抵下を示すものであるから、Ｍ
ＯＳＦＥＴのＶｃｓ−ｌｏｏ特性から明らかなように、
ＭＯＳＦＥＴ４のドレィン電流１。。は減少する。した
がって、見かけ上ＭＯＳＦＥＴ４のドレィン・ソース間
抵抗が増大した結果となり、ＭＯＳＦＥＴ４の抵抗Ｒ２
との接続点電位の電源Ｖ血から見た電位、つまりＭＯＳ
ＦＥＴ２のゲート電位は低くなる。

その減少程度は、ＭＯＳＦＥＴ４の袴生と抵抗Ｒ２とに
依存する。一方、ＭＯＳＦＥＴ２においては、電源Ｖｏ
ｏの低下によりそのソース電位の低下を受ける。しかし
ながら、ＭＯＳＦＥＴ２のゲート電位も前述のように低
下している。電源Ｖｏｏが上昇すると、ＭＯＳＦＥＴ４
のＶＧｓが増大してそのドレィン・ソース間抵抗が減少
して、ＶＧは増加する。ＭＯＳＦＥＴ２ではそのソース
電位が増加している。

したがって、ＭＯＳＦＥＴ２および４の特性と抵抗Ｒ２
の抵抗値とを調整することによりＭＯＳＦＥＴ２のＩＶ
ｃｓ ｌはＶＤＤ減少と共に直線的に減少していくとい
う特性を示さずに、電源ＶＤｏの変化に対してＭＯＳＦ
ＥＴ２のＶ′Ｇｓは比較的安定化され、この結果、Ｖｃ
ｓが閥値電圧ＶＴＨまで減少すると電源電圧Ｖｏｏの範
囲、即ちＭＯＳＦＥＴ２のドレィン電流ｌｏ′の供給可
能な電源電圧範囲は広くなり、負荷３への供給電流も安
定化される。

第６図はＭＯＳＦＥＴ２の実験で求めたＶｏｏ−Ｖｃｓ
特性を示す図で上記した現象が如実に示されており、し
かも抵抗Ｒ２の値にか〉わらず則ち負荷３へのドレィン
電流に値にか）わらず、ドレィン電流の供給可能な電源
電圧範囲は一定で、従来より広くなっていることがわか
る。更には、最初に設定したＩＶ′Ｇｓｌが同じであれ
ば従来回路と比較して電源電圧ＶｏＤが低下してＭＯＳ
ＦＥＴ２が飽和状態になってもＩＶＧｓｌの値はいずれ
の点をとってみても大きくなっているため、ｌｏ′：Ｋ
（ＶＧｓ−Ｖ…）２で表わされるドレィン電流は従来に
比較して著しく大きい。例えば、ＶＤｏ＝５〔Ｖ〕でＶ
′Ｇｓを−２．６７〔Ｖ〕に設定した場合、Ｖｏｏが３
〔Ｖ〕まで低下した状態では各々のＶＧｓが−１．６〔
Ｖ〕及び−２．５〔Ｖ〕であるから前記の式に代入して
それぞれの比をとると、彰土｛三毛宅圭一定帯｝羊≠・
・ｏ （但し、ＶＴＨ＝−１．５〔Ｖ〕）となり、従来回路に
比して、１１０倍ものドレィン電流を負荷に供給するこ
とができる。

このように本発明の回路はドレィン電流の供給可能な電
源電圧範囲が広がるばかりでなく、電源電圧が低下して
も従釆回路に比して著しく大きなドレィン電流を負荷に
供給することが可能となる。

第７図及び第８図は発光ダイオードのドライブ用として
電流源にｐチャネル及びｎチャネルＭＯＳＦＥＴを用い
た本発明の一実施例を示す図で、集積回路用に消費電力
の低減化をはかったものである。

第７図において、１は電源端子、１１は信号入力端子で
ある。

最初Ｒ２を調整してＭＯＳＦＥＴ４のソース・ドレイン
電圧を、即ちＭＯＳＦＥＴ２，２及び２″のドレィン電
流を決定した後、入力端子１１に“Ｈ”レベルの信号を
入力するとインバーターゲート９の出力によりＭＯＳＦ
ＥＴ４が導通し、その結果ＭＯＳＦＥＴ４のソース・ド
レィン電圧がインバーターゲート１０を介してＭＯＳＦ
ＥＴ２，２′及び２″のゲートに印加され、それぞれの
ドレィンから発光ダイオード８，８′及び８″に電流が
供給される。第８図の場合も第７図と全く同様に端子１
は電源端子、１１は信号入力端子である。いま、信号入
力端子１１に“Ｈ”レベルの信号を入力すると、ゲート
１２の出力信号によりＭＯＳＦＥＴ５が導通し、その結
果ＭＯＳＦＥＴ５のソース・ドレィソ電圧がインバータ
ーゲート１３及び１４を通してＭＯＳＦＥＴ６，６′及
び６″のゲートに印加され、発光ダイオード８，８′及
び８″にドレィン電流が供給される。これら二つの回路
は負荷に電流を供給する必要がない場合には、入力信号
を“Ｌ”レベルにしておけば電流源となるＭＯＳＦＥＴ
は非導適状態になって消費電力を低減することができる
ため、カメラのシャッタースピードディジタル表示やィ
ジタル時計には最適である。このように本発明は抵抗が
直列接続されたＭＯＳＦＥＴのソース・ドレィン電圧を
電流源ＭＯＳＦＥＴのゲート電圧とすることにより、ド
レィン電流の供給可能な電源電圧範囲の広い電流供給回
路を提供するものとして極めて有効である。

【図面の簡単な説明】

第１図及び第２図と第３図は、それぞれ従来回路例、Ｍ
ＯＳＦＥＴのＶＧｓ−ｌｏ特性及び第１図のＶｏｏ−Ｖ
Ｇｓ特性を示す図、第４図及び第５図と第６図はそれぞ
れｐチャネル及びｎチャネルＭＯＳＦＥＴを使用した本
発明の原理説明図と第４図のＶ。 Ｄ−Ｖｃｓ特性を示す図、第７図及び第８図は本発明の
一実施例を示す図である。図において１・・・・・・電
源端子、２，２′，２″，４・・・・・・ｐチャンネル
ＭＯＳＦＥＴ、３，７・・・・・・負荷、５，６，６′
，６″・・・・・・ｎチヤネルＭＯＳＦＥＴ、８，８′
，８″・・・・・・発光ダイオード、９，１０，１３，
１４…・・・インバーターゲート、１２・・・・・・ゲ
ート。 第１図第２図 第３図 髪４図 繁Ｓ図 葵ら図 第７図 菱８図

Claims (1)

【特許請求の範囲】
1. １ 一端が第１の電源供給端子に接続された負荷と、こ
   の負荷の他端の第２の電源供給端子との間に接続された
   第１のＦＥＴと、一端が前記第１の電源供給端子に接続
   された抵抗性素子と、この抵抗性素子の他端と前記第２
   の電源供給端子との間に接続された第２のＦＥＴと、入
   力信号が供給される入力端子および前記第１のＦＥＴの
   ゲートに接続された出力端子を有し、前記抵抗性素子の
   前記他端と前記第２の電源供給端子との間に接続された
   駆動回路であつて、前記入力信号が第１の信号レベルの
   ときは前記抵抗性素子の前記他端の電位を選択して出力
   し、前記入力信号が第２の信号レベルのときは前記第２
   の電源供給端子の電位を選択して出力する駆動回路と、
   前記入力信号が少なくとも前記第１の信号レベルのとき
   に前記第２のＦＥＴを導通状態とする手段とを有し、前
   記第１のＦＥＴは前記駆動回路から出力された前記抵抗
   性素子の他端の電位によつて導通状態となり、前記負荷
   に電流を供給することを特徴とする電流供給回路。