JPS603674Y2 - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JPS603674Y2 JPS603674Y2 JP18479379U JP18479379U JPS603674Y2 JP S603674 Y2 JPS603674 Y2 JP S603674Y2 JP 18479379 U JP18479379 U JP 18479379U JP 18479379 U JP18479379 U JP 18479379U JP S603674 Y2 JPS603674 Y2 JP S603674Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- transistor
- output
- changes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
本考案は安定化電源回路に関する。
各電気機器に使用される電圧としては通常１２Ｖまたは
９Ｖが多く用いられるが、それ以外に論理汎用ＩＣの仕
様が５Ｖのために５Ｖ電源が必要になる場合が多い。
９Ｖが多く用いられるが、それ以外に論理汎用ＩＣの仕
様が５Ｖのために５Ｖ電源が必要になる場合が多い。
９Ｖや１２Ｖの電源から通常のシリーズレギュレーター
で５Ｖに降下させる場合は、１２Ｖの場合では１２−５
＝７Ｖ分をレギュレーターで消費させるために効率が悪
化すると同時に発熱が生じ、放熱板等が必要になってく
る。
で５Ｖに降下させる場合は、１２Ｖの場合では１２−５
＝７Ｖ分をレギュレーターで消費させるために効率が悪
化すると同時に発熱が生じ、放熱板等が必要になってく
る。
これらの効率を上げることは、第１図に示すようなパル
スレギュレーターを用いることにより可能になる。
スレギュレーターを用いることにより可能になる。
第１図にそのブロック図を示す。
１は約３ＱＫＨｚの基準発振器、２は況アンプ４の出力
によりデユーティが可変されるモノマルチバイブレータ
であす、該モノマルチバイブレータ２の出力は抵抗ｒ１
□を介してトランジスタＱ２に印加され、出力トランジ
スタＱ□を駆動し、トランジスタＱ□のパルス出力はダ
イオードＤ１、インダクタンスＬ０、コンデンサＣ８に
より整流され、比較器３に印加され、にアンプ４を介し
て閉ループを構威し、パルスレギュレーターを構威する
。
によりデユーティが可変されるモノマルチバイブレータ
であす、該モノマルチバイブレータ２の出力は抵抗ｒ１
□を介してトランジスタＱ２に印加され、出力トランジ
スタＱ□を駆動し、トランジスタＱ□のパルス出力はダ
イオードＤ１、インダクタンスＬ０、コンデンサＣ８に
より整流され、比較器３に印加され、にアンプ４を介し
て閉ループを構威し、パルスレギュレーターを構威する
。
上記構成は電源の効率の点では問題ないが、回路が複雑
になるという欠点を有している。
になるという欠点を有している。
また回路の簡素化を計るために第２図に示すような安定
化電源回路も最近使用されて来た。
化電源回路も最近使用されて来た。
これは電源電圧に例えば１２Ｖの安定化電源を用い、デ
ユーティの一定例えば（４０〜５０％）の発振器５を用
いることにより、トランジスタＱ１□を介して出力トラ
ンジスタＱｉｌを駆動し、Ｄ□、Ｌｏ、Ｃ０で整流する
ことにより、５Ｖの出力を得るようにしている。
ユーティの一定例えば（４０〜５０％）の発振器５を用
いることにより、トランジスタＱ１□を介して出力トラ
ンジスタＱｉｌを駆動し、Ｄ□、Ｌｏ、Ｃ０で整流する
ことにより、５Ｖの出力を得るようにしている。
第２図の具体回路例を第３図に示す。トランジスタＱ１
３．Ｑ□４で非安定マルチバイブレータを構威し、トラ
ンジスタＱ□３が導通する期間で出力トランジスタＱ□
のベース電流を抵抗ｒ１３を通して流すことにより出力
トランジスタＱ１□をＯＮさせる。
３．Ｑ□４で非安定マルチバイブレータを構威し、トラ
ンジスタＱ□３が導通する期間で出力トランジスタＱ□
のベース電流を抵抗ｒ１３を通して流すことにより出力
トランジスタＱ１□をＯＮさせる。
これにより電源電圧が一定の場合は、負荷が大きく変化
しない限り、５Ｖの出力が安定的に効率よく得られる。
しない限り、５Ｖの出力が安定的に効率よく得られる。
しかるに当然であるが電源電圧が変化すると第９図のＡ
曲線で示すように変化する。
曲線で示すように変化する。
本考案はフィードバックループなしの第２図に示すよう
な簡易構成でありながら電源電圧の変動に対しても出力
電圧の変化を非常に少なくした安定化電源回路を提供す
るものである。
な簡易構成でありながら電源電圧の変動に対しても出力
電圧の変化を非常に少なくした安定化電源回路を提供す
るものである。
本考案は、一方のトランジスタのベース電圧およびコレ
クタ電圧を、抵抗とツェナーダイオード・により電源電
圧の変化に対して一定電圧になるように定電圧化し、電
源電圧の変化に対して各トランジスタによるオン・オフ
のデユーティを変化する非安定発振器を設け、電源電圧
に接続されパルスアンプを前記発振器により駆動し、前
記パルスアンプ出力を整流して安定化出力電圧を得るよ
うにしたものである。
クタ電圧を、抵抗とツェナーダイオード・により電源電
圧の変化に対して一定電圧になるように定電圧化し、電
源電圧の変化に対して各トランジスタによるオン・オフ
のデユーティを変化する非安定発振器を設け、電源電圧
に接続されパルスアンプを前記発振器により駆動し、前
記パルスアンプ出力を整流して安定化出力電圧を得るよ
うにしたものである。
以下本考案の一実施例を図面に基づいて説明する。
先づ本考案の原理を説明する。第４図Ａは通常の非安定
発振器を示し、第４図ＢはトランジスタＱ３のコレクタ
波形を示す。
発振器を示し、第４図ＢはトランジスタＱ３のコレクタ
波形を示す。
ｔｌはトランジスタＱ３のカットオフ期間、ｔ２はその
導通期間であり、一般には、ｔｉ””００−７Ｒ１Ｃｉ
ｔ２＊０−７Ｒ２Ｃ２で示される。
導通期間であり、一般には、ｔｉ””００−７Ｒ１Ｃｉ
ｔ２＊０−７Ｒ２Ｃ２で示される。
十うンジスタが正常に動作する範囲ではｔ□・ｔ２の値
は電源電圧Ｖｃｃの値が変化してもほとんど変化しない
。
は電源電圧Ｖｃｃの値が変化してもほとんど変化しない
。
しかるに、第５図Ａに示すように非安定発振器の一方の
トランジスタ例えばＱ３のベース電圧を抵抗Ｒ６とツェ
ナーダイオードＤ２により定電圧化することにより、ｔ
ｌの期間は電源電圧ＥＶＣＣにより変化することになる
。
トランジスタ例えばＱ３のベース電圧を抵抗Ｒ６とツェ
ナーダイオードＤ２により定電圧化することにより、ｔ
ｌの期間は電源電圧ＥＶＣＣにより変化することになる
。
第５図ＢはＶｃｃが１２Ｖでツェナー電圧が６■の場合
を示す。
を示す。
トランジスタＱ４がＯＮした瞬間コンデンサＣ１にはＶ
ｃｃの電位で充電されていたため、トランジスタＱ３の
ベースには−Ｖｃｃの電位が印加され、ＲＩＣｌの時定
数で示す傾斜で充電され、ベース電位が正電位になった
瞬間（実際には約＋０．６〜０．７Ｖ）にトランジスタ
Ｑ３が導通する。
ｃｃの電位で充電されていたため、トランジスタＱ３の
ベースには−Ｖｃｃの電位が印加され、ＲＩＣｌの時定
数で示す傾斜で充電され、ベース電位が正電位になった
瞬間（実際には約＋０．６〜０．７Ｖ）にトランジスタ
Ｑ３が導通する。
従って図に示すｔｌがトランジスタＱ３のカットオフ期
間に対応する。
間に対応する。
いまＶｃｃが第５図Ｃに示すように小さくなると、ｔｌ
は小さくなり、またＶｃｃが第５図りに示すように大き
くなると、ｔｌは大きくなる。
は小さくなり、またＶｃｃが第５図りに示すように大き
くなると、ｔｌは大きくなる。
この場合のトランジスタＱのカットオフ期間は、約０．
７Ｒ２Ｃ２と一定である。
７Ｒ２Ｃ２と一定である。
また、非安定発振器の一方のトランジスタ例えばＱ３の
コレクタ電圧を抵抗鳥とツェナーダイオードＤ３で一定
化する場合を示すと第６図Ａのようになる。
コレクタ電圧を抵抗鳥とツェナーダイオードＤ３で一定
化する場合を示すと第６図Ａのようになる。
この時はＶＣＣが大きくなると、第６図Ｂに示すように
ちが小さくなり、Ｖｃｃが小さくなると、第６図Ｃに示
すようにｔ２が大きくなる。
ちが小さくなり、Ｖｃｃが小さくなると、第６図Ｃに示
すようにｔ２が大きくなる。
そこで、第５図Ａの如く、一方のトランジスタＱ３のベ
ース電圧を抵抗Ｒ５とツェナーダイオードＤ２で定電圧
化した非安定発振器を用い、第７図Ａに示すように出力
トランジスタＱ工と整流回路Ｄ□、Ｌｏ、ｃｏを接続し
て、安定化電源回路を構成した場合、Ｖｃｃが大きくな
ると、トランジスタＱ３のカットオフ期間、換言すると
出力トランジスタＱ工のオフ時間が大きくなり、そのた
めＶｃｃの変化に対して出力電圧の変化は第９図の８曲
線に示すように少なくなり、電源回路の安定化が改善さ
れることがわかる。
ース電圧を抵抗Ｒ５とツェナーダイオードＤ２で定電圧
化した非安定発振器を用い、第７図Ａに示すように出力
トランジスタＱ工と整流回路Ｄ□、Ｌｏ、ｃｏを接続し
て、安定化電源回路を構成した場合、Ｖｃｃが大きくな
ると、トランジスタＱ３のカットオフ期間、換言すると
出力トランジスタＱ工のオフ時間が大きくなり、そのた
めＶｃｃの変化に対して出力電圧の変化は第９図の８曲
線に示すように少なくなり、電源回路の安定化が改善さ
れることがわかる。
本考案はさらにこれを改善するもので、第５図Ａと第６
図Ｂの回路を併用する如く、一方のトランジスタＱ３の
ベース電圧およびコレクタ電圧を抵抗へとツェナーダイ
オードＤ３で定電圧化した非安定発振器を用い、第７図
Ｂに示すように駆動トランジスタＱ２、出力トランジス
タＱ□と整流回路Ｄ１．Ｌｏ、ｃｏを接続して、安定化
電源回路を構成する。
図Ｂの回路を併用する如く、一方のトランジスタＱ３の
ベース電圧およびコレクタ電圧を抵抗へとツェナーダイ
オードＤ３で定電圧化した非安定発振器を用い、第７図
Ｂに示すように駆動トランジスタＱ２、出力トランジス
タＱ□と整流回路Ｄ１．Ｌｏ、ｃｏを接続して、安定化
電源回路を構成する。
この場合、コレクタ電圧Ｑ３のベース電位およびコレク
タ電位を定電圧化することにより、Ｖｃｃが小さくなる
と、第８図Ｂに示すようにｔｌが小さく、ｔ２が大きく
なる。
タ電位を定電圧化することにより、Ｖｃｃが小さくなる
と、第８図Ｂに示すようにｔｌが小さく、ｔ２が大きく
なる。
またＶｃｃが大きくなると、第８図Ｃに示すようにｔ２
が小さく、ちが大きくなる。
が小さく、ちが大きくなる。
第８図Ａ、 Ｂ、 Ｃは出力トランジスタＱ１のコレク
タの波形を示し、平均電圧（整流電圧） Ｖｏｕｔは破
線で示すようにほとんど変化していないことがわかる。
タの波形を示し、平均電圧（整流電圧） Ｖｏｕｔは破
線で示すようにほとんど変化していないことがわかる。
Ｖｃｃの変化に対する第７図Ｂの出力電圧の変化は第９
図のＣ曲線に示すように一層安定化されることがわかる
。
図のＣ曲線に示すように一層安定化されることがわかる
。
以上本考案によれば、フィードバックなしに、電源電圧
の変化に対して出力電圧の変化を極めて少なくできるも
のであり、従って回路構成を簡素化したままで効率の点
でも問題のない安定化電源回路を得るに至った。
の変化に対して出力電圧の変化を極めて少なくできるも
のであり、従って回路構成を簡素化したままで効率の点
でも問題のない安定化電源回路を得るに至った。
第１図は従来の安定化電源回路の一例図、第２図は別の
従来例の一例図、第３図は第２図の具体回路例図、第４
図は通常の非安定マルチバイブレータの回路図、第５図
Ａ−Ｃは非安定マルチバイブレータの他の回路図および
その波形図、第６図Ａ−Ｃは非安定マルチバイブレータ
のさらに他の回路図およびその波形図、第７図Ａ、 Ｂ
は第５図の非安定マルチバイブレークを使用することに
より改善されたことを示す安定化電源回路図および本考
案の一実施例を示す回路図、第８図Ａ−Ｃは本考案によ
る出力トランジスタの波形図、第９図は従来例および本
考案におけるＶｃｃの変化に対する出力電圧の変化の特
性図である。 Ｑｌ・・・・・・出力トランジスタ、Ｑ２・・・・・・
駆動トランジスタ、Ｑ３ｔ Ｑ４・・・・・・非安定マ
ルチバイブレータ（非安定発振器）、Ｄ３・・・・・・
ツェナーダイオード、Ｄｌ、Ｉ、ｏ、Ｃ０・・・・・・
整流回路。
従来例の一例図、第３図は第２図の具体回路例図、第４
図は通常の非安定マルチバイブレータの回路図、第５図
Ａ−Ｃは非安定マルチバイブレータの他の回路図および
その波形図、第６図Ａ−Ｃは非安定マルチバイブレータ
のさらに他の回路図およびその波形図、第７図Ａ、 Ｂ
は第５図の非安定マルチバイブレークを使用することに
より改善されたことを示す安定化電源回路図および本考
案の一実施例を示す回路図、第８図Ａ−Ｃは本考案によ
る出力トランジスタの波形図、第９図は従来例および本
考案におけるＶｃｃの変化に対する出力電圧の変化の特
性図である。 Ｑｌ・・・・・・出力トランジスタ、Ｑ２・・・・・・
駆動トランジスタ、Ｑ３ｔ Ｑ４・・・・・・非安定マ
ルチバイブレータ（非安定発振器）、Ｄ３・・・・・・
ツェナーダイオード、Ｄｌ、Ｉ、ｏ、Ｃ０・・・・・・
整流回路。
Claims (1)
- 一方のトランジスタのベース電圧およびコレクタ電圧を
、抵抗とツェナーダイオードにより電源電圧の変化に対
して一定電圧になるように定電圧化し、電源電圧の変化
に対して各トランジスタによるオン・オフのデユーティ
を変化する非安定発振器を設け、電源電圧に接続されパ
ルスアンプを前記発振器により駆動し、前記パルスアン
プ出力を整流して安定化出力電圧を得るようにしたこと
を特徴とする安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18479379U JPS603674Y2 (ja) | 1979-12-28 | 1979-12-28 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18479379U JPS603674Y2 (ja) | 1979-12-28 | 1979-12-28 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56101192U JPS56101192U (ja) | 1981-08-08 |
| JPS603674Y2 true JPS603674Y2 (ja) | 1985-02-01 |
Family
ID=29695006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18479379U Expired JPS603674Y2 (ja) | 1979-12-28 | 1979-12-28 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603674Y2 (ja) |
-
1979
- 1979-12-28 JP JP18479379U patent/JPS603674Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56101192U (ja) | 1981-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102130593B (zh) | 用于谐振变换器的充电模式控制设备 | |
| WO2010059548A1 (en) | Low voltage power supply | |
| CN218243339U (zh) | 一种开关电源电路 | |
| CN218243340U (zh) | 一种开关电源电路 | |
| JP2006340414A (ja) | Ｄｃ／ｄｃコンバータおよびその過電圧防止方法 | |
| JPS60147986U (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPS602388U (ja) | 直流直流変換形電源装置 | |
| JPH0582146B2 (ja) | ||
| JPS6222349B2 (ja) | ||
| JPS58391Y2 (ja) | リンギングチヨ−クコンバ−タ | |
| JPH0343835Y2 (ja) | ||
| JP2554736Y2 (ja) | スイッチングレギュレ−タ | |
| JPH0528947Y2 (ja) | ||
| JPS6122757A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0443391U (ja) | ||
| JPS6281485U (ja) | ||
| JPS5826269B2 (ja) | 他励式ｄｃ↓−ｄｃコンバ−タ | |
| JPS60160081U (ja) | スイツチングレギユレ−タ | |
| JPS6037713B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS6132787U (ja) | フライバツクコンバ−タ | |
| JPS6066287U (ja) | 電源回路 | |
| JPS617287U (ja) | 降圧型自励チヨツパ−回路 | |
| JPS604672B2 (ja) | スイツチングレギユレ−タ | |
| JPS62122491U (ja) | ||
| JPS58166290U (ja) | スイツチング電源回路 |