JPS6037003A - パ−ソナルコンピユ−タとシ−ケンスコントロ−ラ間の通信方式 - Google Patents
パ−ソナルコンピユ−タとシ−ケンスコントロ−ラ間の通信方式Info
- Publication number
- JPS6037003A JPS6037003A JP14497283A JP14497283A JPS6037003A JP S6037003 A JPS6037003 A JP S6037003A JP 14497283 A JP14497283 A JP 14497283A JP 14497283 A JP14497283 A JP 14497283A JP S6037003 A JPS6037003 A JP S6037003A
- Authority
- JP
- Japan
- Prior art keywords
- personal computer
- communication
- interrupt
- sequencer
- sequence controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、パーソナルコンピュータ（以下、パソコンと
略）とシーケンスコントローラ（以下。
略）とシーケンスコントローラ（以下。
シーケンサ−と略）間の通信方式に係り、特に半導体製
造装置の制御装置のように高速な制御を要求され、かつ
、複雑な数値処理が要求される制御ＩｊｔＩｉＩに好適
なパソコンとシーケンサ−間の通信方式に関するもので
ある。
造装置の制御装置のように高速な制御を要求され、かつ
、複雑な数値処理が要求される制御ＩｊｔＩｉＩに好適
なパソコンとシーケンサ−間の通信方式に関するもので
ある。
従来、パソコンとシーケンサ−との間では、通信用ユニ
ットを介しＢ５−２３２０回線を通じて相ξの情報交換
が行われている。
ットを介しＢ５−２３２０回線を通じて相ξの情報交換
が行われている。
このような通信方式では、通信の開始がパソコンからの
みしか行えないため、シーケンサ−よりの通信要求に対
して即応できずパソコンとシーケンサ−との通信におけ
る待ち時間（以下、通信待ち時間と略）が長４なるとい
った欠点があった。
みしか行えないため、シーケンサ−よりの通信要求に対
して即応できずパソコンとシーケンサ−との通信におけ
る待ち時間（以下、通信待ち時間と略）が長４なるとい
った欠点があった。
そこで、従来は、パソコンから常時シーケンサ−の監視
を行い、これにより通信待ち時間の短縮が図られている
が、しかし、このような通信方式では、パソコンのプロ
グラムが複雑になるといった欠点があった。
を行い、これにより通信待ち時間の短縮が図られている
が、しかし、このような通信方式では、パソコンのプロ
グラムが複雑になるといった欠点があった。
本発明の目的は、パソコンがシーケンサ−よりの通信要
求に対して即応できるようにすることで。
求に対して即応できるようにすることで。
パソコンのプラグラムを複雑化することなしに通信待ち
時間を短縮できるパソコンとシーケンサ−間の通信方式
を提供することにある。
時間を短縮できるパソコンとシーケンサ−間の通信方式
を提供することにある。
本発明は、リアルタイムクロック発生回路よりのクロッ
ク信号とシーケンサ−より出力させた通信要求信号とに
より割込信号を作り、該割込信号をパソコンの割込入力
とし１割込動作としてシーケンサ−への通信を開始する
ことを特徴とするもので、パソコンがシーケンサ−より
の通信要求に対して即応できるようにしようとするもの
である、〔発明の実施例〕 本発明の一実施例を図面により説明する。
ク信号とシーケンサ−より出力させた通信要求信号とに
より割込信号を作り、該割込信号をパソコンの割込入力
とし１割込動作としてシーケンサ−への通信を開始する
ことを特徴とするもので、パソコンがシーケンサ−より
の通信要求に対して即応できるようにしようとするもの
である、〔発明の実施例〕 本発明の一実施例を図面により説明する。
図面で、パソコン１とシーケンサ−２との通信は、Ｒ８
−２３２０回線３を通じて行う。通信開始は１割込発生
回路４よりパソコン１に入力される割込信号Ａによる割
込みにより行う。割込信号Ａは、リアルタイムクロック
発生回路５よりのクロック信号Ｂと、シーケンサ−２の
出力信号で通信要求信号に割当てた出力信号０とを論理
和回路６を通して作られる。割込信号Ａが入力されたパ
ソコン１は、現在実行中のプログラムの実行ヲ中断して
割込処理プログラムに入り、その結果、シーケンサ−２
への通信がＢ５−２３２０回線３を通して開始される。
−２３２０回線３を通じて行う。通信開始は１割込発生
回路４よりパソコン１に入力される割込信号Ａによる割
込みにより行う。割込信号Ａは、リアルタイムクロック
発生回路５よりのクロック信号Ｂと、シーケンサ−２の
出力信号で通信要求信号に割当てた出力信号０とを論理
和回路６を通して作られる。割込信号Ａが入力されたパ
ソコン１は、現在実行中のプログラムの実行ヲ中断して
割込処理プログラムに入り、その結果、シーケンサ−２
への通信がＢ５−２３２０回線３を通して開始される。
本実施例のような通信方式では、通信開始を割込発生回
路よりパソコンに入力される割込信号による割込みによ
り行え、これによりパソコンがシーケンサ−よりの通信
要求に対して即応できるので、パソコンのプログラムを
複雑化することなしに通信待ち時間を無くすことができ
る。
路よりパソコンに入力される割込信号による割込みによ
り行え、これによりパソコンがシーケンサ−よりの通信
要求に対して即応できるので、パソコンのプログラムを
複雑化することなしに通信待ち時間を無くすことができ
る。
本発明は、以上説明したように、リアルタイムクロック
発生回路よりのクロック信号とシーケンサ−より出力さ
せた通信要求信号とにより割込信号を作り、該割込信号
をパソコンの割込入力とし。
発生回路よりのクロック信号とシーケンサ−より出力さ
せた通信要求信号とにより割込信号を作り、該割込信号
をパソコンの割込入力とし。
割込動作としてシーケンサ−への通信を開始するように
することで、パソコンがシーケンサ−よりの通信要求に
対して即応できるので、パソコンのプログラムを複雑化
することなしに通信待ち時間を短縮できるという効果が
ある。
することで、パソコンがシーケンサ−よりの通信要求に
対して即応できるので、パソコンのプログラムを複雑化
することなしに通信待ち時間を短縮できるという効果が
ある。
図面！６−木発明の一実施例を示すパソコンとシーケン
サ−との通信ブロック図である。 ｌ ・・・・・・パソコン、２・・・・・・シーケンサ
−１３，・、・・・８５−２３２０回線、４・・・・・
・割込発生回路、５・・・リアルタイムクロック発生回
路、６・・・・・・論理和回路
サ−との通信ブロック図である。 ｌ ・・・・・・パソコン、２・・・・・・シーケンサ
−１３，・、・・・８５−２３２０回線、４・・・・・
・割込発生回路、５・・・リアルタイムクロック発生回
路、６・・・・・・論理和回路
Claims (1)
- １、 パーソナルコンピュータとシーケンスコントロー
ラ間の通信方式において、リアルタイムクロブク発生回
路よりのクロック信号と前記シーケンスコントローラよ
り出力させた通信要求信号とにより割込信号を作り、該
割込信号を前記パーソナルコンピュータの割込入力とし
１割込動作としてシーケンスコントローラへの通信を開
始することを特徴とするパーソナルコンピュータとシー
ケンスコントローラ間の通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14497283A JPS6037003A (ja) | 1983-08-10 | 1983-08-10 | パ−ソナルコンピユ−タとシ−ケンスコントロ−ラ間の通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14497283A JPS6037003A (ja) | 1983-08-10 | 1983-08-10 | パ−ソナルコンピユ−タとシ−ケンスコントロ−ラ間の通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037003A true JPS6037003A (ja) | 1985-02-26 |
Family
ID=15374477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14497283A Pending JPS6037003A (ja) | 1983-08-10 | 1983-08-10 | パ−ソナルコンピユ−タとシ−ケンスコントロ−ラ間の通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037003A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57189904A (en) * | 1981-05-18 | 1982-11-22 | Daifuku Co Ltd | Load carry in-and-out apparatus |
| JPH02183303A (ja) * | 1989-01-09 | 1990-07-17 | Mitsubishi Electric Corp | プログラマブルコントローラ |
-
1983
- 1983-08-10 JP JP14497283A patent/JPS6037003A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57189904A (en) * | 1981-05-18 | 1982-11-22 | Daifuku Co Ltd | Load carry in-and-out apparatus |
| JPH02183303A (ja) * | 1989-01-09 | 1990-07-17 | Mitsubishi Electric Corp | プログラマブルコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504906A (en) | Multiprocessor system | |
| JPS6037003A (ja) | パ−ソナルコンピユ−タとシ−ケンスコントロ−ラ間の通信方式 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPS6255186B2 (ja) | ||
| JPS62174832A (ja) | 情報処理装置 | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JPH04369064A (ja) | 割込処理制御方法及びその装置 | |
| JPH01126749A (ja) | 周辺機器データ制御装置 | |
| JPH03201156A (ja) | 演算処理装置の制御装置 | |
| JPS61223968A (ja) | マルチ・マイクロプロセツサ用デ−タ制御器 | |
| JPH03171245A (ja) | Ｄｍａ制御方式 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH0215749A (ja) | 通信制御処理装置における回線制御情報設定方式 | |
| JPH03127140A (ja) | プログラム動的生成方式 | |
| JPS63271537A (ja) | 割り込み制御装置 | |
| JPS63195781A (ja) | デイジタル入力装置 | |
| EP0278263A3 (en) | Multiple bus dma controller | |
| JPS6214866B2 (ja) | ||
| JPS59157734A (ja) | デ−タ転送方式 | |
| JPH02294738A (ja) | パリティ計算方式 | |
| JPS59118041U (ja) | 計算機 | |
| JPS59165151A (ja) | 計算機におけるタスク・スケジユ−リング方法 | |
| JPH0474273A (ja) | 論理シミュレーション方式 | |
| JPS5897605U (ja) | マルチプロセツサによるバツチプロセス用コントロ−ラ | |
| JPH02141806A (ja) | シーケンス制御装置 |