JPS6037637Y2 - 信号処理回路 - Google Patents

Description

【考案の詳細な説明】 本考案は同時的に入力される複数個の信号の要否をその
レベル変化状態を利用して判別−必要信号のみを有効と
するようにした信号処理回路を提案したものである。

データ記録にホログラムを利用したデータ入力システム
が知られている。

これは投受光器間にホログラムを通過せしめてホログラ
ムパターンの再生像を得、この再生像による光学的情報
を受光器にて電気信号に変換し、この電気信号から記録
されたデータを再生読取りするようにしたものである。

以下従来のこのデータ入力システム中の電気信号処理系
における問題点について説明する。

ホログラムパターンとして記録されたデータの１桁は例
えば５ビツト構戊となっており、これに対応づけるべく
、第３図に示すように、前記受光器としての光電センサ
Ｓ。

、Ｓ□？ Ｓ２．ｓａｔ ｓ７が所定円周上のｍ等配の
位置の相隣る５位置、即ち半円周上の５位置に夫々の中
心を整合させるように配設されており、再生像は上記５
つのセンサのうちの２つが受光状態となるような形態で
記録されている。

即ちデータ内容がｒ４Ｊである場合には、第３図に実線
ハツチングを付して示すように、これを表すべくセンサ
Ｓ、が受光状態となり、またパリティピットとして信号
を得さしめるべくセンサＳ。

が受光状態となるようにしである。

ところでこのような再生像が得られた場合には、５つの
センサＳ。

〜Ｓ７の中心を位置せしめた前記円周の中心Ｏと、セン
サＳ。

（又はその上に結んだ像）の中心と、センサＳ、（又は
その上に結んだ像）の中心とで３つの角が規定される平
行四辺形の残りの角を中心として、本来の信号に相当す
るセンサＳ。

？ Ｓａの像と同径のノイズ像（破線ハツチングで示す
）が結ばれる。

このノイズ像は図示の如くセンサＳ１又はＳ２に近い位
置に結ばれるのでセンサＳ、又はＳ２はノイズ像との離
隔寸法その他の光学的条件に応じた電気的ノイズを出力
する。

而してセンサＳ。−８７の出力信号は所定のしきい値レ
ベルを設定した比較器に入力され、このしきい値レベル
と比較することによって２値化されるようにしているの
で、ノイズ像によるセンサ出力のレベル、即ち不要信号
として検出されることを望まないノイズ信号のレベルが
低い場合は何ら問題はないが、光学系の精度不良、ホロ
グラムカードの経年変化等によりノイズ信号のレベルが
高＜なった場合には、このレベルが前記しきい値レベル
を超すこととなり、データ誤読、読取不能等のトラブル
を招来する。

第４図はセンサＳ。

〜Ｓ７に連なる電子回路の略示図である。

センサＳ。、Ｓ□、ｓ２．ｓ４．ｓ７の出力は夫々比較
器４０，４１，４２，４４，４７の各−入力端子へ与え
られるようにしてあり、これら比較器の出力はＢＣＤ変
換器５及びパリティチェック回路６へ入力されるように
しである。

ＢＣＤ変換器５の４ビツトの出力Ｈ工、Ｈ２，Ｈ４，Ｈ
８は読取データとして図示しない回路部分へ取込まれる
ようにしてあり、パリティチェック回路６の出力ＨＣは
桁数チェック回路７へ入力されるようにしである。

さて第３図に示した状態においてセンサＳ１のノイズ像
による出力レベルが比較的高いときには第５図口に示す
ようにその出力がしきい値レベルを超すことがある。

即ち第５図イ〜ヨはこのときの各信号を表わすタイミン
グチャートであって、第５図イ９口、ハ、二、ホは夫々
センサＳ。

。ｓ、、 ｓ２． ｓ、、 ｓ７の出力信号を示してお
り、破線にて比較器４０，４１，４２，４４，４７に設
定されたしい値レベルを併せて示している。

ホログラムは投受光器の対設域を移動させられるので、
各信号は正弦波の半波の如き形状を呈するが、この場合
本来検出されることを必要とする信号、即ちセンサＳ。

、Ｓ、の出力信号のレベルは当然しきい値レベルよりも
十分高い。

そしてセンサＳ。の出力信号レベルはセンサＳ、のそれ
よりも高く、またセンサＳ□の出力信号のレベルはしき
い値レベルよりも僅かに高く、更にセンサＳ２の出力信
号のレベルはしきい値レベルよりも低いものとする。

なおセンサＳ７の出力は雰レベルのままである。

さてこのような場合における比較器４０，４１．４２，
４４，４７の各出力Ｈ３ｏ、 Ｈ３□。

Ｈ３２，Ｈ５１，Ｈ５７は夫々第５図へ、ト、チ、す。

ヌに示す状態となる。

即ちＨ３２，Ｈ３７はローレベルのままであり、Ｈ３ｏ
、Ｈ５１，Ｈ５４はいずれもセンサＳ。

、Ｓ□、Ｓ４の出力信号のレベルがしきい値レベルを超
えた間だけハイレベルとなるパルス信号となっている。

ＢＣＤ変換器５はｍ□Ｊを表わすビット入力であるＨ３
ｏのみがハイレベルである間はその４ビツトの出力Ｈ１
，Ｈ２，Ｈ４？ Ｈ８のいずれもがローレベルになって
いるが、Ｈ３ｏ及び４Ｊを表わすビット入力であるＨ３
４がハイレベルになるとこの時点、即ちＨ３，の立上り
タイミングから ｒ４ヨに割寸けたビットの出力Ｈ１を
ハイレベルとする。

そして１Ｌを表わすビット入力であるＨ３□もハイレベ
ルとなった間１１．に割寸けたビットの出力Ｈ□もハイ
レベルとし、要するに１５ヨを表わすデータを出力する
。

そしてＨ３工がローレベルに落ちた時点以後は再びＨ４
のみをハイレベルとする状態に復帰し、更にＨ３，がロ
ーレベルに落ちた時点以後は也もローレベルとする。

而してＨ３ｏ〜Ｈ３７はパリティチェック回路６にも入
力されるが、このパリティチェック回路６は入力される
５ビツトのデータのうち２つがハイレベルであるときに
のみハイレベルとなるチェック信号ＨＣを発みてこれを
桁数チェック回路７へ入力する。

桁数チェック回路７は、１桁５ビツト構成のデータの桁
数をチェック信号ＨＣのパルス数、即ちチェック信号Ｈ
Ｃがハイレベルとなる回数として計数し、これが所定数
、例えば１枚のホログラムカードに記録されたデータの
桁数と合致するか否かをチェックし、誤読取の有無を判
定するものである。

第５図へ〜ヌに示した如きパルス信号Ｈ３ｏ−Ｈ３７が
入力された場合は第５図ヨに示す如くＨ８ｏ及びＨ３，
が共にハイレベルとなっており他のローレベルである間
はチェック信号ＨＣはハイレベルとなるが、Ｈ３工にパ
ルスが現れている間においては、ハイレベルであるパル
ス信号が個数が３となるのでチェック信号は一旦ローレ
ベルにおちる。

従って桁数チェック回路７は本来１桁のデータが２桁と
して計数されることになり、データエラーとして処理さ
れることになる。

従ってこのような事態の発生を避けるために、光学系の
精度を高めたシステムにするとか、定期的にホログラム
カードを新しいものに交換する等の対策が必要とされて
いた。

本発明は斯かる事情に鑑みてなされたものであって、セ
ンサから入力される信号は第５図イ〜二に示した如く必
要信号のピークが不要信号のそれよりも大であり、且つ
必要信号の立上り時点が不要信号よりも早く、また各信
号とも正弦波半波状をなしており、このために必要信号
のレベルがしきい値レベルを超える時点が、必要信号と
同時的に現われる不要信号のそれよりも早いことに着目
し、比較器出力のうち、より早く現れた必要個数のもの
のみを有効として、不要信号を無効化する構成とするこ
とによってデータ読取精度の向上、耐ノイズ性の向上を
図り得る信号処理回路を提供することを目的とし、以下
に本考案をその実施例を示す図面にいて詳述する。

第１図は前述したホログラムを利用したデータ入力シス
テムの本考案に係る要部回路部分を略示するブロック図
である。

センサＳ。、Ｓｌ、Ｓ２．Ｓ、。Ｓ７は従来同様に配置
されており、夫々の出力が比較器４０，４１，４２，４
４，４７の各−入力端子へ与えられるようにしており、
比較器４０〜４７の他入力端子には共通のしきい値レベ
ル設定のための電位が与えられるようにしている点も従
来同様である。

而して比較器４０，４１，４２，４４．４７夫々にてセ
ンサＳ。

、Ｓ□、Ｓ２．Ｓ４．Ｓ７からの入力信号はしきい値レ
ベルの比較により２値化されて夫々パルス信号Ｈ３ｏ、
Ｈ８□、Ｈ３２，Ｈ３゜Ｈ３７となるが、これらパルス
信号は夫々Ｄフリップフロップ１０，１１，１２，１４
，１７各入力端子りに与えられ、また５人力ＮＯＲゲー
ト２の５つの入力として与えられ、従来同様に５ビツト
の入力のうちの２ビツトがバイレベルである場合、つま
りチェック結果が正常である場合にのみバイレベルとな
るチェック信号ＨＣを発するパリティチェック回路６の
５つの入力として与えられるようにしである。

上記チェック信号ＨＣは全Ｄフリップフロップ１０〜１
７の各トリガ端子Ｔと、Ｒ−Ｓフリップフロップ３のセ
ット端子Ｓとへ与えら、またＮＯＲゲート２の出力Ｘは
全Ｄフリップフロップ１０〜１７の各リセット端子Ｒと
、Ｒ−Ｓフリップフロップ３のリセット端子Ｒとへ与え
られるようにしである。

Ｄフリップフロップ１Ｇ、１１，１２，１４゜１７の各
Ｑ出力信号ＨＱｏ、ＨＱ１．ＨＱ２．ＨＱ４゜ＨＱ７は
従来同様の５人力のＢＣＤ変換器５へ入力され、ここで
ＢＣＤ変換されて４ビツトの出力Ｈ工。

Ｈ２，Ｈ４，Ｈ８が得られ、読取りデータとして図示し
ない回路部分へ取込まれる。

またＲ−Ｓフリップフロップ３のＱ出力ＨＣ’は従来の
桁数チェック回路７へ入力されるようにしである。

次に成上の如く構成された本考案の回路の動作を第３図
に示した如くセンサＳ。

、Ｓ、上に記録データに相当する像が結ばれ、また前記
平行四辺形の一角部分にノイズ像が結ばれた場合につい
て第２図イ〜ツのタイミングチャートに基き説明する。

第２図イ９口、ハ、二、ホは夫々センサＳ。

、Ｓｌ。Ｓ２．Ｓ４．Ｓ７の出力信号、即ち比較器４０
，４１゜４２．４４，４７を入力段とする本考案の信号
処理回路の入力信号を示しており、この場合にはセンサ
Ｓ。

、Ｓ、の出力信号が必要信号、センサＳ１．Ｓ２の出力
信号が不要信号となっている。

これらの出力信号は比較器４０，４１，４２，４４．４
７にて第２図イ〜ホに破線で示した比較器４０〜４７の
しきい値レベルとの高低を比較されて２値化され、第２
図へ、ト、チ、す、ヌ夫々に示すパルス信号Ｈ３ｏ、Ｈ
３□、Ｈ３２，Ｈ３４，Ｈ３７となる。

センサＳ７の出力は雰レベルのままであり、またセンサ
Ｓ２の出力のピークはしきい値レベルよりも低いので、
Ｈ３７，Ｈ３２はローレベルのままであるのに対し、Ｈ
５ｏ、Ｈ３１，Ｈ３，にはパルスが現れ、これらのパル
スはまずＨ３ｏのパルスが立上す、次いでＨ８４のパル
スが立上り、最後にパルスＨ３１のパルスが立上り、そ
の後Ｈ３□、Ｈ３４，Ｈ３ｏの順で夫々のパルスが立下
るように現れる。

即ち第２図イ〜ヌは第５図イ〜ヌの夫々と全く同様であ
る。

さてパルス信号Ｈ３ｏがバイレベルになった後、パルス
信号Ｈ３４がバイレベルになるのであるが、両者がバイ
レベルになると第２図ルに示すようにＨ３４のパルスの
立上りから僅かに遅れてパリティチェック回路６のチェ
ック信号ＨＣがバイレベルになる。

Ｄフリップフロップ１０〜１７はその入力端子りがバイ
レベルであるときにトリガ端子Ｔへの入力がバイレベル
になるとその立上りに同期してセットされるものである
から、この場合にはトリガ端子Ｔへ入力されるチェック
信号ＨＣの立上り時点では既にＨ３ｏ、Ｈ３４がバイレ
ベルになっているのでＤフリップフロップ１０．１４が
セットされることになる。

一方チェック信号ＨＣの立上りに同期してＲ−Ｓフリッ
プフロップ３もセットされ第２図ヲに示すようにそのＱ
出力ＨＣ’はバイレベルなる。

なおりフリップフロップ、Ｒ−３フリップフロップがセ
ットされる時点においてはパルス信Ｈ３ｏ〜Ｈ３７のい
ずれかがバイレベルとなっているから第２図ワに表すよ
うにＮＯＲゲート２の出力Ｘはローレベルであり、これ
らのフリップフロップのセットが禁じられ、また直ちに
リセットされることはない。

Ｄフリップフロップ１０．１４がセットされることによ
り、そのＱ出力信号ＨＱＯ−ＨＱ、は第２図力、ヨに示
すようにバイレベルとなる。

従ってバイレベルのＱ出力信号ＨＱＯ＝ ＨＱ４及びロ
ーレベルのＱ出力信号ＨＱ□＝ ＨＱ２．ＨＱ７が入力
されたＢＣＤ変換器５は第２図夕、し、ン、ツに示すよ
うに出力比のみがバイレベル、他の出力Ｈ１，Ｈ２，Ｈ
８がローレベルとなる４ビツトの信号を出力する。

さてセンサＳ１が出するノイズ信号に対応したパルスが
やがでパルス信号Ｈ３□に現れる。

そうするとこのパルスの立上りから僅かに遅れてパリテ
ィチェック回路６のチェック信号ＨＣはローレベルに転
じるが、これによってはフリップフロップ１０〜１７．
３更にＢＣＤＣＤ出力−１〜Ｈ８ＨＣ’は何ら変化しな
い。

次にＨ８１のパルスが消滅するとその立下りから僅かに
遅れてチェック信号ＨＣはバイレベルに戻る。

この際のチェック信号ＨＣの立上り時点は、パルス信号
Ｈ３，の立下り時点よりも僅かに遅れているから、該チ
ェック信号ＨＣの立上りによってＤフリップフロップ１
１がセットされることはない。

従ってＢＣＤＣＤ出力−１〜Ｈ８フリップフロップ３の
Ｑ出力ＨＣ’はパルス信号Ｈ３１に何ら影響を受けない
。

そしてパルス信号Ｈ３，の立下りに同期するようにして
チェック信号ＨＣはローレベルになるがこれによる変化
はなく、次いでパルス信号Ｈ３ｏもローレベルになると
ＮＯＲデート２の５人力が総てローレベルとなるのでそ
の出力信号Ｘがバイレベルとなってフリップフロップ１
０〜１７及び３をリセットし、ＨＱｏｙ ＨＱ、。

ＨＣ’をローレベルとする。

これに伴いＢＣＤ出力の代もローレベルにおち、また桁
数チェック回路７は１桁のデータの終了を検出すること
になる。

即ちセンサＳ□がノイズ像を検知して比較的高レベルの
ノイズ信号を出力したにも拘らず本案回路は４ヨを表わ
す１桁のデータを正しく読取り得たことなる。

本案回路は成上の如く構成されたものであるから、ホロ
グラムカードの経時変化又はデータ入力システムの光学
系の精度不良等のためにノイズ出力、即ち不要信号のレ
ベルが比較的大きい場合にもこれに影響されることなく
高精度のデータ読取、信号処理が可能となり、本考案が
この種システムの信頼性向上に寄与する処は多大である
。

【図面の簡単な説明】

図面は本考案の実施例を示すものであって、第１図は本
案回路のブロック図、第２図イ〜ツはその動作説明のた
めのタイミングチャート、第３図はセンサの配置位置と
再生像位置との関係を示す模式図、第４図は従来回路の
ブロック図、第５図イ〜ヨはその動作説明のためのタイ
ミングチャートである。 ＳＯｔ Ｓ１９ Ｓ２？ Ｓ４９ Ｓ７”””センサ、
２−−−−−−ＮＯＲゲート、３・・・・・・Ｒ−Ｓフ
リップフロップ、５・・・・・・ＢＣＤ変換器、６・・
・・・・パリティチェック回路、７・・・・・・桁数チ
ェック回路、１０，１１，１２，１４．１７・・・・・
・Ｄフリップフロップ、４０，４１゜４２．４４，４７
・・・・・・比較器。

Claims (1)

【実用新案登録請求の範囲】
1. 特定個数（複数）の高レベルの必要信号が入力される際
   に低レベルの不要信号が同時的に入力されることがあり
   、この入力信号のレベルと所定のしきい値レベルとの比
   較により入力信号を２値化してパルス信号に変換する手
   段を備えた信号処理回路において、同時的に入力された
   各信号に対応して前記手段から得られる３以上の信号の
   総てを入力とするパリティチェック回路及びＮＯＲゲー
   トと、前記３以上の信号の夫々をデータ入力、前記パリ
   ティチェック回路のチェック結果正常を示す出力をトリ
   が一人力、前記ＮＯＲゲート出力をリセット入力とする
   Ｄフリップフロップとを具備し、前記特定個数のパルス
   信号を得べくなしたことを特徴とする信号処理回路。