JPS6037656B2 - Δ−変調デ−タ圧伸方式 - Google Patents
Δ−変調デ−タ圧伸方式Info
- Publication number
- JPS6037656B2 JPS6037656B2 JP52086905A JP8690577A JPS6037656B2 JP S6037656 B2 JPS6037656 B2 JP S6037656B2 JP 52086905 A JP52086905 A JP 52086905A JP 8690577 A JP8690577 A JP 8690577A JP S6037656 B2 JPS6037656 B2 JP S6037656B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- continuity detection
- detection circuits
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明は△一変鋼においてビットレートを下げ集積回路
化を容易にするデータ圧伸方式に関するものである。
化を容易にするデータ圧伸方式に関するものである。
現在、△一変調の圧伸方式としては大別して瞬時圧伸と
シラブル圧伸の２方式がある。
シラブル圧伸の２方式がある。
前者は入力信号がランダムな信号の場合には適するが、
音声のような相関の強い信号に対してはその情報を用い
ないので、その分だけ不利である。後者は、音声信号は
１０〜２仇ｈＳの間にその波形はそれほど変化しないと
いう性質を用いているので、音声に対しては瞬時圧伸方
式よりも再生品質が等しいという畳兼のもとにビット・
レートを下げることができる。しかし、その圧伸回路に
はＣ−Ｒを用い、かつその精度はかなり良くないと歪が
生じるために量産は不向きである。本発明はたとえば第
１図に示すようにコンパレータ１１、ラッチ回路１２、
乗算回路１３、積分回路１４、アダプティブ回路１６よ
り構成されるアダプティブ△一変調構成において、アダ
プティブ回路１５の出力を入力信号波形の性質によって
定まるある時間々隔丁，におけるラッチ回路１２の出力
値の連続性の分布のしかたによって制御してデータを圧
伸し得るようにした△一変調データ圧伸方式を提供する
もので集積回路に通し、かつ従来の△一変調方式よりも
ビット・レートを下げることを目的とする。
音声のような相関の強い信号に対してはその情報を用い
ないので、その分だけ不利である。後者は、音声信号は
１０〜２仇ｈＳの間にその波形はそれほど変化しないと
いう性質を用いているので、音声に対しては瞬時圧伸方
式よりも再生品質が等しいという畳兼のもとにビット・
レートを下げることができる。しかし、その圧伸回路に
はＣ−Ｒを用い、かつその精度はかなり良くないと歪が
生じるために量産は不向きである。本発明はたとえば第
１図に示すようにコンパレータ１１、ラッチ回路１２、
乗算回路１３、積分回路１４、アダプティブ回路１６よ
り構成されるアダプティブ△一変調構成において、アダ
プティブ回路１５の出力を入力信号波形の性質によって
定まるある時間々隔丁，におけるラッチ回路１２の出力
値の連続性の分布のしかたによって制御してデータを圧
伸し得るようにした△一変調データ圧伸方式を提供する
もので集積回路に通し、かつ従来の△一変調方式よりも
ビット・レートを下げることを目的とする。
以下にその具体的な実施例について説明する。
第２図において１２，１３はそれぞれ第１図における同
符号のブロックに相当し、ラッチ回路、乗算回路である
。１６は信号丁，だけ遅延するシフト回路、１７ａ，１
７ａ′，１７ｂ，１７ｂ′，１７ｃ，１７ｃ′・・・・
・・１７ｎ，１７ｎ′はそれぞれ連続性検知回路である
。
符号のブロックに相当し、ラッチ回路、乗算回路である
。１６は信号丁，だけ遅延するシフト回路、１７ａ，１
７ａ′，１７ｂ，１７ｂ′，１７ｃ，１７ｃ′・・・・
・・１７ｎ，１７ｎ′はそれぞれ連続性検知回路である
。
なおこれらの回路１７ａ，１７ａ′は同一符号が１、１
７ｂ，１７ｂ′は同一符号が２、１７ｃ，１７ｃ′は同
一符号が３、１７ｎ，１７ｎ′‘ま同一符号がｎだけそ
れぞれ連続した時に１個のパルスを発生する。１８ａ，
１８を，１８ｂ，１ ８ｂ′，１ ８ｃ，１ ８ｃ′・
・・・・・１ ８ｎ，１ ８ｎ′はそれぞれ重みづけを
行なう荷重回路、１９ａ，１９ｂ……１９ｎはそれぞれ
アップダウンカウンタ、２０はロジックコンパレ−夕、
２１はロジックコンパレータ２０の出力に対応する信号
を発生する対応回路である。
７ｂ，１７ｂ′は同一符号が２、１７ｃ，１７ｃ′は同
一符号が３、１７ｎ，１７ｎ′‘ま同一符号がｎだけそ
れぞれ連続した時に１個のパルスを発生する。１８ａ，
１８を，１８ｂ，１ ８ｂ′，１ ８ｃ，１ ８ｃ′・
・・・・・１ ８ｎ，１ ８ｎ′はそれぞれ重みづけを
行なう荷重回路、１９ａ，１９ｂ……１９ｎはそれぞれ
アップダウンカウンタ、２０はロジックコンパレ−夕、
２１はロジックコンパレータ２０の出力に対応する信号
を発生する対応回路である。
次にこの実施例の動作を説明する。
まずラッチ回路１２の出力信号を２系統に分岐し、その
一方を連続性検知回路１７ａ，１７ｂ・・・・・・１７
ｎに導く。各連続性検知回路１７ａ，・・・・・・１７
ｎは所定の数だけ同一符号が連続した時にパルスを１個
発生する。これらのパルスは荷重回路１８ａ，１８ｂ・
・・・・・１８ｎによって重みづけがなされ、カウンタ
１９ａ，１９ｂ・・・・・・１９ｎ端子に導かれる。
一方を連続性検知回路１７ａ，１７ｂ・・・・・・１７
ｎに導く。各連続性検知回路１７ａ，・・・・・・１７
ｎは所定の数だけ同一符号が連続した時にパルスを１個
発生する。これらのパルスは荷重回路１８ａ，１８ｂ・
・・・・・１８ｎによって重みづけがなされ、カウンタ
１９ａ，１９ｂ・・・・・・１９ｎ端子に導かれる。
この荷重回路１８ａ，１８ｂ・…・・１８ｎの機能はパ
ルスが連続している時間長とカウンタ１９ａ，１９ｂ・
・・…１９ｎのｕｐ端子に加わるパルスとを対応づける
ためのものであり、例えば１８ｎ＝ｎとし、両者が比例
するようにする。次にラッチ回路１２から導かれたもう
一方の信号はシフト回路１６に印加して７・だけ時間を
遅延する。
ルスが連続している時間長とカウンタ１９ａ，１９ｂ・
・・…１９ｎのｕｐ端子に加わるパルスとを対応づける
ためのものであり、例えば１８ｎ＝ｎとし、両者が比例
するようにする。次にラッチ回路１２から導かれたもう
一方の信号はシフト回路１６に印加して７・だけ時間を
遅延する。
この丁，は入力信号の性質によって異なり、その信号の
振幅および周波数成分がほぼ一定な時間々隔とする。例
えば音声の場合には１０〜２伽ｓ程度とする。その後、
前述したものと同機に連続性検知回路１７ａ′，１７ｂ
′・・・・・・１７ｎ′、荷重回路１８ａ′，１８ｂ′
・・・・・・１８ｎ′を通し、カウンタ１９ａ，１ ９
ｂ・・・…１ ９ｎのｄｏｗｍ端子に加えられる。この
アップダウンカウンタの段数は荷重回路を１８ｎ＝ｎと
しシフト回路がＺＭｂｉｔの遅延を有すると仮定すると
Ｍ段にすればオーバーフローすることはない。これらの
カウンタ１９ａ，１９ｂ……１９ｎの内容の分布のしか
たに対応した信号を乗算回路１３に送出し、圧伸する。
振幅および周波数成分がほぼ一定な時間々隔とする。例
えば音声の場合には１０〜２伽ｓ程度とする。その後、
前述したものと同機に連続性検知回路１７ａ′，１７ｂ
′・・・・・・１７ｎ′、荷重回路１８ａ′，１８ｂ′
・・・・・・１８ｎ′を通し、カウンタ１９ａ，１ ９
ｂ・・・…１ ９ｎのｄｏｗｍ端子に加えられる。この
アップダウンカウンタの段数は荷重回路を１８ｎ＝ｎと
しシフト回路がＺＭｂｉｔの遅延を有すると仮定すると
Ｍ段にすればオーバーフローすることはない。これらの
カウンタ１９ａ，１９ｂ……１９ｎの内容の分布のしか
たに対応した信号を乗算回路１３に送出し、圧伸する。
その対応のさせ方についてその一例を以下に説明する。
各カウンター９ａ，１９ｂ……１９ｎの出力をロジック
コンパレータ２０に導き、その内容が一番大きなカウン
タを見つけ出す。
各カウンター９ａ，１９ｂ……１９ｎの出力をロジック
コンパレータ２０に導き、その内容が一番大きなカウン
タを見つけ出す。
そしてそのカウンタに指定したある信号を対応回路２１
で作り出す。例えば各カゥンタの番号をＫとすると対応
回路２１は２Ｋ−１の振幅に相当する信号を乗算回路１
３に送り出す。以上の操作によって、アダプティブ回路
は動作する。上記実施例より明らかなように本発明によ
れば△一変課は瞬時圧伸方式よりもビット・レートを下
げることができ、かつ集積化に適するメリットを有する
。
で作り出す。例えば各カゥンタの番号をＫとすると対応
回路２１は２Ｋ−１の振幅に相当する信号を乗算回路１
３に送り出す。以上の操作によって、アダプティブ回路
は動作する。上記実施例より明らかなように本発明によ
れば△一変課は瞬時圧伸方式よりもビット・レートを下
げることができ、かつ集積化に適するメリットを有する
。
また復調の際ビット誤りに対する復調品質の劣化も瞬時
圧縮ほど悪化しない等の特徴を有する。
圧縮ほど悪化しない等の特徴を有する。
第１図は△一変調方式の回路構成を示すブロック図、第
２図は本発明による△−変調デ−タ圧伸方式を適用した
装置のブロック図である。 １２…・・・ラッチ回路、１６・・・・・・シフト回路
、１７・・…・連続性検知回路、１９…・・・カウンタ
、２０・・・・・・ロジックコンパレータ、２１…・・
・対応回路。 第１図第２図
２図は本発明による△−変調デ−タ圧伸方式を適用した
装置のブロック図である。 １２…・・・ラッチ回路、１６・・・・・・シフト回路
、１７・・…・連続性検知回路、１９…・・・カウンタ
、２０・・・・・・ロジックコンパレータ、２１…・・
・対応回路。 第１図第２図
Claims (1)
- １ 入力信号波形によつて定まる時間間隔におけるラツ
チ回路出力の同一符号の連続個数に応じて１個のパルス
を発生する複数個の第１の連続性検知回路と、上記ラツ
チ回路出力を所定時間遅延させるシフト回路と、このシ
フト回路の出力の同一符号の連続個数に応じて１個のパ
ルスを発生する複数個の第２の連続性検知回路と、第１
、第２の連続性検知回路の出力パルスに重みづけを行う
複数の荷重回路と、同数の連続個数を検知する第１、第
２の連続性検知回路出力パルスであつて上記荷重回路で
重みづけされたパルスによりアツプカウント、ダウンカ
ウントされる複数のアツプダウンカウンタの内容の分布
のしかたによつてアダプテイブ回路の出力を制御し、デ
ータを圧伸することを特徴とするΔ−変調データ圧伸方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52086905A JPS6037656B2 (ja) | 1977-07-19 | 1977-07-19 | Δ−変調デ−タ圧伸方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52086905A JPS6037656B2 (ja) | 1977-07-19 | 1977-07-19 | Δ−変調デ−タ圧伸方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5421248A JPS5421248A (en) | 1979-02-17 |
| JPS6037656B2 true JPS6037656B2 (ja) | 1985-08-27 |
Family
ID=13899845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52086905A Expired JPS6037656B2 (ja) | 1977-07-19 | 1977-07-19 | Δ−変調デ−タ圧伸方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037656B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3405812B2 (ja) * | 1993-05-14 | 2003-05-12 | ティーディーケイ株式会社 | 磁気記録媒体 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5156166A (ja) * | 1974-11-13 | 1976-05-17 | Fujitsu Ltd | Chikujitekiogataderutahenchohoshikino atsushinkairo |
| JPS5221759A (en) * | 1975-08-12 | 1977-02-18 | Nippon Telegr & Teleph Corp <Ntt> | Adaptive delta modulator and demodulator |
-
1977
- 1977-07-19 JP JP52086905A patent/JPS6037656B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5421248A (en) | 1979-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006851A (en) | Analog-to-digital converting system | |
| JPS59100643A (ja) | 電話チャンネルのノイズレベル判定装置 | |
| US3072855A (en) | Interference removal device with revertive and progressive gating means for setting desired signal pattern | |
| CA1124404A (en) | Autocorrelation function factor generating method and circuitry therefor | |
| US5819209A (en) | Pitch period extracting apparatus of speech signal | |
| JPS5911293B2 (ja) | デジタルリトクチヨウセイカイロ | |
| US4229824A (en) | Method and apparatus for synchronizing electrical signals | |
| JPS6037656B2 (ja) | Δ−変調デ−タ圧伸方式 | |
| ATE16227T1 (de) | Dynamische verwuerfelung durch phasenwechsel. | |
| US4812987A (en) | Wave shaping circuit | |
| US4351032A (en) | Frequency sensing circuit | |
| JPS61133998A (ja) | 音声−音高変換装置 | |
| JPS63113366A (ja) | デユ−テイ判別装置 | |
| JPH01284015A (ja) | クロック位相設定回路 | |
| SU594595A1 (ru) | Устройство дл тактовой синхронизации с регенерацией дискретных сигналов | |
| JPS6211095Y2 (ja) | ||
| SU1451722A1 (ru) | Коррелометр | |
| SU853801A1 (ru) | Способ распознавани тональныхСигНАлОВ | |
| JPS61199348A (ja) | 非同期検出回路 | |
| JPS5669910A (en) | Level adjustor for pcm signal | |
| JPS59220818A (ja) | 信号発生装置 | |
| JPH10322732A (ja) | 周波数検出装置 | |
| JPS57106222A (en) | Decoding circuit | |
| JPS56128080A (en) | Transmission line distortion detection equipment | |
| JPS63143599A (ja) | 音声符号化器 |