JPS6037998B2 - 半導体記憶装置 - Google Patents

Description

【発明の詳細な説明】 この発明は電子計算機の半導体記憶装置に関するもので
ある。

さらに詳しくは、ページモードを行なえる半導体記憶素
子を用いた半導体記憶装置に関するものである。電子計
算機に用いられる半導体記憶装置の半導体記憶素子を収
容したパッケージは、従来ではアドレス情報数と同じ数
のアドレス入力ピンを持ち、１動作サイクルに１回で全
アドレス情報の入力を行なう全アドレス方式であった。
しかし、半導体記憶素子の高集積化により、パッケージ
当りのアドレス情報数が増えるためにアドレス入力ピン
数を増え、これがパッケージの大形化となり高密度実装
を阻止する傾向がでてきた。これを解決する為にアドレ
ス情報をロウアドレスとカラムアドレスの２つに分割し
、同一のアドレス入力ピンを使用して異なった時刻を入
力することにし、アドレス入力ピン数をアドレス情報数
より少なくしたパッケージのアドレスマルチプレクス方
式の半導体記憶素子が生産されるようになった。このア
ドレスマルチプレクス方式の半導体記憶素子では、１つ
の動作サイクル内にロウアドレスとカラムアドレスを２
度に分けて入力するノーマルモードの他に、前の動作サ
イクルと次の動作サイクルでロゥアドレスが一致してい
る場合は次の動作サイクルではロウアドレスの入力を省
略し、ｏウアドレスの入力時刻にカラムアドレスだけを
入力するページモードの２つを持つ半導体記憶素子があ
る。このページモードはロウアドレスの入力を省略して
いることからノーマルモードに対してアクセスタイム、
サイクルタイムを短縮できる利点がある。このためアド
レスマルチプレクス方式でページモードの可能な半導体
記憶素子を用いた半導体記憶装置ページモードで動作さ
せることにより半導体記憶装置のスループットを向上さ
せることが可能であり、このページモードを行なう為に
アドレス情報発生装置である演算装置からページモード
の指定信号をもらう方式が考えられる。しかし、半導体
記憶素子がダイナミックな動作を行なう素子の場合、リ
フレッシュ割込みがあり、この場合はページモードを中
断してリフレツシュ動作を実行しなければならず、これ
らの制御を演算装置で実施するのは困難である。本発明
は、上記のごとき従来技術の問題点を解決するためにな
されたものであり、演算装置からページモードを指定す
る信号をもらうことなく、リフレッシュ動作を必要とす
る半導体記憶素子を用いた半導体記憶装置におけるペー
ジモードの動作を制御することを目的とするものである
。本発明の特徴とするところは、アドレス情報を第１ア
ドレス情報群（ロゥアドレス）および第２アドレス情報
群（カラムァドレス）の２つに分割し、これらのアドレ
ス情報群を同一のアドレス入力ピンを使用し、位相をず
らして半導体記憶素子に入力するアドレスマルチプレク
ス方式の半導体記憶装置において、ページモードを半導
体記憶装置内で判別するために、前に実行したサイクル
の第１アドレス情報群を次のサイクルの受付制御時刻ま
で保持しておき、これを次のサイクルの第１情報群とを
比較することによりページモードの動作を指定する回路
と、リフレッシュ要求を検出したら前記ページモード指
定信号の発生を止める回路とを設けた点にある。次に本
発明の実施例につき図面を用いて説明する。第１図は本
発明の一実施例を示す半導体記憶装置のブロック図であ
る。半導体記憶装置２はアドレスレジスタ３、リフレツ
シュ発生回路４、アドレス選択回路５，５０、動作モー
ド判別回路６、受付制御回路７、タイミング回路８、半
導体記憶素子９、メモリレジスタ１０より構成される。
演算装置１から半導体記憶装置２に対して動作の要求を
行なう場合、アドレス情報１１をアドレスレジスタ３に
、動作要求信号１２を受付制御回路７に、書込み動作を
行なうか議出し動作を行なうかの指示をするＲ／Ｗ信号
１４をタイミング回路８に、書込み動作ならば書込み情
報１３をメモリレジスタ１０に送信する。半導体記憶装
置２では、演算装置１からの動作要求信号１２を受付け
て動作を実行していることを示すアクセフト信号２１を
受付制御回路７から、また読出し情報２２をメモリレジ
スタ１０からそれぞれ演算菱贋１に送信する。アドレス
レジスタ３には動作要求信号１２が入力されアドレス情
報１１をセットするトリガ信号として使用される。アド
レスレジス夕３からはセットされたアドレス情報のうち
、カラムアドレス３１としてアドレス選択回路５０、ロ
ゥアドレス３２としてアドレス選択回路５と動作モード
判別回路６に各々送信される。リフレッシュ発生回路４
ではリフレッシュ要求信号４２を発生し受付制御回路７
に、リフレッシュアドレス４１を発生しアドレス選択回
路５に各々送信する。受付制御回路７はリフレッシュ要
求信号４２、動作要求信号１２、次の動作受付け開始可
能時刻を示すタイミング信号８５が入力され、どちらの
要求信号を先に受付けるかの制御を行ない受付け状態を
示す動作指定信号７１ａを発生し、アドレス選択回路５
、動作モード判別回路６、タイミング回路８に各々送信
する。またタイミング発生開始時刻を示す動作指定信号
７１ｂをタイミング回路８に送る。また動作要求信号１
２を受付けた場合はアクセプト信号２１を演算装魔１に
送信する。アドレス選択回路５にはロウアドレス３２、
リフレッシュアドレス４１、動作指定信号７１ａが入力
され、動作指定信号７１ａで指定された方のアドレスを
選択しロウアドレス５１として出力しアドレス選択回路
５０に送信する。動作モード判別回路６にはロゥアドレ
ス３２、動作指定信号７１ａ、タイミング信号８４が入
力され、ページモードの動作を行なうかの判別をしてペ
ージモード信号６１を出力し、タイミング回路８に送信
する。タイミング回路８では前記ページモード信号６１
、動作指定信号７１ａ，ｂ，Ｒ／Ｗ信号１４が入力され
、議出し動作、書込み動作用のタイミングを通常の動作
モード又はページモードで発生、またリフレッシュ動作
用のタイミングで発生するもので、出力信号としてはラ
ス信号８１、カス信号８２、その他各種タイミング信号
８３〜８７を出力する。ラス信号８１は半導体記憶素子
９に入力され、アドレス情報５２のうちロウアドレス情
報を半導体記憶素子９にセットするトリガ信号として使
用される。カス信号８２は同じくアドレス情報５２のう
ちカラムアドレス情報を半導体記憶素子９にセットする
トリガ信号として使用される。タイミング信号８３は半
導体記憶素子９の動作モードを指定するチップセレクト
信号、ライト信号等で半導体記憶素子９の仕様に合わせ
て発生される。タイミング信号８４は動作モード判別回
路６に入力され、アドレス情報１１が前のサイクル時と
次のサイクル時で一致しているかの判別をするストロー
ブ信号として使用される。タイミング信号８５は受付制
御回路７に入力され、現在実行中の動作の終了と次の動
作の受付け開始を示すＢＵＳＹ信号として使用される。
タイミング信号８６はメモリレジスタ１０‘こ入力され
、書込み情報１３，１０１，議出し情報９１，２２のセ
ット、リセット及び送出時刻のコントロールを行なうも
のである。タイミング信号８７はアドレス選択回路５Ｍ
こ入力され、カラムアドレス３１とロウアドレス５１を
切替えて出力するための制御信号に使用する。アドレス
選択回路５０１こはカラムアドレス３１とロウアドレス
５１、タイミング信号８７が入力され、タイミング信号
８７に従ってロゥアドレス、カラムアドレスを出力して
アドレス情報５２を作成し、半導体記憶素子９に送信す
る。半導体記憶素子９には前記アドレス情報５２とラス
信号、カス信号８２、タイミング信号８３、書込み情報
１０１が入力され、タイミング信号８３で指定される動
作をアドレス情報５２で指定される半導体記憶素子のア
ドレスに実行する。講出し動作の場合、読出し情報９１
が出力されメモリレジスター０‘こ入力される。メモリ
レジスタ１０‘ま演算装置１から書込み情報１３を受信
し、また演算装置１に対し論出し情報２２を送信する。
またメモリレジスタ１‐０は半導体記憶素子９から議出
し情報９１を受信し、また半導体記憶素子９に対し書込
み情報１０１を送信する。次に動作モード判別回路６の
詳細図を第２図に示す。

アドレスレジスタ３より送信されるロウアドレス３２の
１つであるロウアドレス３２１は、そのままエクスクル
ーシブオアゲート６２１の１入力端子に入力すると共に
ィンバータ６０１、遅延素子６１１、ィンバ−夕９０２
を通して前記ヱクスクルーシブオアゲート６２１の他の
入力端子に入力される。ロウアドレス３２の全てのビッ
トに対して前記回路が設けられる。これらェクスクルー
シブオアゲート６２１〜６２ｎの出力信号はナンドゲー
ト６３１の入力端子に入力される。このナンドゲート６
３１の入力端子には動作指定信号７１ａが入力される。
ナンドゲート６３１の出力信号はエッジトリガフリツプ
フロツプ（以下エッジトリガＦＦと略す）６５１のトリ
ガ入力端子Ｔに入力すると共にインバータ６０５の入力
端子に入力され、インバータ６０５の出力信号はナソド
ゲート６３２の入力端子に入力される。前記ナンドゲー
ト６３２の入力端子には他のタイミング信号８４、リセ
ットベージ信号６６３が入力されている。このナンドゲ
ート６３２の出力信号はエッジトリガＦＦ６５１のＳ入
力端子に入力されている。ノアゲート６４１の入力端子
にはＧＮＲ信号６６２、リセットベージ信号６６３、動
作指定信号７１ａが入力され、出力信号はインバータ６
０６の入力端子に入力され、インバータ６０６の出力信
号はェッジトＩＪガＦＦ６５１のＲ入力端子に入力され
る。エッジトリガＦＦ６５１のＤ入力端子は接地され“
０”を示すＬレベルが与えられている。エッジトリガＦ
Ｆ６５１の１出力端子からはページモード信号６１が出
力されタイミング回路８に送られる。第４図は第１図に
示した本発明の一実施例である半導体記憶装置２の概略
動作を示すタイミングチャートである。

時亥Ｕｔ，，ｔ２，Ｗこ演算装置１より動作要求信号１
２が半導体記憶装置２の受付制御回路７に送信され、時
刻しでは半導体記憶装置２内のＩＪフレッシュ発生回路
４からリフレッシュ要求信号４２が受付制御回路７に送
信される場合を１例として示す。このときアドレス情報
１１のロウアドレス３２は時刻ら〜ｔ３のサイクルで同
じであるとする。まず時刻Ｌ‘こ動作要求信号１２が受
付制御回路７に送信されると、この時リフレッシュ要求
信号４２が送信されていないので、前記動作要求信号１
２が受付けられ、動作指定信号７１ａが立上げられ、ア
ドレス選択回路５、動作モード判別回路６、タイミング
回路８に送信される。

アドレス選択回路５では動作指定信号７１ａが送信され
てきたのでロウアドレス３２を選択し、ロウアドレス５
１としてアドレス選択回路５川こ送信する。動作モード
判別回路６では、動作指定信号７１ａが“１”になって
いるサイクルのロウアドレス３２について前のサイクル
と今度のサイクルで一致しているかをタイミング信号８
４の時刻で調べる。この場合、時刻ｔ，以前のロウアド
レス４１は“０”であり、ｔ，時は“１”であるので不
一致となり、ベージモ−ド信号６１は“０”で、これが
タイミング回路８に送信される。タイミング回路８では
、ページモード信号６１が“０”であるため、ロウアド
レスとカラムアドレスを必要とする動作モード用のタイ
ミングを発生する。すなわち、タイミング信号８７はロ
ウアドレスを選択する為の信号ａとカラムアドレスを選
択する為の信号ｂの２つを第４図に示す位相関係で発生
し、アドレス選択回路５川こ送信する。アドレス選択回
路５０ではロゥアドレス６１をタイミング信号８７ａで
通過させ、カラムアドレス３１をタイミング信号８７ｂ
で通過させ、それぞれアドレス情報５２として半導体記
憶素子９に送信する。またタイミング回路８ではラス信
号８１、カス信号８２を第４図に示す位相で立上げ半導
体記憶素子９に送信する。これらの信号は、半導体記憶
素子９に送られたアドレス情報５２の取込みに使用され
る。次にＬから始まった前のサイクルのラス信号８１が
立下る側の時刻ｔ２に、ｏウアドレス３２が前のサイク
ルと同じである動作要求信号１２が送信された場合につ
いて説明する。

まず受付制御回路７ではリフレッシュ要求信号４２が“
０”であることから、時刻らと同じように動作指定信号
７１ａを立上げ、アドレス選択回路５、動作モード判別
回路６、タイミング回路８に送信する。アドレス選択回
路５ではロゥアドレス３２が動作指定信号７１ａで選択
されロウアドレス５１としてアドレス選択回路５川こ送
信される。タイミング回路８では動作指定信号７１ｂが
立上った時に前のサイクルのラス信号８１が立下つてし
、ないことを確認してタイミング信号８４を発生し、動
作モード判別回路６に送信する。動作モード判別回路６
では動作指定信号７１ａが“１”になっているサイクル
のロウアドレス３２について、前のサイクルと今度のサ
イクルで一致しているかをタイミング信号８４の時刻で
調べる。この場合、時刻ｔ，でのロウアドレスと時亥比
２でのロウアドレス３２は“１’・で変っていないので
一致と判定され、ベージモ−ド信号６１が立上げられ、
タイミング回路８に送信される。タイミング回路８では
前のサイクルから“１”になっているラス信号８１のリ
セットを禁止し、ページモード用のタイミング信号８７
を発生する。前のサイクルのカス信号はリセットを禁止
しないので、サイクルが終了次第立下げられる。ページ
モード用のタイミング信号８７は、第４図に示すように
カラムアドレスだけを選択する信号ｂがロウアドレスも
選択するときの信号のように早い位相で立上げられてア
ドレス選択回路５０に送られこ カラムアドレス３１だ
けが選択され、アドレス情報５２として半導体記憶素子
９に送られる。すなわち時刻らのサイクルは時刻らのサ
イクルよりらだけ短かし、サイクルで実行される。また
タイミング回路８ではラス信号８１を“１”の状態に保
持すると共にカス信号８２を立上げて半導体記憶素子９
に送る。半導体記憶素子９では前のサイクルで指定され
たロウアドレスと今回送信されたカス信号８２で選択さ
れるアドレス情報５２のカラムァドレスで指定される番
地に対して動作を行なう。時刻ｔ３からの動作は時刻ｔ
２からの動作と同じである。次に時刻しでＩＪフレッシ
ュ要求信号４２が受付制御回路７に送られた場合につい
て説明する。

このときのりフレッシュアドレス４１は“０”とする。
リフレッシュ要求信号４２が受付けられると動作指定信
号７１ａは“０”に立下げられ、これがタイミング回路
８に送信されてリフレッシュサィクルのタイミング発生
を指示する。この時タイミング発生開始時刻は動作指定
信号７１ａと同じように受付制御回路７とタイミング回
路８を接続しているラインで伝送される動作指定信号７
１ｂで指定される。タイミング回路８ではリフレツシュ
サイクル用のタイミングを発生する。すなわちロウアド
レスだけを選択するタイミング信号８７ａをアドレス選
択回路５０１こ送り、アドレス選択回路５で動作指定信
号７１ａで選択されたりフレッシュアドレス４１がロウ
アドレス５１としてアドレス選択回路５０１こ送られた
ものをアドレス情報５２として半導体記憶素子９に送る
。またタイミング回路８では前のサイクルのラス信号８
１、カス信号８２が立下つた後ラス信号のみを立上げ、
半導体記憶素子９に返り、リフレッシュ動作を実行させ
る。次に第３図を用い、第２図に示た動作モード判別回
路６の動作について説明する。

時刻Ｔ２〜Ｔ４，Ｔ５〜Ｔ７，Ｔ８〜Ｔ，２はロウアド
レス３ ２ １〜３２ｎが変化していない場合を示す。
また時刻Ｔ，ｏはリフレッシュサイクルとする。時刻Ｔ
７は半導体記憶素子９のページモード時間の仕様値を超
えた時のサイクルとする。まず時亥巾，は半導体記憶装
置２が電源オンされてからの最初の動作とし、この時の
ロウアドレス３２１／３２ｎが初期値と一致している場
合とする。ェクスクルーシブオアゲート６２１〜６２ｎ
の出力はＨレベル、動作指定信号７１ａもＨレベルの為
、ナンドゲート６３１の出力はＬレベルとなり、これが
インバータ６０５で反転されＨレベルとなってナンドゲ
ート６３２の入力端子に加わる。ナンドゲート６３２の
他の入力端子にはタイミング信号８４が入力されている
が、この信号は前のサイクルが通常の動作でかつラス信
号が“０”になっていない場合にＨレベルとなるもので
、今回はその条件を満足していないためＬレベルとなっ
ている。またリセットベージ信号６６３もナンドゲート
６３２の入力端子に加銭つており、通常はＨレベルであ
り、ページモード信号６１が半導体記憶素子９のページ
モード許容時間の最大仕様を超える場合にＬレベルとな
るもので、今回はＨレベルである。この為ナンドゲート
６３２からはＨレベルの信号が出力され、エッジトリガ
ＦＦ６５１のＳ′入力端子に加わるので、エッジトリガ
ＦＦ６５１は状態が変らない。なお、このエッジトリガ
ＦＦのＲ入力の１つにＧＮＲ信号６６２がノアゲート６
４１、インバータ６０６を通って入力されており、半導
体記憶装置２の電源をオンしたときＧＮＲ信号６６２が
Ｌレベルとなり、リセットされるので、エッジトリガＦ
Ｆ６５１の１出力はＬレベルである。時刻Ｔ２で次の動
作要求が始まった場合、ロゥアドレス３２１〜３２ｎは
ＬとＴ，で異なる為、ナンドゲート６３１からはＨレベ
ルの信号が出力されるため、エッジトリガＦＦ６５１は
セットされず、ページモードにはならない。時刻Ｔ３で
はロウアドレス３２１〜３２ｎが時刻Ｔ２のときと同じ
である為、ェクスクルーシプオアゲート６２１〜６２ｎ
の出力がＨレベル、また動作指定信号７１ａもＨレベル
の為、ナンドゲート６３１の出力がＬレベルとなり、そ
れがインバータ６０５で反転され、Ｈレベルがナンドゲ
ート６３２の入力に加わる。この時、前のサイクルが通
常の動作でかつラス信号８１がリセットされていないの
で、夕イミング信号８４がＨレベルの信号となってナン
ドゲート６３２の入力に加わっている。このため、ナン
ドゲート６３２からはＨレベルの信号が出力されエッジ
トリガＦＦ６５１をセットし、ページモード信号６１は
Ｈレベルとなり、ページモードを指定する。時亥ＵＴ４
では、時刻Ｌと同じくページモード信号６１はＨレベル
が保持される。時亥ＵＴ５ではロウアドレス３２１〜３
２ｎが時刻Ｌと異なるので、ェクスクルーシプオアゲー
ト６２１〜６２ｎの出力がＬレベルとなり、ナンドゲー
ト６３１の出力はＨレベルとなってエッジトリガＦＦの
Ｔ入力に加わり、Ｄ入力のＨレベル信号をセットしてペ
ージモード信号６１はＬレベルとなる。時刻Ｌでは時刻
Ｔ３と同様な動作で、ページモード信号６１はＨレベル
となる。以下時亥中６〜Ｔ７の間は、ロウアドレス３２
１〜３２ｎが不変でページ動作を実行したとする。

時亥巾７でページモード信号６１が半導体記憶素子９の
ページモード許容時間の最大仕様を超えた為、リセット
ベージ信号６６３がＬレベルになるとナンドゲート６３
２の出力はＬレベルとならず、エッジトリガＦＦ６５１
のＳ′入力が加わらず、Ｒ入力に加わり、ページモード
信号６１はＬレベルとなる。時刻Ｔ８は時刻Ｔ２と同じ
動作を行なう。時刻ｔは時刻Ｔ３と同じである。時亥皿
，。でリフレツシュ要求信号４２が送信されると、ｏウ
アドレス３２１〜３２ｎは時刻Ｔ９と同じでェクスクル
ーシブオアゲート６２１〜６２ｎの出力はＨレベルとな
るが、動作指定信号７１はリフレッシュサイクルでＬレ
ベルとなっているので、ナンドゲート６３１の出力はＨ
レベルとなり、これがエッジトリガＦＦ６５１のＴ入力
に加わってページモード信号６１をＬレベルにする。時
刻Ｔ，．では時亥中，。とロウアドレス３２１〜３２ｎ
が一致し、また動作指定信号７１ａもリフレツシュサィ
クルでない通常の動作サイクルなのでＨレベルとなり、
ナンドゲート６３１の出力はＬレベルとなり、これをィ
ンバータ６０５で反転したＨレベルの信号がナンドゲー
ト６３２に加わる。この時、前のサイクルはリフレッシ
ュサィクルであったため、タイミング信号８４がＨレベ
ルとなっている。このため、ナンドゲート６３２の出力
はＬレベルとならず、エッジトリガＦＦ６５１はセット
されず、ページモ−ド信号６１はＬレベルが保持される
。時刻Ｔ，２は時刻ｔと同じ動作を行なう。以上述べた
ように、本発明によれば、リフレッシュ動作を必要とす
る半導体記憶素子を用いた半導体記憶装置をページモー
ドで動作させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す半導体記憶装置のブロ
ック図を示す。 第２図は本発明の一実施例を示す半導体記憶装置内の動
作モード判別回路を示し、第３図は前記動作モード判別
回路の動作を表わすタイミングチャートである。第４図
は第１図に示した半導体記憶装置の動作を表わすタイミ
ングチャートを示す。１・・・演算装置、２・・・半導
体記憶装置、３・・・アドレスレジスタ、４…リフレッ
シュ発生回路、５，５０・・・アドレス選択回路、６・
・・動作モード判別回路、７・・・受付制御回路、８・
・・タイミング回路、９・・・半導体記憶素子、１０・
・・メモリレジスタ、３１…力ラムアドレス、３２，５
１…ロウアドレス、６１・・・ページモード信号。 第１図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １ アドレス情報を第１アドレス情報群および第２アド
   レス情報群の２つに分割し、これらのアドレス情報群を
   同一のアドレス入力ピンを使用し、位相をずらしてリフ
   レツシユ動作を必要とする半導体記憶素子に入力するア
   ドレスマルチプレクス方式の半導体記憶装置において、
   前の動作サイクルの第１アドレス情報群をその次の動作
   サイクルまで保持する保持回路と、現動作サイクルの第
   １アドレス情報群と前記保持回路によつて保持されてい
   る前の動作サイクルの第１アドレス情報群とを比較する
   比較回路と、当該比較回路において前記比較が一致した
   ら、現動作サイクルにおける第１アドレス情報群の半導
   体記憶素子への入力を省略し、第２アドレス情報群だけ
   を半導体記憶素子へ入力するページモードを指定する信
   号を発生する回路と、リフレツシユ要求を発生する回路
   と、現動作サイクルにおいて前記リフレツシユ要求発生
   回路からのリフレツシユ要求を検出したら前記ページモ
   ード指定信号の発生を止める回路とを設けたことを特徴
   とする半導体記憶装置。