JPS60380A - 移動目標検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、有限ヒツト数の受信信号を用いて固定目標の
消去を行い、移動目標を検出するレーダ装置の移動目標
検出回路（Ｍｏｖｉｎｇ　Ｔａｒｇｅｔ　Ｉｎｄｉｃａ
−ｔｏｒ　；　以下ＭＴ１回路と称す）に関するもので
ある。

従来この種の装置として、第１図に示すものがあった。

図は、Ｎ＋１ヒツトの受信信号を用いてを８段縦続接続
したＮ重のフィルタと、スイッチ（２９及び除算器ので
構成される。なお、図中太線で示す矢印は複素信号を表
わす。

次に動作について説明する。レーダの受信機（図示せず
）で受信され、位相検波された受信ビデオの複素信号Ｅ
ｉ（ｔ）は、遅延回路Ｃｌ１ｌで１送信周期遅延され、
符号を反転された後、加算器（功で次の送信周期（次の
ヒツト）の受信信号と加算される。

この回路をＮ段通った後、除算器＠て入出力の振１回路
では、Ｎ＋１ヒツトの入力が終るまでは固定目標が消去
されないため、Ｎ＋１ヒツトの入力が終った時点でスイ
ッチ（２１）がゲート・パルス（Ｇ、Ｐ）により接にさ
れ、信号が出力される。

移動目標からの受信信号は、目標の移動によるドツプラ
偏移を受けており、位相検波さ４ｔた信号Ｅｉ（りは、
振幅Ａと〜う周波数ωにより次式で表わされる。

Ｅｉ（す＝Ａ−ｅＪ”　・・・・・・・・・・・・・・
・・−・・・・・・・（１）また、遅延回路（１１）は
ｚ−１で表わされるため、１重フィルタ叫の伝達関数Ｈ
１（Ｚ）は Ｈｌ　（Ｚ）　＝　１−　Ｚ　’　−＝−１−−−−−
−−−（２）となり、この（２）式で表わされる１重フ
イルりＱＯ）をＮ段縦続接続したときの伝達関数ＨＮ（
Ｚ）　＋よＨＮ（Ｚ）　＝　（１−Ｚ　”）Ｎ、・・・
・・・・・・・・・・・・・・・・・・・・（３）とな
る。

また、遅延回路Ｑｌｌは、送信周期Ｔの遅延を行うため
、 ｚ　＝ｅ３ｃａＴ　・・・・・・・・・・・・・・・・
・・・・・・・・（４）で表わされ、第１図に示すＭＴ
１回庁各の出力Ｅｏ（ｔ）は、８重フィルタの出力を除
算器ので一に除算Ｎ した値であるから、 臥′）′７°Ｅｉ　（ｔ　）”ＨＮ（Ｚ）となる。

このとき、出力の振幅ＩＥ０１は １Ｅｏｌ　＝＝　Ａ−ｌｓｉｎ匹ＩＮ・・・・・・・・
・・・・・・・・・・・・・・・・（６）となり、固定
目標（ω＝０）は消去され、移動目標（ドツプラ周波数
ω）は出力される。

また、（６）式のωＴに対する出力振幅ＩＥ０１を第２
図に示す。ＭＴＩ回路の周波数特性は、フィルタの段数
によって変化し、段数Ｎが大きくなるほど（多重フィル
タにするほど）固定目標の消去性能は良くなる。

従来のＭＴＩ回路は以上のように構成されているので、
固定目標の消去性能を良くするため多重ＭＴＩ回路を構
成するには、同一構成の回路（１重フィルタ）を多数縦
続接続する必要があった。

この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、従来の１重フィルタと同等の規
模の遅延回路と加算器により構成される１組のフィルタ
の前に乗算器を設け、乗算係数をヒツト毎に制御して該
係数と受信信号とを乗算し、これを上記フィルタに入力
するようにすることにより、任意のヒツト数Ｎ＋１に対
するＮ重のフィルタが１組のフィルタで構成可能となり
、小型で安価な、しかも上記乗算係数を切り換えること
により、任意の段数相当のＭＴＩ回路に切り換えること
のできるＭＴ１回路を提供することを目的としている。

以下、この発明の一実施例を図について説明する。

第３図において、（１）は乗算器、（２）は乗算器（１
）の乗算係数及び除算器■の除算係数を発生する係数発
生回路、（１１）は信号を１送信周期だけ遅延させる遅
延回路、Ｏ２は乗算器（１）からの信号と遅延回路αυ
からの信号を加算する加算器であり、上記遅延回路ＯＢ
及び加算器（１２）により１組のフィルタ（１０１が構
成されている。（２１）はフィルタ処理の終った時点で
信号を出力するためのスイッチ、＠は入出力の信号振幅
を揃えるための除算器である。なお、図中太線で示す矢
印は複素信号を表わす。

次に動作について説明する。初期状態では、遅延回路（
１１＋の内容は１０＃にしておく。受信ビデオの複素信
号Ｅｉ（りは、乗算器（１）で、係数発生回路（２）に
よりＭ１１回路の段数Ｎに従って、ヒツト毎に発生され
る係数とヒツト毎に乗算される。加算器０ｚては乗算器
（１）から送られる信号と遅延回路（１１）から送られ
る信号との加算を行い、この信号は遅延回路圓で再び送
信周期の遅延を受ける。Ｎ＋１ヒツト分の上記の処理が
終った時点で、ゲート・パルス（Ｇ−Ｐ）によりスイッ
チ＋２１）は接にされ、該処理の終った信号は、係数発
生回路（２）でフィルタ段数Ｎに従って、入出力の信号
の振幅を揃えるために発生される除算係数により、除算
器ので除算されで出力される。

ここで、係数発生回路（２）で発生される乗算係数をｋ
ｎ（ｎ：ヒツト番号、１．２，３．−・°−Ｎ＋１　）
とすると、該乗算係数ｋｎは （１−Ｘ）Ｎ−ｋＮ＋１十ｋＮＸ十ｋＮ−ＩＸ２＋　・
・・・・・・・・・・ｋ２ｘゞ−１十ｋｌＸＮ　・・・
・・・・・・・・・（７）で表わされる値とする。例と
して、 Ｎ重１（１重ＭＴＩ　）　：　ｋ、＝−１、ｋ、＝１Ｎ
、２（２重ＭＴＩ）：にに１＋　ｋｔ＝　２　、　ｋ、
＝　ＩＮ＝３　（３重ＭＴＩ　）　：　ｋ、＝−ｊ　、
　ｋ、＝＝３　、　ｋ３＝−３。

ｋ４＝１ Ｎ−＝４（４重ＭＴＩ　）　：　ｋ、＝ｌ　、　ｋ、＝
−４、ｋ３−＝５　。

ｋ４＝−４、ｋ、＝＝　１ である。

ある。

このとき、本実施例によるＭＴＩ回路の出力勤（【）は 十ｋＮＺ　’　十ｋＮ−１−８） となり、（５）式で表わされる従来方式のＭＴ１回路と
同じ出力が得られることとなる。

このような本実施例装置では、係数発生回路でヒツト毎
に乗算器の乗算係数を制御し、任意のヒツト数Ｎ＋１に
対するＮ重の消去フィルタを１組のフィルタで構成可能
としたので、多重フィルタの機能を有するＭＴ１回路を
非常に小型で安価にすることができる。またそのフィル
タの段数を任意に制御できるので、例えはフェーズドア
レイレーダ装置において、上方からのクラッタ等の少な
い反射波に対しては段数を少なく、枦方向／Ｊ）らのク
ラッタ等を多く含む反射波に対しては段数を多くして、
１つのＭＴＩ回路でそのフィルタ性能を適宜に変化させ
ることができる。

なお、上記実施例では、入出力の振幅を揃えるため、除
算器■を有する例を示したが、係数発生回路（２）で発
生する乗算係数を、ｋ　ｎ、ｆ４　とすることにより、
除算器輯）を省くことができる。このとき、回路がディ
ジタルで構成されている場合は切り捨てによる誤差が生
じるが、ビットの成長によるオーバーフローが生じない
ため、回路の演算ビット数を少なくできる利点もあり、
小型化の効果が太きい。

以上のように、この発明によれば、従来、１重フィルタ
を多段に縦続接続して構成されていた多重フィルタを、
乗算器、係数発生回路及び従来の１重フィルタに相当す
る規模の１組のフィルタにより構成可能としたので、回
路が小型、安価にてきる効果がある。また、係数発生回
路で発生する係数を変化させることにより、任意の段数
相当のＭＴ１回路が１組のフィルタで構成できる効果が
ある。

【図面の簡単な説明】

第１図は、従来のＭＴ１回路の構成図、第２図は、ＭＴ
Ｉ回路の周波数特性を示す図、第３図は、本発明の一実
施例によるＭＴＩ回路の構成図である。 （１）・・・乗算器、（２）・・・係数発生回路、Ｏト
・・フィルタ、０ト・・遅延回路、Ｏ２・・・加算器 なお、図中、同一符号は同一、又は相当部分を示す。 代理人　大　岩　増　雄 ５６

Claims (1)

【特許請求の範囲】
1. （１）有限ヒツト数の受信信号を用いて固定目標の消去
   を行い移動目標を検出するレーダ装置の移動目標検出回
   路において、１重フィルタを８段縦続接続した８重フィ
   ルタの伝達関数の各係数をヒツト毎に発生する係数発生
   回路と、各ヒツト毎の受信信号と上記係数発生回路の出
   力とを乗算する乗算器と、該乗算器の出力を一万の入力
   とする加算器及びこの加算器の出力を１送信周期だけ遅
   延させその出力を上記加算器の他の入力とする遅延回路
   からなり固定目標からの受信信号を消去するための１組
   のフィルタとを備え、任意のヒツト数Ｎ＋１に対するＮ
   重の固定目標消去フィルタが構成可能であることを特徴
   とする移動目標検出回路。