JPS6039985B2 - 電子回路の欠陥の自動的検査方法及び装置 - Google Patents

電子回路の欠陥の自動的検査方法及び装置

Info

Publication number
JPS6039985B2
JPS6039985B2 JP52019781A JP1978177A JPS6039985B2 JP S6039985 B2 JPS6039985 B2 JP S6039985B2 JP 52019781 A JP52019781 A JP 52019781A JP 1978177 A JP1978177 A JP 1978177A JP S6039985 B2 JPS6039985 B2 JP S6039985B2
Authority
JP
Japan
Prior art keywords
defect
inspection
defects
test
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52019781A
Other languages
English (en)
Other versions
JPS52104253A (en
Inventor
ルツツ・ピ−・ヘンケルズ
ルネ・エム・ハ−ス
アラン・レヴイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genrad Inc
Original Assignee
Genrad Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genrad Inc filed Critical Genrad Inc
Publication of JPS52104253A publication Critical patent/JPS52104253A/ja
Publication of JPS6039985B2 publication Critical patent/JPS6039985B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明は「集積回路やロジック回路板等における欠陥の
自動検出の改良に関する。 さらに詳しくは、オンライン欠陥シミュレーションを可
能ならしめる方法、及び、全体のシステム中の一要素と
してミニコンピュータを使用して、アナログ/デジタル
あるいはその複合ロジック回路板ユニットにおける欠陥
を迅速かつ自動的に診断する方法及び装置に関するもの
である。〔従来の技術〕 共同発明者であるハースとへンケルズの著したlEEE
中間会議(lEEEIntercon)1974のlE
EE予稿集における“オンラインシミュレーションを用
いた欠陥の自動検出”と題された論文、及びそれと関連
した独自特許公報(offenleg肌gsschri
ft)2441486号(米国特許出願第443153
号及び第58353叫号)、並びに本譲受人であるジェ
ネラル1ラジオ・カンパニー(蛇neraIRadio
Co.)、現在のジェンラド。 インコーポレーテツド(Q凪adInc.)の1973
王12月1日に改訂された1973手4自発行のマニュ
アル“CAPS 肌・・…・CAPS装備の1792テ
ストシステムの操作マニュアル”には、欠陥の自動検出
のためのオンラインシミュレーションを採用した方法及
び装置が開示されている。 このシミュレーションは、与えられた被検査回路板劉ち
ユニット(UnitUnderTest−UUT)の診
断に必要とする完全な欠陥点集(笹ultdictio
naひ−以下辞書と称す)のほんの一部のみを生成する
ものであり、全体の診断システムの一部分として、即ち
小量のこ次ストレージのみを持ったミニコンピュータを
基本とした自動化試験システム全体の診断テクニックあ
るいは方法において、計算ステップのようにして使用さ
れるものである。これによれば、モデル化された欠陥と
“厳密な整合”をすることで単純な欠陥を正確に診断で
き、一方欠陥状態の“部分的な整′舎”に対してはヒュ
ーリスティックな技法が適用されて、高精度の診断がな
される。かかる特許及びCAPSのマニュアルの技術は
、回路ユニットのモデル化された欠陥の部分的欠陥辞書
を用意して電子的に検索可能な応答としてストアし;回
路をオンライン試験器にセットし;試験された回路の応
答を異状のない回路の応答と比較して相異を検出し「相
異が検出されれば欠陥を表示し;相異がない場合は異状
のないものとしてその回路を通過させ;検出された相異
に応じて書き込まれている部分的欠陥辞書から考えられ
る欠陥のリストを抜き出し;試験での特定の欠陥をオン
ラインでシミュレートし;そしてその欠陥回路の応答と
シミュレートされた欠陥の応答とを比較し、試験下にあ
る回路ユニットの欠陥診断を行うことからなる。考えら
れる欠陥メカニズムをオンラインシミュレーションして
ロジック欠陥を自動的に診断することを加えて「このよ
うなシステムは、自動欠陥検出の操作を補足するために
、コンピュータガイドされた(Conputer則jd
ed)検査を採用してもよく、そこでは欠陥の性質に関
するいかなる仮定もないこ、不良信号をその根源まで追
跡することによって欠陥を分離する。本発明は、特にこ
のようなガイドされた検査の領域での改良に関するもの
であり、後述するように“知恵”あるいは“賢さ”を伴
う新規かつ改良された方法及び装置を提供するものであ
るので、前記文献に記載され、従って本明細書で参照さ
れているシステム全体の説明及び図面の詳細を繰り返す
必要はないと考えられる。 当該技術分野における熟練者であれば、このような繰り
返しの必要ないこ本発明を容易に評価するであろう。そ
してこのような繰り返いま本発明の新規性に何ら寄与す
るものではなく、しかも本発明の記述を不明瞭にしかね
ない。〔発明の解消しようとする問題点〕 上記した形式の装置においては、デジタルプリント回路
板の製造欠陥を診断するために、2つの方法が利用され
ている。 即ち欠陥辞書によるアプローチと、コンピュータガイド
された検査による欠陥個所の追跡(トラッキング)であ
る。各々の方法は大きな利点を実証し、かつ欠陥診断の
ための強力な自動装置として具体化されている。しかし
同時に各方法は、沢山のMSIやLSIのチップを含む
複合回路の欠陥を見つけ出すときに特に著しい弱点を持
っている。特に、欠陥辞書は1本のICピンに対する欠
陥には正確でないことが多い。この場合の検査は、数個
の複合回路板ユニットでの1つの欠陥を追跡するために
、10〜18分を要することがいまいまある。本発明に
よれば、後でより詳しく述べる如く、両方の方法の利点
を組み合わせ、かつ他に多くの新規なコストを低減する
特長を組み込んだ新しい診断方法が提供される。そして
この診断方法では、アナログ/デジタル回路をも含めて
、如何なるタイプのデジタル回路板の、また1つのIC
回路接続点に関する欠陥をも、1〜2分で正しく指摘可
能である、“賢い検査”とも云うべき診断を行うもので
ある。欠陥辞書によるアプローチ欠陥辞書によるアプロ
ーチの主な利点の1つは、診断に要するスピードである
。 スピード‘ま回路の大きさや複雑さと無関係であり、オ
ペレータの干渉ないこ何秒かのうちに欠陥が診断される
。このアプローチは、高い可視性を有する回路坂上で、
即ちIC毎に1又はそれ以上の外部出力ピンが出ている
回路坂上で特に有効であることを実証した。この可視性
は大体、試験用具として“〈ぎの台(ICのピンとの接
触夕−ミナルが突出している取付具)”(Bed−of
−岬船)を用いることによってのみ実行される。このよ
うな装置は、例えば次の刊行物に記述されている。即ち
、ァーネスト。ティ・コリンズ(ErnestT.Co
ilins)著“公正試験ーデジタルロジツクモジュー
ルのための試験プログラムのコンピュータ援助設計シス
テム”1973王ウエスコン・プロフェッショナル。プ
ログラム(WesconPro企ssjonaIPro
幻am)第io回会議、およびロバート・ェム1マクラ
−(RoはrtM.McClure)著“小型主コンピ
ュータを用いたデジタルロジックの欠陥シミュレーショ
ン”会報(Proceedings)−第9回設計自動
化作業($h Design Automation
Workshop)1972年。 前述した自動オンライン欠陥シミュレーションは、試験
プログラムの全部の長さもこわたって、試験下にあるユ
ニット(UUT)からの応答と欠陥のある回路のシミュ
レートされた応答とを比較して診断解析を行う点におい
て、充分に改良されている。 しかしながら、この改良された段階においてさえも、こ
の種の技術に固有の限界を完全には解決できない。 即ち欠陥辞書によるアプローチを用いる診断システムは
、試験下のユニット上のIC回路接続点(node)の
内部状態を知ることができないので、し‘まいよ、欠陥
を1つのICピンに至るまで解析できないことがある。
例えば4つの入力ピン1,2,304と1つの出力ピン
5を有する単純なナンドゲートが、次の如くこのような
固有の弱点を示す。出力ピン5における論理値だけ観察
することによっては、該欠陥辞書は次の5つの欠陥、即
ち、ピン5が高、ピンーが低、ピン2が低、ピン3が低
、ピン4が低に、それぞれ固定してしまっている欠陥の
間の区別ができない。 従って、このような単純なICについてさえ、若しその
出力が高に固定しているときには、最終的な診断の中に
5つものIC接続点をリストしなければならない。もし
、オペレータが考えられる短絡を調べるため、フ。IJ
ント回路上を1回辿るのに約2分を要するとすれば、こ
の装置が5つの接続点を識別するのにわずか5秒を要す
るのみであったとしても、当該ナンドゲートの欠陥を正
確に指摘するには10分を要する。このように、欠陥辞
書による貧弱な解析は経済的でない。この貧弱な解析力
に加えてtさらに「この欠陥辞書は、与えられた回路坂
上での欠陥の組み合わせに対処することができない。 改良されたオンラインシミュレーションテクニックを用
いてさえも、全く識別できない幾つかの静的な、また多
くの動的な欠陥が常に存在する。例えば前記したCAP
S皿システムでは「 大体においてト10の固のIC回
路板において、そのすべての製造欠陥の約95%は3つ
以内のIC接続点で正確に診断されてしまう。しかしこ
のことはト回路設定の試験性(企stability)
(デービツド−シユナイダ−(DavidSchnei
der)著“自動試験のためのロジック板の設計”エレ
クトロニクス(Electronics)1974年7
月25日)によれば、特に可榛視の低い論理回路の数セ
クションにとってより悪いことである。 コンピュータガイドされた検査によるアプ。 ーチこのような問題のため、多くのユーザーは、前記し
たような、コンピュータガイドされた検査、即ち欠陥の
追跡(トラッキング)によるアプローチを採用している
。このアプローチはt例えばt最初に記した刊行物や、
あるいはェフ。デビツド・パッチ(F.DavidPa
にh)池著の“ロジックアセンブリのリアルタイム診断
”(1970年の欠陥検出および診断に関する討議、リ
ハィ・ユニバーシティ・ペンシルベニア、1970)、
およびノエル。ピィ。ライオンズ(Noe! P.Ly
ons)著“欠陥追跡、デジタルロジックのための汎用
欠陥分離手順”(lEEE I974年ィンタ−コンフ
ァレンス・セッション40)に記述されている。この検
査は、どんな内部のIC接続点でも調べられるので、あ
る種の希なフィードバック状態を除いて、1つのに接続
点の欠陥に至るまで正しく指摘できる。しかしながら、
この検査の主たる不利益として、検査されなければなら
ないポイントの数がいましば膨大であるためにスピード
が遅いということ、及び、オペレータの介入が必要とさ
れる範囲が多いためにエラーの可能性が高いということ
がある。コンピュータガイドされた検査のこれらの主た
る不利益及び利点は、欠陥辞書によるアプローチの不利
益及び利点と全く正反対である。従って、これら2つの
アプローチの良好な結合は、診断のためのより強力な道
具を創り出す。〔問題点を解決するための手段〕 そこで、欠陥辞書によるアプローチとコンピュータガイ
ドされた検査によるアプローチの各々に固有の問題を解
決するため、本発明では、これら2つの利点を自動的に
リンクすることにより〜両アプローチの利点を持つ新規
な技術を提供している。 本発明の、予測に基づきコンピュータガイドされた“賢
い”検査は、次のような特徴を有している。{a} 欠
陥診断の時間がコンピュータガイドされた検査によるも
のの3〜4分の1つに短縮される‘b)1つのIC接続
点に至るまでの欠陥の正確な診断{c} 試験プログラ
ム生成プロセスの副産物としての自動的編成{d} 低
い必要記憶容量 本発明の、予測に基づきコンピュータガイドされた検査
は、さらに、テスト下のユニットの欠陥状態に基づき欠
陥個所の予測を与えるために、上託した最初の刊行物に
詳細に説明されている部分的欠陥辞書を使用している。 しかしエッジコネクタ(外部出力)から欠陥状態を辿り
戻るのに代えて、本発明では、欠陥が予測された点を検
査するようにとオペレー外こ対し自動的に指示する。そ
れ故本発明は、その1つの目的として、基本的なコンピ
ュータガイドされた検査に“情報(intemgenc
e)”即ち、予測から決定された、テストのためのユー
ザーのスターテイングポイント、ジヤンピングポイント
及びィン・ライン相互作用を加味した前記特性の.欠陥
の自動的検出のための新規かつ改良した方法及び装置を
提供するものである。本発明の他の目的は、その一要素
としてミニコンピュータの能力を利用し、高度の熟練者
を必要としないでも、複雑な回路の欠陥診断を迅速、正
確かつ自動的に可能ならしめる新規な方法と装置を提供
することである。 本発明のその他の目的は以下において説明されるであろ
うし「また特許請求の範囲に詳細に記述されている。 しかし概略的には、本発明の方法は、特定の回路ユニッ
トを試験すること;その結果から欠陥の予測をすること
;検査をその予測されたポイントに指向し、もしそこに
欠陥がある場合は、そこからその欠陥を追跡(トラッキ
ング)し、あるいはより正確な予測をし;欠陥ポイント
を予測することと欠陥ポイントを追跡することとの組み
合わせを使用して、最終的に一つのICピンあるいは回
路接続点等まで欠陥を分離させるように検査する。その
詳細は次述する。本発明の技術の基礎となす原理は、入
力ゲートに17、電子カワンタIC53、シフトレジス
タに32、及び複数の出力バスドラィバIC25、IC
37、IC59およびIC71を示している第1図を参
照して、まず従釆のトラッキングバック検査方法を復習
することによってよりよく理解されるであろう。 IC17.6(IC17のピン3)とiC32.8(I
C32のピン8)の間が開放していると仮定する。 従来のトラツキング検査方法によってこの欠陥を発見す
るためには、バスドライバ、74161カウンタおよび
74164シフトレジスタを通って外部出力5班から辿
って戻らなければならない。欠陥がエッジコネクタから
戻って3つ目の論理素子にあるこの簡単な場合であって
も、オペレータは、次の検査手順に示されるように、そ
の欠陥を分離するためには21のポイントを検査しなけ
ればならない。5江;テスト620に於いて不良/欠点
センサーピン/5がからトラッキングバック開始検査I
C25.3:テスト620に於いて不良検査IC25.
1;良検査IC25.2:長 検査IC37.1;良 検査IC37.2;良 検査IC59.1;良 検査IC59.2;良 検査IC71.1字テスト620に於いて不良検査IC
53.1:良検査IC53.2;良 検査IC53.3;良 検査IC53.4:良 検査IC53.5;良 検査IC53.6;テスト250に於いて不良検査IC
32.1;良検査IC32.2;良 検査IC32.8:テスト70に於いて不良検査IC1
7.1:良検査IC17.2:良 検査IC17.3;良 検査IC32.8;テスト70に於いて不良/最終診断
ポイントを確認本発明の、予測に基づく検査によればL
診断は欠陥辞書を引くことによって開始される。 典型的にはこの辞書引きは、考えられる欠陥位置の数個
所の予測を与える。例えば上記の例においては、IC5
3.01C32.&IC17.1、IC17.2、及び
ICi7.3はすべて欠陥の可能性のある位鷹として引
用される。しかしこの情報をオペレータに表示する代わ
りに、本発明では、テストする回路板の接続点の値が異
常のない回路板の接続点の値と一致しないポイントを発
見するまで、これらの予測ポイントを検査するようにオ
ベレ−外こ指示する。そしてそのようなポイントから、
欠陥ある接続点を確認するために追跡、即ちバックトラ
ッキングが行われる。上記した例においては、その検査
手順は次のようになる。5班;テスト620に於いて不
良/欠陥センサーヒ。 ン検査IC53.6:テスト250に於いて不良/欠陥
辞書検索点検査IC32.1;良 検査IC32.2;良 検査IC32.8;テスト70に於いて不良検査IC1
7.1;良検査IC17.2:良 検査IC17.3:良 検査IC32.8:テスト701こ於いて不良/最終診
断ポイント確認検査された最初のポイントは、“不良”
であった。 云い換えれば、その点における論理値は、回路板試験プ
ログラムのすべての試験において良好な回路値と整合し
なかったと云うことである。従って、欠陥はその接続点
あるいはその接続点から戻る経略上になければならない
。この部分から検査手順は、コンピュータガイドされた
トラッキングによる検査の検査手順と同じである。しか
しながら、欠陥辞書の予測ポイントから開始することに
より、この簡単な例においてさえも「検査されるべきポ
イントの数は21から8へと著しく低減された。 検査されるべきポイントの数が少ないので、時間の節約
に加えて、誤った検査によるエラーの可能性が減少する
。このように、この予測に基づく検査は、トラッキング
による検査よりも迅速であるばかりでなく、オペレータ
のエラーが少ないためにより正確である。さらにも最終
的な診断を行うために予測に基づく検査に使用されるァ
ルゴリズムはトラッキングによる検査のそれと同じであ
るので、この診断装置は、極〈まれな非同期のフィード
バックループによる欠陥を除いて、常に欠陥を1つのI
Cピンあるいは回路接続点まで分離する。トラツキング
による検査と同様にーこの予測に基づくコンピュータガ
イドされた検査は、試験プログラムを評価するために使
用する欠陥モデルとは別個のものである。テスト下にあ
るユニットが試験プログラムに失格したときはいつでも
、欠陥辞書によるサーチが開始される。不良回路板の通
常の態様と一切の整合もまた亜整合もないという特別の
場合には、本発明のオペレーションは自動的に標準のコ
ンピュータガイドされたトラッキングによる検査に戻る
。製造上代表的な、欠陥が複数ある場合については、本
発明の予測テクニックが、いくつかの理由によって、好
結果をもたらすことが見出されている。即ち経済的には
圧倒的に多くの場合に、あるテストプログラムにおいて
、複数の欠陥があっても1度には1つづつしか検知され
ないということが示されているからである。従って欠陥
辞書は、まずテストプログラムにおいて最初の欠陥をも
たらす欠陥位置を予測することになる。検査によってそ
の欠陥が指摘され、修理がなされた後、その回路板は再
びテストされ、次の欠陥が診断される。この手順は、す
べての欠陥が除去されてその回路板がテストを通過する
迄続けられる。なお、もしいくつかの欠陥が互いに強く
相互作用して「それらの欠陥が独立している時には示す
ことのない欠陥を示している場合、欠陥辞書により指示
された検査ポイントのいずれもが欠陥のある接続点には
ないという最悪の場合が生じることがある。このような
ことが生じた場合には、本発明の予測に基づく検査は、
これらのポイントを再検査することを避けるために、欠
陥がなかった通路についての情報を保持しながら、再び
欠陥あるエッジのコネコクタ−から戻って自動的に追跡
(トラッキング)を行う。しかしながらすべての場合に
おいて、この予測に基づく検査の操作手順は、そのオペ
レータにとって全く平明なものである。 オペレータが行う作業は、ビデオ端末上に表示されたI
Cピンにブローブセンサ(針状の検査器末端)を接触さ
せて、フットスイッチを押すことだけである。複合ロジ
ック回路の自動あるいは半自動診断を実行するどのよう
なシステムも、ある程度の準備のためのコストがかかる
。 しかし幸運なことに、CAPSテストの作成、評価及び
診断のソフトウェアシステムの一部である本発明の“賢
い検査”の場合〜接続点状態のデータ及び欠陥辞書の蓄
積は、テストの作成と評価プロセスの副産物として自動
的に行われる。従って、テストを行う者が効果的なテス
トプランをうまく作った後には「 この装置は即座に「
自動的に回路を診断できる状態となる。そして予測に
基づく検査は、デジタル回路の診断のための効果的な解
決策を提供する。 しかしなからト大量生産される場合については「依然と
して考慮すべきいくつかの問題点がある。例えば、回路
の最も普通の欠陥モードを取り扱う場合においてt本発
明の診断装置をどの程度能率的にできるかということで
ある。しかして本発明の“賢い検査”は、予測に基づく
欠陥辞書の使用の他にもいくつかの新規な特徴を取り入
れている。それらはさらに診断能力を高め、かつ複合さ
れたアナログ/デジタル回路および異種の論理素子が混
合された種類の回路板の自動的な取り扱いを可能にする
。本発明の、ユーザーによってプログラムされる予測は
、テストを行う者が特定の欠陥状態に基づいてチェック
すべきポイントを明らかにすることを可能とする。 例えば第1図の回路の場合、IC17.3とIC32.
8の間の結合が、おうおうにして不良な接触を作り従っ
て頻繁に欠陥の原因となるジャンパーにより行われてい
ると仮定する。テスト専門家は、ほんの1行でこのこと
を簡単かつ迅速にこの診断システムに加えることができ
る。従って、その回路が特定のテストにおいてセンサ5
花上で欠陥を生じている時は、常に本発明の装置はオペ
レータに対し、最初にそのジャンパー結合点を検査する
ことを指示することになる。この例における検査手順は
次の如くである。5が;テスト620に於いて不良/欠
陥センサーピン検査IC32.8:テスト70に於いて
不良/ユーザーのプログラムされた開始ポイント検査I
C17.1:良 検査IC17.2;良 検査IC17.3;良 検査IC32.8:テスト70に於いて不良/最終診断
ポイント確認このようなユーザーがプログラムした検査
開始ポイントの多くは、与えられた回路形式ごとにその
診断データに加えることができ、その欠陥状態に応じて
、これらの状態の最も普通の原因が即座にチェックでき
る。 本発明の装置は熟練したオペレータの経験を記憶してお
けるので、複雑な回路を効率的に診断することは、テス
ト下にある回路と馴染んだ従業員に依存することはもは
やない。かくして製品テスト設備は、従業員の変更にか
かわらずに一貫した一定の高いレベルを維持することが
できる。ユーザーによってプログラムされる予測という
特徴を有する本発明の適用における他の重要な点は、コ
ンピュータガイドされた検査によって、アナログテスト
の欠陥を通してのみわかるデジタル回路の欠陥の自動的
な診断ができるようにすることである。例えば、デジタ
ル/アナログ(D/A)コンバータを駆動しており、該
コンバータの出力のみがテスト者に直接観測可能なデジ
タル回路を考える。コンバータへの入力を決定するデジ
タルロジックが比較的複雑であるとすると、コンバータ
の出力で検知される欠陥は、多分にコンバータの回路の
中のデジタル部分での欠陥によるものである。もし、テ
ストを行う者がデジタル入力の部分において検査を飛び
越して行うよう、開始ポイントをプログラムしたとする
と、本発明の装置はD/Aコンバータのアナログテスト
が欠陥を示すときであっても、自動的にこれらのデジタ
ル入力をチェックすることになる。続いてこの装置は、
デジタル回路における欠陥を診断することになる。D/
Aコンバータのすべての入力が良好であるときのみ、こ
の装置はD/Aコンバータが欠陥の原因であることを示
すことになる。このようにして、本発明の診断装置は、
複合されたアナログ/デジタル回路坂上の多くの欠陥を
自動的に険出すように容易にプログラムできる。欠陥を
分離するために設けられたすべての自動化装置にもかか
わらず、オペレータが検査したいポイントを特定し、こ
れらのポイントからのデータを本発明の装置に解析させ
ることを交互に行って、オペレータ自身が検査をガイド
することが場合によって望ましい。 “賢い検査”を行うためのこの装置は、オペレータにオ
ンラインで、即ち回路板がテストされる時点で欠陥の検
出を指摘することを許容する。オベレ−外まこれを、検
査を希望するポイントのICの名称及びピン番号とをタ
イプ入力することにより行う。オペレータがそのポイン
トを検査してから、本発明の装置はそのポイントが良か
不良かをオペレータに伝える。この情報を得た後、オペ
レータは他のポイントを指示するか、あるいはボタンを
タッチすることによりコンピュータガイドされる検査の
完全な制御へと戻すことができる。このような操作モー
ド‘こより検査されたすべてのポイントは、最終的な診
断を行うのに使用される。もし、どのような欠陥接続点
でもこれによって検査されると、本発明の装置は、これ
らの接続点への入力をチェックする。もしこれらの入力
が良好であると、この装置は、オペレータの指示したポ
イントにおける欠陥を診断する。さもなければ、装置は
標準のトラッキングによって欠陥の根源まで辿り戻る。
オペレータの操作モー日こよるこのようなオンライン予
測は、オペレータがどこに欠陥があるかということにつ
いて卓越した知見を持ち、装置にこのオペレータの予測
を確かめさせたいときに最も有用である。 そしてもしそれがどの回路板においても繰り返されるも
のであるならば、オベレ−夕はこの予測ポイントを永久
的にプログラムできる。そうして装置はそれ以後、この
予測を自動的に検査する。最後に、本発明の“賢い検査
”は、検査されるポイントの論理素子の種類(fami
ly;以下ファミリと云う)に応じて、自動的にそのブ
ローブセンサの関値を変える能力を備えてもよい。 かくして0それは、TTL、MOS及びCMOSなどの
組み合わせを用いたような複合ロジック回路板上の異な
ったフアミリの各々に対して論理値0および1のレベル
を認識できるようになる。回路の各接続点におけるフア
ミリの決定は、テストの作成及び評価プロセスの一部と
して自動的になされ、テストを行う者は、各接続点ごと
にブローブセンサの閥値を決定する労力を省くことがで
きる。またテスト時においては、オペレーションのモー
ド‘こかかわらずこの検査上の閥値が自動的に切り換わ
ることは、ブローブセンサにオペレータのエラーを誘う
物理的なスイッチを設ける必要性をなくする。 従って完全に不可視である混合ロジックの回路板の場合
でも、オペレータは、あたかもそれが単一のロジックフ
アミリ‘こよるデジタル回路であるかの如く容易に問題
を解決することができる。〔実施例〕 さて次に、一般された自動欠陥検出(AFL)モードの
テストについて説明する。 例えば、前記したCAPS肌装置において実行された第
2図のシステムフロツクダイヤグラムとフローチヤート
を参照すると、第2図のSTARTあるいはAFLボタ
ンの使用は、フローチャート〔A〕への移行を行うこと
になる。もしAFLが使用可能にされると、後述のよう
に「回路板のテストは〔B〕においてシステムに外部的
に又は周辺的に結合された回路板に行われる。もし、A
FLが使用可能にされない場合は、AFLは使用されず
、ガイドされた検査モードへの移行がチェックされる。
テストはテスト回路板を含むモジュールにより、〔B〕
において実行される。 これは前記ハ−ス及びへンケルの刊行物及び参考の特許
に記述された通りである。もし初めにSTARTボタン
が押され〔A〕に達すると、テストは自動的に「〔C〕
で欠陥に対応すべき予測された欠陥を欠陥辞書から引き
ながら、モジュール(AFLI)において開始される。
このような欠陥の数を変数FIで示す。このときAFL
の初期の転送リミットが、
〔0〕と〔H〕において、開
始ポイントをガイドされた検査に転送しあるいはしない
ように、もしくはAFLシミュレーションを継続するよ
うに使用される。もし欠陥の数(FI)が初期の下限(
IL)より少ない場合(即ちFI<IL)には、ガイド
された検査に開始ポイントを転送することが〔D〕で指
示される。しかし転送の前に、まずプリント中間診断(
print inにrmediatediag肌sis
)の状態が〔E〕においてチェックされる。もしこれが
オンであれば、関連する欠陥がAFLPRBモジュール
〔F〕よって表示される。これらの中間的欠陥がプリン
トされてもされなくても、ガイドされた検査によって使
用される開始ポイントは、該ガイドされた検査に転送さ
れる前にAFLPRBモジュ−ルにより〔G〕において
準備される。しかし他方において、初期の欠陥の数(P
I)が初期の上限値(W)より多いときは、開始ポイン
ト〔H〕の準備ないこ、ガイドされた検査への直接転送
が行われる。しかしながら、これらの転送リミットのい
ずれもがガイドされた検査への転送を生じさせないとき
は、AFLシミュレーション〔J〕がモジュールAFL
SIMにより実行される。 次にモジュールAFL2が、このシミュレーションの結
果を基に欠陥の数を分類する(FFはAFL2によって
受けられた欠陥の数)。もし、欠陥の数が最終的な下限
値(FL)より少なく、その欠陥が欠陥オペレーション
U〕と正確に整合すると、最終的診断が〔K〕でプリン
トされ、全テストプロセスが再開される。分類された欠
陥の数が〔L〕における最終的な上限値(FU)より多
い場合は、開始ポイントなしのガイドされた検査への直
接転送がなされる。もし最終のリミットチェックが両方
とも否定的であると、開始ポイントをガイドされた欠陥
に移行するシーケンス〔E,F,G〕が実行される。初
期AFL(第2図〔C〕)では、辞書引きはモジュ−ル
AFLIにより実行される。この辞書引きはOUT(テ
スト下にある装置又はユニット〔deviceorun
itundertest〕)からの2つのデータ、即ち
欠陥テスト番号と欠陥ベクトルを用いる。これはつまり
、欠陥が最初に生じたテストプログラムステップと、そ
のテストにおいて欠陥とされたドライバー/センサーの
リストである。準備された欠陥辞書が次に用いられる。
この辞書は、モデル化された各々の欠陥がどのようにし
て検出されるかについてのデータを持ち、ステップ番号
と欠陥ベクトルによって構成されている。そしてテスト
時には、OUTの欠陥テストのための欠陥辞書の中の内
容が抜き出される。DUTの欠陥ベクトルと整合する欠
陥ベクトルの内容だけが、前記CAPS肌刊行物に説明
されているように、DUTの欠陥の考えられる原因とし
て考慮される。云い換えれば、欠陥辞書引きは、欠陥D
UTと同じステップ及び方法でのシミュレーションによ
り欠陥となるような、モデル化された欠陥を引き出すこ
とである。 このプロセスは、特定のOUTの欠陥について考えられ
る欠陥の数を、数百あるいは数千から10あるいはそれ
以下に低減せるように作用するものである。ある場合に
は、このポイントにおける解析は全く良好である−つま
り、考えられる欠陥の数は、違った欠陥は違った方法で
明らかになるという事実によって小さい。他の場合には
、OUTがテストプログラムの中で早期に欠陥となった
り、あるいは回路板からの出力が殆ど明らかでなく、そ
のような解析が貧弱な場合には、考えられる欠陥の数を
4・さくするためにAFLシミュレーションを必要とす
る。AFLシミュレーションプロセスは、欠陥シミュレ
ーションとよく類似している。欠陥はOUTのシミュレ
ーションモデルに取り込まれ、欠陥DUTのオペレーシ
ョンがシミユレートされる。準備の間に、欠陥辞書モデ
ルのシミュレーションが、欠陥検出の目的のために良好
な(欠陥のない)回路のシミュレーションに対して比較
される。そして欠陥モデルのシミュレーションは、DU
Tの実際の欠陥オペレーションに対して比較される。も
し欠陥モデルのシミュレーョンがDUTオペレーション
と整合すると、モデル化された欠陥は実際のDUT欠陥
に対応しているものとして確認される。そのモデルのシ
ミュレーションが欠陥DUTと正確に整合しない欠陥で
あるときは、それはOUT欠陥に対して単独で原因とな
っているものではない。AFLプロセスがモデル毎に1
つの欠陥を取り込んでいる一方で、1つのDUTに2つ
、3つあるいはそれ以上の実際の欠陥が存在し得るから
である。従って1つのモデル化された欠陥が、そのまま
欠陥DUT上に現れるとしても、ある場合にそのDUT
オペレーションと整合しないこともあり得る。 このことは、1つ又はそれ以上の付加的欠陥によるもの
であり、これらは追加の欠陥テストの一因ともなり、ま
た最初の欠陥の状況を変形する。さらに整合の不一致は
、非論理的な欠陥によるものでもある。これはDUTに
ランダムかつ子頻り不可能な作動を生じさせるような欠
陥である。このカテゴリーの例としては、早い発振の原
因となるィンバータを横切るショート、あるいは閥値電
圧状態を左右する過負荷を生じさせるショートがある。
AFLシミュレーションは、モデル化された欠陥がDU
T欠陥に対応する可能性を計測するという洗練されたテ
クニックを用いる。 このテクニックを用いた結果、次の3つのタイプの診断
のうちの1つが得られる。即ち、“確認”(verif
ied)、“確認したが他の部分にもある”(verm
ed butoびe岱)及び“多分”(probabl
e)の3つである。“確認”は、モデル化された欠陥が
、OUT欠陥オペレーションと正確に整合したことを示
す。“確認したが他の部分にもある”は、良好なOUT
に関するモデル化された欠陥が欠陥DUTの下位位置に
あることを示す。これは、その診断において示された欠
陥はDUT上にあるが、1つ又はそれ以上の付加的な欠
陥があることを示す。これらの余分の欠陥は、当座の診
断された欠陥が除去された後にのみ診断される。“多分
”は、モデル化された欠陥はOUT欠陥の下位位置には
ないが、その欠陥は“多分”存在することを示す。本発
明によれば、最初の辞書引きの後、即ちAFLシミュレ
ーションの後に、ガイドされた検査に移ることが望まし
い。 最初の辞書引きの後に明らかになった欠陥の種類の数が
小さいとき、これらの欠陥をガイドされた検査をもって
チェックすることは、AFLミユレーションを続けるよ
りも早い。即ち、AFLシミュレーションによって欠陥
の数をいまるよりも、ガイドされた検査によって指示さ
れた欠陥の種類を検査し、それによりどこに実際の欠陥
が存在するかを決定するのである。本発明は、試験下に
ある欠陥の種類に基づいて、各々の種類の欠陥から1つ
の回路接続点を選択することにより、ガイドされた検査
に対し最初にどこを検査すればよいかを指示する。ここ
で欠陥の種類とは、DUTの外部の状態から観察された
ときには区別できない1つあるいはそれ以上の個々の欠
陥(論理値が0に固定、1に固定、他のピソへの短絡)
のグループである。ガイドされた検査は1つの欠陥の種
類に含まれたピンのどの1つについても調べることがで
きるけれども、調べる時には単一のポイントが示されな
ければならない。そしてそのポイントは、その欠陥の種
類のうちどれか1つの欠陥でも存在すれば不良となるも
のである。そのような指示が行われた時、検査は最初に
、示されたポイントを調べる。そのようなポイントが不
良であったとすると、ガイドされた検査は、その不良ポ
イントから出発して、欠陥を分離する通常のモード‘こ
従う。このことは、前記したような欠陥を生じている外
部出力からのバックトラック即ち追跡を含む通常のガイ
ドされた検査の開始手順に比較して大きな利点である。
このように、ガイドされた検査は欠陥のある区域に即座
に飛越艮0ちジャンプを行うよう理知的(jntell
lgently)に指示されて、検査のための多くの時
間を節約する。 前出の刊行物に詳述されているような自動欠陥検出シス
テムの背景について説明したところで、本発明の方法を
用いて達成できる適用例を示すことが適切であろう。 より詳細については、共同出願人であるハース及びへン
ケルの“スマートな検査−新規な診断器具”(ナショナ
ル・エレクトロニック・/ぐツケージング・アンド・プ
ロダクション.コンフアレンス(仇e Nationa
l ElectronicPackagngandPr
oductionConference)及び前記ウェ
スコン(WESCON)、1975王6月)による論文
を参照されたい。まず最初に、基本的な、アルゴリズム
的に素直なアプローチの使用を選択することができる。 欠陥を生じている外部出力から出発して、検査は通常、
ロジックゲートの出力は不良だが、すべてのゲ山ト入力
が良であるポイントにくるまで、不良な回路接続点から
不良な回路援線点へと、後戻りする方向へと辿る。辿り
着いたところが回路板上の欠陥のポイントである。第3
図は、欠陥を生じている外部出力“A”から辿り戻って
、検査のアルゴリズムが接続点2′をチェックし、それ
が良であった場合に接続点3′を調べるようにしている
ことを示している。接続点3′に不良を、接続点4′.
5′は良であることを発見したので、接続点3′に欠陥
があると診断できる。すべての場合においてアルゴリズ
ムが作動することを確実にするため、フィードバックル
ープを取り扱うための準備がされる。 1度フィードバックループが入った場合、そのループか
らのすべての考えられる脱出通路が検査されるまで、診
断が行われないことが重要である。 簡単なラッチの例が、一般的問題を示しつつ第4図に与
えられている。接続点1′(欠陥を生じている外部出力
“A”に対応)、2′及び3′を見ると、もしフィード
バック検出機構がないと、ァルゴリズムは次に、接続点
4′において調べを行おうとする。それゆえ同じ2つの
接続点を繰り返して検査する無限ループが入ってしまう
。他方、もしフィードバック検出機構が、接続点3′が
チェックされた後に欠陥を診断しようと試みたとすると
、トラッキングによる検査は、すべての脱出通路が検査
されていないことから、正しくない診断を発生すること
になる。正確な実行は、接続点4′,5′及び6′を検
査することを要求し、それにより接続点5′において正
しい診断がなされる。このテクニックを一般的なフィー
ドバック問題に広げることは、基本的なコンピュータで
ガイドされたトラツキング検査のアルゴリズムが、本当
の欠陥を診断できるということを保証する。基本的な検
査アルゴリズムは、それを基礎としてさらなる検査シス
テムを構成するための重要なものであることが明らかで
あろう。 使用される“ブラックボックス”は、プローブの内部の
作動や、特定のUUTのいずれの詳細にも関係づけられ
る必要がない。ユーザーは、正確な診断を保証するため
には、検査すべき接続点に関する検査上の指示に従うだ
けでよい。逆に、卓越したユーザーにとっては、拡張し
た能力を容易に付加できる。これは、ユーザーはその基
本アルゴリズム及びそのユーザーのアクションによって
アルゴリズムがどのように影響されるかを容易に理解で
き、またその基本アルゴリズムは、ユーザーの試みが失
敗に終わったときに戻るべきポイントを常に提供してい
るためである。基本アルゴリズムのみを実行することに
よる主たる欠点は、複雑なUUT、即ち外部の入力と出
力の間に多くのロジックのレベルをもっているようなU
UTで明白になる。 カウンタあるいはシフトレジスタのような複合ICから
成るUUTの場合、ロジックレベル当り4あるいは5の
接続点を検査することはまれなことではない。外部出力
から欠陥点までに6あるいはそれ以上のロジックレベル
が与えられている場合、ある欠陥を生じているUUTの
ために検査すべき個々の接続点の数は30以上にものぼ
る。よって、付加的な能力を実行する場合の最も重要な
特徴は、検査すべき後続点の数を低減することである。
前述した如く、開始ポイントは、検査に対して理知的に
作り出すことができる。 基本システムに付加できる最初の能力は、前記した如く
、回路板の内部へとプローブを導くための開始ポイント
を与える欠陥辞書引きの使用である。その量も単純な実
行において、欠陥辞書は、テストプ。グラムにおける最
初の欠陥テストの欠陥位置と、そのテストにおいて欠陥
を生ずる外部出力の特徴に関連する。従って、UUTが
欠陥を生ずるとき、UUTと同じ欠陥のテストにおいて
この最初の欠陥の原因となりうる辞書中のすべての欠陥
は、同じ特徴をもって検査のために送られる。検査では
次に、最初の開始ポイントが選択され、それが検査され
る。もしこのポイントが良好であるときは、検査は次に
選択された開始ポイントへと進む。不良ポイントが検知
されるとすぐに、システムは基本的なトラッキングモ−
ド‘こ入り、欠陥が検出されるまで、その不良ポイント
からの追跡即ちバックトラッキングにより、通常のオペ
レーションを続行する。どの開始ポイントも不良でない
ときは、基本モードがとられ、欠陥を生じている外部出
力から通常のバックトラッキングが再開される。この能
力の特徴は、第5図に示されている。テストプログラム
は、最後のテストステップにおける外部出力〔A〕の欠
陥が、接続点1′又は2′が欠陥あるときのみ生ずるよ
うに書かれうる。従ってもしUUTがこのテストステッ
プ〔A〕が不良であることにより欠陥を生ずれば、プロ
ーブは最初に接続点1′をチェックできる。もしそれが
不良であれば、トラッキングはそのポイントから続行さ
れる。さもなくば、トラツキングは〔A〕から続行され
る。もし1′が不良であれば、辞書引きによって少なく
とも2つ、多くは5つの検査ポイントを節約できたこと
になる。欠陥辞書自体は、前記したように、モデルに挿
入された適当な欠陥で良好な回路板をシミュレートする
ことにより、または既知の良好な回路板に欠陥を実際に
物理的に挿入することにより作り出される(ヘンケルと
ハースの“ハードウェアシミュレーションまたはソフト
ウエアシユミユレーションーデジタルテストのための両
テクニックの比較”、伍EEプロシーディングスオブザ
19751SCASを見よ)。 前に指摘したように、欠陥辞書による開始ポイントアプ
ローチの主たる限界は、特定の場合にモデル化された(
あるいは挿入された)欠陥は、すべての考えられるUU
Tの欠陥の組み合わせを適切にカバーできないことであ
る。この場合、欠陥辞書中にはUUTの欠陥に対応する
ものがなく、あるいは最悪の場合、異なった欠陥を指示
するようになる。ユーザーはこの能力を使うためには、
この欠陥辞書と、指示された開始ポイントの概念のみを
理解すればよい。 設計者も同様に、開始ポイントがあるかどうかだけを確
かめながらこの能力を簡単に実行でき、もしあればどこ
が不良かを決定できる。1度辿り戻る点、即ちバックト
ラック開始点を決定すれば、このシステムは残りの検査
手順のため、基本モード‘こスリップバックする。 本発明はまた、ユーザーにより作成された理知的な開始
ポイントを導入するためのオプションを提供する。基本
的にはこれらの開始ポイントは欠陥辞書による開始ポイ
ントと同様の方法で機能するが、しかしいくつかの利点
を持つ。第一に、ユーザーは2、3の選択された欠陥の
みが開始ポイントを正当化すると考えるであろうし、そ
の情報の殆どが無駄である完全な欠陥辞書を作成するこ
とを希望しない。第二に、欠陥辞書によるアプローチは
、すべての欠陥が等しい可能性を有すると見倣す。 これは例えば、第6図のIC2及び複数の連続するアン
プを含む回路のような実際のUUTに対しては正しくな
い。欠陥辞書によるアプローチが、ある欠陥状態を検査
するために接続点1′を選択するとしても、ユーザーは
接続点2′を最初に見ることを好むかもしれない。この
理由は、IC2(回路板に挿入するときに容易にダメー
ジを受ける壊れ易いデバイス)の出力における欠陥は接
続点1′における欠陥と同様な態様でUUTを欠陥させ
得るが、この欠陥はICIの欠陥よりも1の音も生じや
すいからである。第三に、ユーザーはパターンを見る大
きな能力を持ち、欠陥状態に対してより複雑な整合基準
を作成する。 ユーザーがUUTの最初の欠陥テストとユーザーの提供
したテスト番号の間の代数関係(=、く、>、≠、≧、
≦)のためのチェックを設定できるようにして整合テク
ニックを実行することは、欠陥のある出力のベクトルと
ユーザーの提供したベクトルとの間のセットオペレーシ
ョン、例えば下方セット(subset)、上方セット
(superset)、等価セット、交叉「非交叉など
の実行することと同様に容易である。この能力を使用す
るためにはユーザーは、開始ポイント位置「テストステ
ップ番号、欠陥出力ベクトル整合情報を記述するコマン
ドを含むテキストファイルをどう作成するかを知るのみ
でよい。 設計を実行することはすでに開始ポイントを取り扱うた
めのメカニズムを含んでおり、従って設計に順次必要と
されることは、増大した整合能力を取り扱う能力である
。最後に注意すべきこととして、殆どの実行時において
、欠陥辞書の開始ポイントの前にユーザーの開始ポイン
トが用いられるべきであるということである。何となれ
ば、ユーザーは自分のしていることに充分な理由を持っ
ていると見倣されるからである。本発明の方法はまた、
オプションに柔軟性がある。 このことは、ユーザーに対し〜検査手順の間でのあるポ
イントにおいて、次にプローブにユーザ−の望む接続点
を検査させることを可能にする。第7図に示したゲート
に対する直列のアンプ及びこれと並列のアンプの接続に
おいて、プローフが接続点1′に不良を発見したとする
と、コンピュータにガイドされるのみでは次にそれは常
に接続点2′を検査しようとする。 ユーザーはしかしながら、接続点3′を検査することが
より効率的であることに気付くであろう。このことは特
に接続点4に欠陥がある場合に云える。このような飛越
、即ちジャンプポイントは、開始ポイントと同様にして
説明される。 即ち、もし指示された接続点が良好な場合は、システム
は、不良は接続点が検知される迄、あるいはチェックさ
れるべきジャンプポイントがもはや存在しなくなる迄、
まず最初に追加のジャンプポイントを検査しつつチェッ
クする。いずれの場合においても、基本のアルゴリズム
は「他のジャンプポイントが検知され、又は最終診断が
行われる迄に再入力される。この能力を使用するために
ユーザーは、ジャンプするポイント、およびジャンプさ
れるポイント、及びジャンプを実行(euecute)
するための条件(通常はジャンプするポイントの欠陥テ
ストステップと比較される)を示すコマンドのテキスト
ファイルを作成しなければならない。ジャンプポイント
を実行するために設計者は、アルゴリズムに、検査すべ
き次の接続点を選び出させる前に、プローブが現在係合
している接続点からジャンプするポイントが存在するか
どうかを決定する必要があるだけである。本発明のさら
に他のオプションは、次に検査する接続点に関して予感
あるいは霊感を信頼するュ−ザ一に対し、オンライン操
作を可能ならしめ0る。 提供されるものは本質的にジャンプポイントに関する能
力であるが、ファイルからの自動的なものではなく「“
要求”に基づくものである。本発明の拡張性の故に、設
計者が実行を希望する事はトューザーにコントロールを
行わせ〜ランクダムな多くのポイントを検査させ、そし
て発見された情報を使用するために基本のアルゴリズム
を許容する形で基本のトラッキングにコントロールを戻
すメカニズムである。これを行うためにシステムは、ユ
ーザーがコントロールを行った場合についての記憶を行
うだけでよい。しかしそれは「ユーザーが検査した各々
の不良な後続点の最新の記録を保持しなければならない
。そしてユーザーがコントロールを返したときには「ユ
ーザーの発見した最終の不良ポイントから、あるいは有
効な情報が何ら集められなかった場合には中断されたと
ころから検査を継続しなければならない。従ってこの能
力を効果的に使用するためには、ユーザーは、コントロ
ールを戻したときに基本の検査メカニズムがトラッキン
グを論理的に始めることのできるように検査するポイン
トを要求するようト訓練されなければならない。〔発明
の効果〕 以上を概括すれば、本発明の方法「 システム、テクニ
ック及び発明の概念は、前記刊行物に詳述された如くに
してこの分野の熟練者にとって容易に実行可能である。 そして基本的には検査区域について知性を取り込むこと
についての発見と応用を含む。これによりアナログ/デ
ジタル及び混合したロジック回路板の迅速な自動診断の
新しい方法を提供し、益々複雑かつ高度化された論理回
路の効率的な修理を可能にする。特に本発明は、次のよ
うな時間とコストの節約の面で高い利益を持つ、強力な
コンピュータガイドされた検査システムを提供する。‘
1)欠陥辞書をベースとした欠陥位置の予測は、エッジ
コネクタから逆のぼるのではなく、欠陥位置あるいはそ
の近くで検査を自動的に開始することをオペレータに許
容する。 このテクニックは、高いスピードでの欠陥辞書引き方法
と、検査テクニックの高精度(単一接続点)欠陥分離能
力を組み合わせている。同時に、それはテスト下にある
回路の欠陥の性質に関して偽装をすることがない。{2
} 特定の欠陥モードの検査のためにユーザーがプログ
ラムする開始ポイント。 これは特定の回路の最も通常の欠陥モードの取り扱いに
おいてシステムを最適化させる。さらにそれは、アナロ
グテストの欠陥に基づいて、内部回路へのコンピュータ
ガイドされた検査を許容する。{3} 熟練したユーザ
ーが回路中の検査ポイントを特定でき、一方システムが
該検査した接続点からのデータを最終診断を行うために
分析できるようにする完全な操作モード。 検査されているロジックのタイプに基づいてプローブの
閥値を高及び低に自動的に切り換え、不馴れなオベレー
外こよっても混合ロジック回路板のエラーのない検査を
行うことを許容する。本発明の原理に従って検査に加え
られた“知性”即ち開始ポイント、ジャンプポイント及
びオンライン操作は、特定のテスト状態に対して汎用診
断テストシステム(前記CAPS肌マニュアルおよび刊
行物に記述された如く)を合わせることをユーザーに可
能ならしめ、よって高度の人と機械の共生を可能にする
。 またデジタルでのアナログ欠陥の検出はユニークな特徴
である。即ちトァナログとデジタルの両者のコンポーネ
ントを持った回路板は、アナログ欠陥のデジタル的原因
という診断で解析できる。ユーザーの指示した開始ポイ
ントの1つが不良である場合、前出の検査アルゴリズム
は、デジタル的原因のトラツキングを開始できる。もし
何らデジタル的な問題が発見されなければ、デジタル欠
陥の可能性は除去され、システムは自動的にマニュアル
モードのオペレーションに接続する。このオペレーショ
ンによってtより包括的な2周目のアナログテスト手順
を提供できる。(上記マニュアルに記述された如く)。
ミニコンピュータあるいは同様のシステムと周辺的およ
び相互作用的に共働する本発明の装置及び方法の概念の
範囲内で、さらにこれ以上の変更が当業者にとって可能
である。このことは前記特許請求の範囲に記載された本
発明の精神と範囲内で考慮される。
【図面の簡単な説明】
第1図は本発明によりテストされる電子回路のフロック
ダィヤグラム、第2図は本発明の好適形式のブロックダ
イヤグラムとフローチャート、第3図から第了図は種々
の回路とテストポイントのフロツクダイヤグラムである
。 Fコ‘9ヱ・ f『ぬ3 工コ吻4. F『舷8 f予奴a F『‘Q6 F池Z

Claims (1)

  1. 【特許請求の範囲】 1 外部出力から追跡して欠陥を検査するアルゴリズム
    に従つて回路接続点のコンピユータでガイドされた検査
    を行うための方法であつて、 コンピユータガイドされ
    た検査を行う通常の操作と同様にテストを行うユニツト
    を接続し;該ユニツトの回路接続点との接触によりコン
    ピユータガイドされた検査を行い;欠陥辞書に貯蔵され
    た情報を用いて該ユニツトにある最も欠陥が起きやすい
    回路内部の接続点を予測し;欠陥のある外部接続点の検
    出により前記通常の追跡を行うコンピユータガイドされ
    た検査を中断し;予測した回路内部の接続点を連続的に
    選択して検査し;これら予測された接続点が回路内部の
    欠陥ある接続点であることが判明しない場合に検査を前
    記追跡を行うコンピユータガイドされた検査に復帰させ
    ること、とから成る電子回路の欠陥の自動的検査方法。 2 前記欠陥辞書に貯蔵された情報が、オンライン操作
    により得られる特許請求の範囲第1項記載の方法。 3 ユニツト上で最も欠陥が起きやすい回路内部の接続
    点が開始ポイントとして予め定められ、選択されて連続
    的に検査される特許請求の範囲第1項記載の方法。 4 前記予め定められた接続点の検査からのデータが最
    終的な欠陥診断のために解析される特許請求の範囲第3
    項記載の方法。 5 回路内部で検査を飛び越して行うジヤンプポイント
    が、ユニツト上の欠陥の起きにくい接続点と、より欠陥
    の起きやすい接続点との間で選択され、検査は選択され
    たジヤンプポイントである、より欠陥の起きやすい接続
    点において行われる特許請求の範囲第1項記載の方法。 6 検査は閾値を用いて行われ、該閾値は検査されてい
    る回路の論理素子の種類に合致させるため高及び/低の
    電圧の間で切り換えられる特許請求の範囲第1項記載の
    方法。7 ユニツトの外部出力から追跡して欠陥を検査
    するアルゴリズムに従つてテストを行う回路ユニツトの
    回路接続点を効果的に検査するためのガイドされたプロ
    ーブを設けた自動オンラインコンピユータ援助欠陥診断
    システムと組み合わせられる回路の欠陥の自動的検査装
    置であつて、テストされる外部回路ユニツトをシステム
    に結合する装置と、通常の追跡による欠陥接続点の検査
    に従つて前記システムのコントロールのもとに前記回路
    ユニツトの回路接続点のガイドされた検査を行う装置と
    、ユニツトの欠陥の生じている外部接続点の検出に基づ
    いてこの通常の検査を中断しユニツト中の予測された内
    部の欠陥ある接続点を選択し連続して検査する装置と、
    これらのポイントが内部の欠陥ある接続点であると判明
    しない場合に検査を前記通常の追跡を行うガイドされた
    検査に復帰させる装置とを有する電子回路の欠陥の自動
    的検査装置。 8 前記予測された内部の欠陥ある接続点に関する情報
    を貯蔵するための装置と、ユニツトのこれらの接続点に
    接触するプローブのガイドをコントロールするため上記
    情報を検索する装置とを設けた特許請求の範囲第7項記
    載の装置。 9 通常のガイドされた検査の中断に基づいてプローブ
    を最も欠陥が起きやすい接続点を示している予め選択さ
    れた開始ポイントにガイドするための装置を設けた特許
    請求の範囲第8項記載の装置。 10 オンライン欠陥シミユレーシヨンから前記開始ポ
    イントを選択するための装置を設けた特許請求の範囲第
    9項記載の装置。 11 通常のガイドされた検査の中断に基づいてプロー
    ブを最も欠陥の起きにくい接続点と、より欠陥の起きや
    すい接続点との間で選択されたジヤンプポイントにガイ
    ドするための装置を設けた特許請求の範囲第8項記載の
    装置。
JP52019781A 1976-02-24 1977-02-24 電子回路の欠陥の自動的検査方法及び装置 Expired JPS6039985B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66082476A 1976-02-24 1976-02-24
US660824 1976-02-24

Publications (2)

Publication Number Publication Date
JPS52104253A JPS52104253A (en) 1977-09-01
JPS6039985B2 true JPS6039985B2 (ja) 1985-09-09

Family

ID=24651117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52019781A Expired JPS6039985B2 (ja) 1976-02-24 1977-02-24 電子回路の欠陥の自動的検査方法及び装置

Country Status (4)

Country Link
JP (1) JPS6039985B2 (ja)
CA (1) CA1079860A (ja)
DE (1) DE2707600C2 (ja)
GB (1) GB1554363A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4709366A (en) * 1985-07-29 1987-11-24 John Fluke Mfg. Co., Inc. Computer assisted fault isolation in circuit board testing

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2261566B1 (ja) * 1974-02-19 1978-01-27 Gen Radio Co

Also Published As

Publication number Publication date
DE2707600C2 (de) 1986-03-13
DE2707600A1 (de) 1977-08-25
GB1554363A (en) 1979-10-17
JPS52104253A (en) 1977-09-01
CA1079860A (en) 1980-06-17

Similar Documents

Publication Publication Date Title
US4242751A (en) Automatic fault-probing method and apparatus for checking electrical circuits and the like
US4709366A (en) Computer assisted fault isolation in circuit board testing
US5253255A (en) Scan mechanism for monitoring the state of internal signals of a VLSI microprocessor chip
US6324665B1 (en) Event based fault diagnosis
KR100989084B1 (ko) 제어 장치
US5633812A (en) Fault simulation of testing for board circuit failures
US6785855B2 (en) Implementation of an assertion check in ATPG models
US6883115B2 (en) LSI diagnostic system and method of diagnosing LSI
US20020170000A1 (en) Test and on-board programming station
US7039843B2 (en) Modeling custom scan flops in level sensitive scan design
JPS6039985B2 (ja) 電子回路の欠陥の自動的検査方法及び装置
WO2008010648A1 (en) Matching method for multiple stuck-at faults diagnosis
Nandakumar et al. Improved Chain Diagnosis Methodology for Clock and Control Signal Defect Identification
CN112527710A (zh) 一种jtag数据捕获分析系统
JP2837703B2 (ja) 故障診断装置
US7395468B2 (en) Methods for debugging scan testing failures of integrated circuits
WO1981000475A1 (en) Testor for microprocessor-based systems
Nandakumar et al. High Throughput Multiple Device Chain Diagnosis Methodology for Clock and Control Line Defects
JP2000155156A (ja) 半導体集積回路の故障診断装置
CN100348992C (zh) 一种外围互连线的测试方法
Demidenko et al. NI-Enabled Virtual Instrumentation Trainer for Engineering Education in Digital Structural Testing
JP3104739B2 (ja) Lsiの不良解析に用いるlsiテスター
JPH0391846A (ja) 障害検出回路の相互関係図生成方式
JPH04172537A (ja) 情報処理装置障害解析方式
CN119916112A (zh) 一种继电保护屏柜的自动检测方法及系统