JPS6041098A - 音声編集制御装置 - Google Patents
音声編集制御装置Info
- Publication number
- JPS6041098A JPS6041098A JP58149345A JP14934583A JPS6041098A JP S6041098 A JPS6041098 A JP S6041098A JP 58149345 A JP58149345 A JP 58149345A JP 14934583 A JP14934583 A JP 14934583A JP S6041098 A JPS6041098 A JP S6041098A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- audio
- data
- editing
- audio editing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 58
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は音声応答装置における音声編集制御装置に関
するものである。
するものである。
一般に音声応答装置は単語および連゛続語粂をメモリか
ら読出し、これらのデータをもとに音声編集を行なって
いた。
ら読出し、これらのデータをもとに音声編集を行なって
いた。
第1図は従来のディジタル式録音編集型の音声応答装置
であp、音声メモリ部10、タイムスロット変換部20
、ディジタルアナログ変換部30および音声編集制御部
40から描成されているCシーケンシャルメモリを用い
た音声メモリ11は音声の組合せが自由に行なえる様、
全メモリの内容が一定周期で読出されるようになってい
る。メモリの読出しは、音声メモリカウンタ12のυに
力をアドレスとして行なわ扛ている。
であp、音声メモリ部10、タイムスロット変換部20
、ディジタルアナログ変換部30および音声編集制御部
40から描成されているCシーケンシャルメモリを用い
た音声メモリ11は音声の組合せが自由に行なえる様、
全メモリの内容が一定周期で読出されるようになってい
る。メモリの読出しは、音声メモリカウンタ12のυに
力をアドレスとして行なわ扛ている。
音声メモリ11より読出された音声データは、タイムス
ロット変換部20の2面バッファメモリ21にバッファ
メモリカウンタ23の出力をアドレスとして一定周期で
交互に書込ま扛る。2面バックアメモリ21は、セレク
タ22KJ:、!2片方が書込、残りの片方が読出とし
て交互に選択される2面バッファメモリ21に書込’z
nた音声データは、音声編集制御部4[1のハ)ウェイ
スイッチメモリ41の出力をアドレスとしてノ・イウエ
イ50に読出される。ハイウェイスイッチメモリ41は
一定周期で全内容が読出されておシ、その1タイムスロ
ット単位は各回線に対応している。ハイウェイ50に読
出された各回線対応の音声データは、ディジタルアナロ
グ変換部30のディジクルアナログ変換回路31に定め
虻れたタイミングで引取らnる。引取られた音声データ
はアナログ信号に変換さn1各回綜60へ送出される。
ロット変換部20の2面バッファメモリ21にバッファ
メモリカウンタ23の出力をアドレスとして一定周期で
交互に書込ま扛る。2面バックアメモリ21は、セレク
タ22KJ:、!2片方が書込、残りの片方が読出とし
て交互に選択される2面バッファメモリ21に書込’z
nた音声データは、音声編集制御部4[1のハ)ウェイ
スイッチメモリ41の出力をアドレスとしてノ・イウエ
イ50に読出される。ハイウェイスイッチメモリ41は
一定周期で全内容が読出されておシ、その1タイムスロ
ット単位は各回線に対応している。ハイウェイ50に読
出された各回線対応の音声データは、ディジタルアナロ
グ変換部30のディジクルアナログ変換回路31に定め
虻れたタイミングで引取らnる。引取られた音声データ
はアナログ信号に変換さn1各回綜60へ送出される。
ハイウェイスイッチメモリ41は音声編集情報を順次各
回線に読出ずため、音声編集用バッファメモリ42の内
容を一定周期で移し変えている。
回線に読出ずため、音声編集用バッファメモリ42の内
容を一定周期で移し変えている。
音声編集用バッファメモリ42は、ハイウェイスイッチ
メモリ41が一定周期で音声編集用バッファメモリ42
の内容を移し変えた後、次の移し変えが行なわれるまで
に外部よシ供給されるデータを書込み、常に新しい内容
に去替える。これによシ音声編集が行なわ扛、各回線に
一連の文章が送出さnる。
メモリ41が一定周期で音声編集用バッファメモリ42
の内容を移し変えた後、次の移し変えが行なわれるまで
に外部よシ供給されるデータを書込み、常に新しい内容
に去替える。これによシ音声編集が行なわ扛、各回線に
一連の文章が送出さnる。
しかしながらこのような従来の音声編集装置は、連続語
粟であっても音声編集用バッファメモリの内容を外部か
ら一定周期毎に:書替えねばならないので処理速度が遅
かった。
粟であっても音声編集用バッファメモリの内容を外部か
ら一定周期毎に:書替えねばならないので処理速度が遅
かった。
したがってこの発明の目的は、処理速度の早い音声編集
制御部置を提供することVCある。
制御部置を提供することVCある。
このような目的を達成するためこの発明は、連続語粱に
ついては音声編集用バッファメモリの内容を外部からギ
)替える代りに音声編集用バッファメモリから読出しを
行なった時、そのデータに1を加’il: L、たデー
タを発生し、発生し/こデータを音声編集用バッファメ
モリに書込むようにしたものである。以下、実施例を示
す図面を用いてこの発明の詳細な説明する。
ついては音声編集用バッファメモリの内容を外部からギ
)替える代りに音声編集用バッファメモリから読出しを
行なった時、そのデータに1を加’il: L、たデー
タを発生し、発生し/こデータを音声編集用バッファメ
モリに書込むようにしたものである。以下、実施例を示
す図面を用いてこの発明の詳細な説明する。
第21図は本発明の一実施例を示す音声編集制御部40
のブロック図であり、ハイウェイスイッチメモリ41、
音声編集用バッファメモリ42、プラス1回路43およ
び比奴回路44より成る。−、ハイウェイスイッチメモ
リ41からのハイウェイ制御および音声騙集用バッファ
メモリ42からハイウェイスイッチメモリ41への一定
周期で心す動作は同一であるが、本回路で大きく異なる
ことはプラス1回路43および禁止回路44を設けたこ
とであり、上記移す動作の時間を利用して音声編集用バ
ッファメモリ42で読出したデータをハイウェイスイッ
チメモリ41VLc清−込むと共に、プラス1回路43
でプラス1し音声編集用バッファメモリ、42へ再書込
みさせることである。
のブロック図であり、ハイウェイスイッチメモリ41、
音声編集用バッファメモリ42、プラス1回路43およ
び比奴回路44より成る。−、ハイウェイスイッチメモ
リ41からのハイウェイ制御および音声騙集用バッファ
メモリ42からハイウェイスイッチメモリ41への一定
周期で心す動作は同一であるが、本回路で大きく異なる
ことはプラス1回路43および禁止回路44を設けたこ
とであり、上記移す動作の時間を利用して音声編集用バ
ッファメモリ42で読出したデータをハイウェイスイッ
チメモリ41VLc清−込むと共に、プラス1回路43
でプラス1し音声編集用バッファメモリ、42へ再書込
みさせることである。
これにより、連続語粟であnば次の周期までに音声編集
バッファメモリ42を書替えなくても自動的に前のデー
タにプラス1した値がハイウェイスイッチメモリ41に
移フ、次のアドレスの音声データが順次読出されること
となる。
バッファメモリ42を書替えなくても自動的に前のデー
タにプラス1した値がハイウェイスイッチメモリ41に
移フ、次のアドレスの音声データが順次読出されること
となる。
音声編集を行なわないときは音声メモリ11の無音情報
を常にアクセスさせ回起に無音を送出さ亡る必要があシ
、7171機能の抑t11]が必要となる0 そこで、禁止〜j路44で無音アドレスと検出したとき
にはプラス1回路を制御してプラス1(炎能を禁止させ
、読出さ扛たデータと同じデータ庖音声編集バッファメ
モリ42に再書込みさせ、常に同じアドレスをアクセス
させる様にしている。
を常にアクセスさせ回起に無音を送出さ亡る必要があシ
、7171機能の抑t11]が必要となる0 そこで、禁止〜j路44で無音アドレスと検出したとき
にはプラス1回路を制御してプラス1(炎能を禁止させ
、読出さ扛たデータと同じデータ庖音声編集バッファメ
モリ42に再書込みさせ、常に同じアドレスをアクセス
させる様にしている。
第1図の従来方式は、音声メモリ制御をバブルメモリの
様なシーダンシャルメモリで説明したが、タイムスロッ
ト変換メモリが不用なシンダムアクセスメモリ方式の制
Vにおいても本発明を適用することができる。
様なシーダンシャルメモリで説明したが、タイムスロッ
ト変換メモリが不用なシンダムアクセスメモリ方式の制
Vにおいても本発明を適用することができる。
以上説明したようにこの発明に係る音声編集81υ御装
置筺は、連続語紫の編集時はγτ声だ16集用バツフア
メモリから読出を行なった時、そのデータに1を加算し
たデータを発生し、発生しにニデータを1゛?声編集用
バッファメモリ(c總込む、l:つにし1こものである
から、連続Haずβ:の〕3合は)4゛ン1δ力6冴8
J行バッファメモリの内容を外部から−’ii’−Ai
lル」毎に引換える必要がなくなり、このため処理速度
の早い音声編集iu:J御装置1!!:が:tqら扛る
という効呆をイjテる。
置筺は、連続語紫の編集時はγτ声だ16集用バツフア
メモリから読出を行なった時、そのデータに1を加算し
たデータを発生し、発生しにニデータを1゛?声編集用
バッファメモリ(c總込む、l:つにし1こものである
から、連続Haずβ:の〕3合は)4゛ン1δ力6冴8
J行バッファメモリの内容を外部から−’ii’−Ai
lル」毎に引換える必要がなくなり、このため処理速度
の早い音声編集iu:J御装置1!!:が:tqら扛る
という効呆をイjテる。
第1図は従来のディジタル式録1′1°編小型音声応答
装置を示すブロック図、ゐ2図は本発明の一実施例を示
すブロック1ソ1でおる。 10・・・・音声メモリ部、40・・・・音声編集制御
部、11・・・・音声メモリ、41・・・曇ハイウェイ
スイッチメモリ、12・拳・・音声メモリカウンタ、4
2・・・・音声編集用バツファメモリ、20・・・・タ
イムスロット変換部、43壷・・・プラス1回路、21
・・・・2面バッファ、44・・・・禁止回路、22・
・・・セレクター、50脅や・番ハイウェイ、23・Φ
拳・バッファメモリカランク、6o・・・・回線。 7、−一
装置を示すブロック図、ゐ2図は本発明の一実施例を示
すブロック1ソ1でおる。 10・・・・音声メモリ部、40・・・・音声編集制御
部、11・・・・音声メモリ、41・・・曇ハイウェイ
スイッチメモリ、12・拳・・音声メモリカウンタ、4
2・・・・音声編集用バツファメモリ、20・・・・タ
イムスロット変換部、43壷・・・プラス1回路、21
・・・・2面バッファ、44・・・・禁止回路、22・
・・・セレクター、50脅や・番ハイウェイ、23・Φ
拳・バッファメモリカランク、6o・・・・回線。 7、−一
Claims (1)
- 音声編集用バッファメモリに編集データを記憶させ、一
定周期毎にこのデータをハイウェイスイッチメモリに移
し変え、移し変えたデータにしたがいメモリ、から回線
毎の音声データを読出して文章を作成する音声編集制御
装置において、ハイウェイスイッチメモリデータを移す
動作の時間を利用県て音声編集用バッファメモリから読
出したデータに1を加えるとともに、音声編集用バック
アメモリに再書込させるプラス1回路を設けたことを特
徴とする音声編集制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149345A JPS6041098A (ja) | 1983-08-16 | 1983-08-16 | 音声編集制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149345A JPS6041098A (ja) | 1983-08-16 | 1983-08-16 | 音声編集制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041098A true JPS6041098A (ja) | 1985-03-04 |
Family
ID=15473084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58149345A Pending JPS6041098A (ja) | 1983-08-16 | 1983-08-16 | 音声編集制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041098A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8912274B2 (en) | 2009-08-03 | 2014-12-16 | Mitsubishi Electric Corporation | Water-dispersible varnish |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669699A (en) * | 1979-11-13 | 1981-06-11 | Tokyo Shibaura Electric Co | Voice responder |
-
1983
- 1983-08-16 JP JP58149345A patent/JPS6041098A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669699A (en) * | 1979-11-13 | 1981-06-11 | Tokyo Shibaura Electric Co | Voice responder |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8912274B2 (en) | 2009-08-03 | 2014-12-16 | Mitsubishi Electric Corporation | Water-dispersible varnish |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100503189B1 (ko) | 액세스 회로 | |
| SU1256034A1 (ru) | Устройство дл сопр жени двух ЭВМ с общей пам тью | |
| SU849193A1 (ru) | Устройство дл обмена информацией | |
| SU1725237A1 (ru) | Устройство дл селекции признаков объектов | |
| JPH05210981A (ja) | 半導体記憶装置 | |
| JP2581144B2 (ja) | バス制御装置 | |
| SU1295451A1 (ru) | Буферное запоминающее устройство | |
| JPS5847729B2 (ja) | デ−タ転送方法 | |
| SU733021A1 (ru) | Запоминающее устройство | |
| SU1222098A1 (ru) | Буферное запоминающее устройство | |
| JPS59119B2 (ja) | 音声応答装置 | |
| JPS61120260A (ja) | 順次デ−タ記憶回路のアクセス装置 | |
| SU769622A1 (ru) | Запоминающее устройство | |
| SU1160472A1 (ru) | Буферное запоминающее. устройство | |
| JPH0544755B2 (ja) | ||
| JPH0337886A (ja) | メモリ書込制御回路 | |
| JPH04319752A (ja) | 情報処理装置のシステムバス制御方式 | |
| KR970071682A (ko) | 씨디롬 디코더의 외부 메모리 제어 방법 | |
| KR970060195A (ko) | 다중 출력이 가능한 고속 선별 재생장치 및 그 방법 | |
| JPH0443745A (ja) | 集録データの検索方法 | |
| KR970049609A (ko) | 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법 | |
| JPS60233697A (ja) | 音声出力装置 | |
| JPH07123488A (ja) | 回線接続設定方式 | |
| JPH05227173A (ja) | 多重処理方式 | |
| JPH02222024A (ja) | 多チャンネル情報装置 |