JPS604232A - Ｌｓｉのテストモ−ド指定方式 - Google Patents
Ｌｓｉのテストモ−ド指定方式Info
- Publication number
- JPS604232A JPS604232A JP58112163A JP11216383A JPS604232A JP S604232 A JPS604232 A JP S604232A JP 58112163 A JP58112163 A JP 58112163A JP 11216383 A JP11216383 A JP 11216383A JP S604232 A JPS604232 A JP S604232A
- Authority
- JP
- Japan
- Prior art keywords
- test
- lsi
- input
- test mode
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本’Ｊｂ明は髄′しこＬＳＩ （Ｌａｒｇｅ ５ｃａｌ
ｅ Ｉｎｔｅｇｒａｔｉｏｎ）のテストモード指示子１
々を改良したＬＳＩのテストモード指定方式にＩＮ、１
する。
ｅ Ｉｎｔｅｇｒａｔｉｏｎ）のテストモード指示子１
々を改良したＬＳＩのテストモード指定方式にＩＮ、１
する。
一般に、ＬＳＩの試験には膨大す址のテストデータを必
−安とし、これに伴って多くの試験時間を必装とする。
−安とし、これに伴って多くの試験時間を必装とする。
そこでＤＬ来では、テストデータの圧縮化を計るべく、
ＬＳＳＤ （Ｌｅｖｅｌ ５ｅｎｓｉｔｉｖｅＳｃａｎ
Ｄｅｓｉｇｎ ）方式を採用し、専用のテストビ／を
用いてテストを行なう手段が探られている。
ＬＳＳＤ （Ｌｅｖｅｌ ５ｅｎｓｉｔｉｖｅＳｃａｎ
Ｄｅｓｉｇｎ ）方式を採用し、専用のテストビ／を
用いてテストを行なう手段が探られている。
しかしながら、このような従来のテスト手段においては
、ＬＳＩの限られた入出力ビンのうち、榎数のビンをテ
スト専用ビンとして割付けなければならず、入出力ビン
の４Ｔ効利用が損われ、これに伴いチップのイ良能性が
一１ｔｊわれるという大きな問題があった。
、ＬＳＩの限られた入出力ビンのうち、榎数のビンをテ
スト専用ビンとして割付けなければならず、入出力ビン
の４Ｔ効利用が損われ、これに伴いチップのイ良能性が
一１ｔｊわれるという大きな問題があった。
本発明は上記実情に（べみなされたもので、テスト専用
ピンを割付けることなく、問！ｌ−な磯、ｉ１毛回路を
付加するのみで、仮故神のデストシードを任意に設定す
ることのできるＬＳＩのテストモード指定方式を提供す
ることを目的とする。
ピンを割付けることなく、問！ｌ−な磯、ｉ１毛回路を
付加するのみで、仮故神のデストシードを任意に設定す
ることのできるＬＳＩのテストモード指定方式を提供す
ることを目的とする。
本発明は、板数の人力ビンからの人力悟号のうち、予め
定めだ数個の特定人カビ′ンの人力信号をデコードして
、通常動作ではあり得ない数種のビットパターンを］莢
出し、そのデコード出力をそれぞれテストモー１″′指
足信号として用いる４１’を成としたもので、これによ
り、テスト等用ビンの割付りを−リノ必要とせずに、任
意のテスト１ニード４旨シ、己イ表能を実現できる。
定めだ数個の特定人カビ′ンの人力信号をデコードして
、通常動作ではあり得ない数種のビットパターンを］莢
出し、そのデコード出力をそれぞれテストモー１″′指
足信号として用いる４１’を成としたもので、これによ
り、テスト等用ビンの割付りを−リノ必要とせずに、任
意のテスト１ニード４旨シ、己イ表能を実現できる。
〔発明（／−１実ｈ「１」例〕
以下１′’４１而をジ８照して本発明の一実施例を説明
する。図は本発明の一実施例葡示したもので、図中、１
０ｏはフルカスタム又はセミカスタムによるＬＳＩ 、
１０１．．１０１２、−．１０１Ｎはそれぞれ人力ビ
ン、１０２． ＋ ７０２２．・１７０２Ｍはそれ宅れ
出力ビンである。１０３１．１０３ｊ。
する。図は本発明の一実施例葡示したもので、図中、１
０ｏはフルカスタム又はセミカスタムによるＬＳＩ 、
１０１．．１０１２、−．１０１Ｎはそれぞれ人力ビ
ン、１０２． ＋ ７０２２．・１７０２Ｍはそれ宅れ
出力ビンである。１０３１．１０３ｊ。
１０．７には上記人力ビン１０１１．１θ１２＋・・・
。
。
１０１ Ｎのうち、予めフ九ばれた３個の入力ビン（１
０１１，１θｌｊ、１ｏｌｋ）につながる入カ信シ）ラ
イン、１０４はこの入力信号ライン１０３・１ １０３Ｊ、１０３にの谷１［１号全入力しデコードする
デコーダである。この際、デコーダ１０４の入力端につ
ながれる３本の入力信号ライン１０３・１ １０３３．１０３にの組合わせは、通常動作時において
起こり得ないビットパターンを少くとも３種以上設定で
きるようなものが選ばれる。上記デコーダ１０４は上記
人カイ１号ライン１ｏ３゜１０３ｊ、１０３に上の３種
の人力１８号をデコードし、通常動作時において起こシ
得ない３ ｊ＋９のビットｚＰ ターンの検出信号を牛
テ定のテ゛コート出力端Ｄ５１ Ｄ６ ＋ Ｄ７ より
スヘ択的に出力するもので、との％定のデコード出力☆
１ＩｉｉＤ５ ｒ ＪＪ６ ｒ Ｄ７より得られる検出
１，１号が、それぞれ特定のテストモ）” ｋ 指定す
るテストモート（ａ 号（ＴＥＳＴ −７、ＴＥＳＴ
−、？ 、 ＴＥＳＴ −３）として用いられる。
０１１，１θｌｊ、１ｏｌｋ）につながる入カ信シ）ラ
イン、１０４はこの入力信号ライン１０３・１ １０３Ｊ、１０３にの谷１［１号全入力しデコードする
デコーダである。この際、デコーダ１０４の入力端につ
ながれる３本の入力信号ライン１０３・１ １０３３．１０３にの組合わせは、通常動作時において
起こり得ないビットパターンを少くとも３種以上設定で
きるようなものが選ばれる。上記デコーダ１０４は上記
人カイ１号ライン１ｏ３゜１０３ｊ、１０３に上の３種
の人力１８号をデコードし、通常動作時において起こシ
得ない３ ｊ＋９のビットｚＰ ターンの検出信号を牛
テ定のテ゛コート出力端Ｄ５１ Ｄ６ ＋ Ｄ７ より
スヘ択的に出力するもので、との％定のデコード出力☆
１ＩｉｉＤ５ ｒ ＪＪ６ ｒ Ｄ７より得られる検出
１，１号が、それぞれ特定のテストモ）” ｋ 指定す
るテストモート（ａ 号（ＴＥＳＴ −７、ＴＥＳＴ
−、？ 、 ＴＥＳＴ −３）として用いられる。
ここで図面を参照して一実施例の動作を説明する。ＬＳ
Ｉ１００の各人出カビ７１ （７１１＋ １０１２＋・
・・、１０１Ｎに入力された信号のうち、予め定められ
た３個の入力ビン（１０１１１１０１ｊ、１０１ｋ）に
入力された信号はそれぞれ人力信号ライン１０３０，１
ｏ３□、１０３ｋを介してデコーダ１０４に人力される
。デコーダ１０４は人力された信号をデコードし、その
ビットパターンに対応する一つのデコード出方端よシ検
出信号を出力する。この際、デコーダ１０４に人力され
た３ビツトの入力信号のビッレぐターンが、通′、・ｉ
動作ではあり得ない’Ｆ定のビットパターンでなるテス
トモード相別１゜号でろろと、そのビット・ぐターンに
１痰当−する’ｌ’：＋定のデコード出ノル喘（例えば
Ｄｓ）よりｔｉｔ出イ、１けか出力される。このデコー
ド出力端１〕５の（矢田伯−号はテストモート−１の指
定信号となり、このテストモード化け（ＴＥＳＴ −２
） ｒ（より、予め足められたテスト機能１山作が開始
される。このテスト機能には、１りＵえは力１ンンタチ
ェインり分’５ｉｌｌ ｌ １ｌｉ１１４１１フリ、）
゛フロ、ノ状四の外部への出力、レソスクのデークセッ
ト／リード等があり、これらのテスト機１１ヒがブ゛コ
ーダ１０４のテ゛コード出力端１）５ ＋ Ｄ６ ＋１
）７より出力ネれるテストモード伯号（ＴＥＳＴ−１。
Ｉ１００の各人出カビ７１ （７１１＋ １０１２＋・
・・、１０１Ｎに入力された信号のうち、予め定められ
た３個の入力ビン（１０１１１１０１ｊ、１０１ｋ）に
入力された信号はそれぞれ人力信号ライン１０３０，１
ｏ３□、１０３ｋを介してデコーダ１０４に人力される
。デコーダ１０４は人力された信号をデコードし、その
ビットパターンに対応する一つのデコード出方端よシ検
出信号を出力する。この際、デコーダ１０４に人力され
た３ビツトの入力信号のビッレぐターンが、通′、・ｉ
動作ではあり得ない’Ｆ定のビットパターンでなるテス
トモード相別１゜号でろろと、そのビット・ぐターンに
１痰当−する’ｌ’：＋定のデコード出ノル喘（例えば
Ｄｓ）よりｔｉｔ出イ、１けか出力される。このデコー
ド出力端１〕５の（矢田伯−号はテストモート−１の指
定信号となり、このテストモード化け（ＴＥＳＴ −２
） ｒ（より、予め足められたテスト機能１山作が開始
される。このテスト機能には、１りＵえは力１ンンタチ
ェインり分’５ｉｌｌ ｌ １ｌｉ１１４１１フリ、）
゛フロ、ノ状四の外部への出力、レソスクのデークセッ
ト／リード等があり、これらのテスト機１１ヒがブ゛コ
ーダ１０４のテ゛コード出力端１）５ ＋ Ｄ６ ＋１
）７より出力ネれるテストモード伯号（ＴＥＳＴ−１。
ｒｇｓＴ−ｚ 、 ＴＥＳＴ −３） Ｉｔｃｘ リ選
択的ニ実施すれる。
択的ニ実施すれる。
このようなテストモード指定手段により、テスト用の人
力ビンを設りることなく、各種のテストモードを指定で
き、入出力ビンを有効に用いて任意の試験機能を実現で
きる。
力ビンを設りることなく、各種のテストモードを指定で
き、入出力ビンを有効に用いて任意の試験機能を実現で
きる。
尚、上記した実施例においては、特定の３種の入７１号
をデコードし、ぞのデコード出力のうち、特定３稗のビ
ット・ξターンに４コ応するデコード出力をテストモー
トイｒｊ号（’ｌ’ＥｓＴ−１，ＴＥＳＴ−２、ＴＥＳ
Ｔ −３）としているか、これに限るものではなく、任
意の設定がＩＩＪ能でＪ）る。
をデコードし、ぞのデコード出力のうち、特定３稗のビ
ット・ξターンに４コ応するデコード出力をテストモー
トイｒｊ号（’ｌ’ＥｓＴ−１，ＴＥＳＴ−２、ＴＥＳ
Ｔ −３）としているか、これに限るものではなく、任
意の設定がＩＩＪ能でＪ）る。
〔発明の効果」
以上連記したように本発明によるＬＳＩのテストモード
指定方式によれは、仮数の入力ビンからの入力信号のう
ち、予め定めだ数個の特定入力ビンの入力１ε７号をデ
コードして、１（１１常動作ではあり得ない数種のピノ
トノやターンヶ検出し、そのデコード出力をそれぞ社テ
スト七−ド指冗１ａ号として用いる４４１７成とじン一
二ことにより、テスト専用ビンの割付けを一切必′堤と
せずにＩＪ意のテストモード指定様能を′〕５現でき、
これより入出力ビンを有効に利用して内部（釧屯奮拡充
できる。
指定方式によれは、仮数の入力ビンからの入力信号のう
ち、予め定めだ数個の特定入力ビンの入力１ε７号をデ
コードして、１（１１常動作ではあり得ない数種のピノ
トノやターンヶ検出し、そのデコード出力をそれぞ社テ
スト七−ド指冗１ａ号として用いる４４１７成とじン一
二ことにより、テスト専用ビンの割付けを一切必′堤と
せずにＩＪ意のテストモード指定様能を′〕５現でき、
これより入出力ビンを有効に利用して内部（釧屯奮拡充
できる。
図は本発明の一実施例におりる要部の回路購成を示す図
である。 １ θ ０・・ ＬＳＩ 、１０１． ．１０１２．
・ ＋ １０１Ｎ・・人カビ／、１０２．．１θ２２．
”’＋ １０２．、、・・出力ピン、１０３□、Ｉｔノ
３Ｊ、 ／ ０ 、ｉｋ・ 人力１ｇ号ライン、１０４
・−デコーダ、ＴＥＳＴ −１、ＴＥＳＴ −２、ＴＥ
ＳＴ −、？ テスト４−−ド１．１号。 出願人代理人 弁理士 Ｆ＋ｉ ＫＬ 八 ＩＸ１０１
４１（Ｙｌ
である。 １ θ ０・・ ＬＳＩ 、１０１． ．１０１２．
・ ＋ １０１Ｎ・・人カビ／、１０２．．１θ２２．
”’＋ １０２．、、・・出力ピン、１０３□、Ｉｔノ
３Ｊ、 ／ ０ 、ｉｋ・ 人力１ｇ号ライン、１０４
・−デコーダ、ＴＥＳＴ −１、ＴＥＳＴ −２、ＴＥ
ＳＴ −、？ テスト４−−ド１．１号。 出願人代理人 弁理士 Ｆ＋ｉ ＫＬ 八 ＩＸ１０１
４１（Ｙｌ
Claims (1)
- ＬＳＩ内部に、’Ｓｉ一定の榎数の入力ビンの組合わせ
信号をデコードするデコーダを設け、ｉ亥デコーダのデ
コード出力のうぢ、通常動作において・ｉ？３生ずるこ
とのないデコー ド出力をテストモード指定信号として
用いることを％徴とするＬＳＩの１ストモ一ド１旨定方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58112163A JPS604232A (ja) | 1983-06-22 | 1983-06-22 | Ｌｓｉのテストモ−ド指定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58112163A JPS604232A (ja) | 1983-06-22 | 1983-06-22 | Ｌｓｉのテストモ−ド指定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS604232A true JPS604232A (ja) | 1985-01-10 |
Family
ID=14579817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58112163A Pending JPS604232A (ja) | 1983-06-22 | 1983-06-22 | Ｌｓｉのテストモ−ド指定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604232A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256268A (ja) * | 1985-05-09 | 1986-11-13 | Nec Corp | テスト装置 |
| JPH07146344A (ja) * | 1993-11-25 | 1995-06-06 | Nec Corp | 論理回路およびその試験方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760865A (en) * | 1980-09-30 | 1982-04-13 | Nec Corp | Integrated circuit device |
| JPS5787150A (en) * | 1980-11-19 | 1982-05-31 | Matsushita Electric Ind Co Ltd | Large-scale integrated circuit |
-
1983
- 1983-06-22 JP JP58112163A patent/JPS604232A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760865A (en) * | 1980-09-30 | 1982-04-13 | Nec Corp | Integrated circuit device |
| JPS5787150A (en) * | 1980-11-19 | 1982-05-31 | Matsushita Electric Ind Co Ltd | Large-scale integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256268A (ja) * | 1985-05-09 | 1986-11-13 | Nec Corp | テスト装置 |
| JPH07146344A (ja) * | 1993-11-25 | 1995-06-06 | Nec Corp | 論理回路およびその試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0262867A3 (en) | Integrated circuit with memory self-test | |
| DE69525097D1 (de) | Prozessorarchitektur für gemischte Funktionseinheiten | |
| EP0071315A2 (en) | Digital data apparatus with peripheral unit select | |
| DE69700327D1 (de) | Optimierte Speicherorganisation in einer Mehrkanalcomputerarchitektur | |
| KR860003605A (ko) | 반도체 메모리 장치 | |
| DE69831918D1 (de) | Speicherschaltung mit DMA Prüfung und sein Prüfverfahren | |
| JPS604232A (ja) | Ｌｓｉのテストモ−ド指定方式 | |
| BR9706885A (pt) | Aparelho e processo para converter uma sequência de palavras de informação de m-bit em um sinal digital modulado, aparelhos para reconverter um sinal modulado em uma sequência de palavras de informação de m-bit , para gravar um sinal modulado em uma trilha sobre um suporte de gravação e para ler um sinal modulado do suporte de gravação , sinal modulado , e suporte de gravação . | |
| US4789852A (en) | Method and apparatus for converting data in a binary format | |
| EP0139094A2 (en) | Raster scan digital display system with a multiple memory device comparator facility | |
| DE3680951D1 (de) | Geraet zur verminderung des bedarfs an pruefdatenspeicher zur pruefung von hochgeschwindigkeits-vlsi-schaltungen. | |
| ATE64665T1 (de) | Einrichtung zur erweiterung der speicherkapazitaet. | |
| EP0114390B1 (en) | Bit pattern check circuit | |
| JPS5713561A (en) | Memory device | |
| EP0696801A3 (en) | Synchronous semiconductor memory device with low power consumption | |
| JPS5710846A (en) | Information processing equipment | |
| JPS55108999A (en) | Check method of ic memory | |
| SU1091164A1 (ru) | Устройство дл последовательного выделени единиц из двоичного кода | |
| ATE176113T1 (de) | Verfahren und anordnung für kennzeichenumsetzung | |
| JPS55127671A (en) | Read processing method for mark document | |
| DE3856337D1 (de) | Bitfolgekompressor geeignet für boolesche Operationen | |
| JPS5621261A (en) | Processing system for memory unit read/write | |
| JPS5599666A (en) | 2-dimensional memory device | |
| JPS62211738A (ja) | 誤り検出回路 | |
| JPS5775347A (en) | Interface circuit of printer |