JPS6042839A - 半導体ウエハの処理方法 - Google Patents
半導体ウエハの処理方法Info
- Publication number
- JPS6042839A JPS6042839A JP58150986A JP15098683A JPS6042839A JP S6042839 A JPS6042839 A JP S6042839A JP 58150986 A JP58150986 A JP 58150986A JP 15098683 A JP15098683 A JP 15098683A JP S6042839 A JPS6042839 A JP S6042839A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- defect
- heat treatment
- defects
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体ウェハの処理方法の改良に関するもので
ある。
ある。
最近、 ＬＳＩの微細化に伴なってイントリシックケ゛
ツタウェハ（以下ＩＧウェハと称す）が用いられている
。このＩＧウェハは１１図に示す如くウェハ１の表向か
ら所望′ｔｇさまでの表ｒ０１層に欠陥のない無欠陥領
域２が、所望探さ以上の内部に高密度微小欠陥領域３が
、形成された構造になっている。かかるＩＧウェハは内
部に高密度微小欠陥領域）が形成されているため、この
ウェハより半導体装置を製造する際、その熱処理工程中
においてウェハ１の熱欠陥領域２の不純物４を高密度微
小欠陥領域３にゲッタできる（同第１図図示）。また、
縞２図に示す如くＩＧウェハな用いて例えば半導体メモ
リを製造した場′合、ウェハ（基板）１表面の無欠陥領
域２に発生した不要なキャリア５・・・などを高密度微
小欠陥領域３で再結合できる。なお、第２図中の６は基
板１表面に形成されたフィールド酸化膜、７はフィール
ド酸化膜６で分離された島状の基板１領域に薄い酸化膜
８を介して設けられたキャパシ；”（Ｈ’ＩＭである。
ツタウェハ（以下ＩＧウェハと称す）が用いられている
。このＩＧウェハは１１図に示す如くウェハ１の表向か
ら所望′ｔｇさまでの表ｒ０１層に欠陥のない無欠陥領
域２が、所望探さ以上の内部に高密度微小欠陥領域３が
、形成された構造になっている。かかるＩＧウェハは内
部に高密度微小欠陥領域）が形成されているため、この
ウェハより半導体装置を製造する際、その熱処理工程中
においてウェハ１の熱欠陥領域２の不純物４を高密度微
小欠陥領域３にゲッタできる（同第１図図示）。また、
縞２図に示す如くＩＧウェハな用いて例えば半導体メモ
リを製造した場′合、ウェハ（基板）１表面の無欠陥領
域２に発生した不要なキャリア５・・・などを高密度微
小欠陥領域３で再結合できる。なお、第２図中の６は基
板１表面に形成されたフィールド酸化膜、７はフィール
ド酸化膜６で分離された島状の基板１領域に薄い酸化膜
８を介して設けられたキャパシ；”（Ｈ’ＩＭである。
図中の９は一部がゲート酸化１１１０を介して基板１表
面に位置し、他端が絶縁膜１１を介して前記キャパシタ
電極７上に延出したトランスファゲート電極、１２は層
間絶縁膜である。更に、図中め１３１ｍ１３２゜１３３
は前記キャパシタ電極７、トランスフ、アダート電極９
及び前記基板１の無欠陥領域２に形成されたｎ＋層１４
と夫々接続されたＡＪ配線である。したがって、ＩＧウ
ェハを用いることにより高性能、高信頼性の半導体装置
を得ることができる。
面に位置し、他端が絶縁膜１１を介して前記キャパシタ
電極７上に延出したトランスファゲート電極、１２は層
間絶縁膜である。更に、図中め１３１ｍ１３２゜１３３
は前記キャパシタ電極７、トランスフ、アダート電極９
及び前記基板１の無欠陥領域２に形成されたｎ＋層１４
と夫々接続されたＡＪ配線である。したがって、ＩＧウ
ェハを用いることにより高性能、高信頼性の半導体装置
を得ることができる。
ところで、上述したＩＱウェハは従来、以下に示す処理
工程により造られている。
工程により造られている。
まず、酸素を過剰に含んだ（例えば１０１″’ｆｍ’、
１ ）シリコンウェハ１を用意する（第３ ＵｉｉＬｌ
（ａ）図示）。
１ ）シリコンウェハ１を用意する（第３ ＵｉｉＬｌ
（ａ）図示）。
つづいて、このウェハ１を８００℃の酸化性雰囲気中で
２〜５時間程度熱処理する。この時、ウェハ１中の過飽
和酸素が析出し、微小欠陥の核１５が発生する（第３図
（ｂ）図示）。次いで、１１００℃の酸化性雰囲気中で
４時間程度熱処理を行なうことによりウェハ１表面付近
の微小、欠陥１５が外部に逃散（アウターディフュージ
ョン）してウェハ１表面層に欠陥のない無欠陥領域２が
、形成されると共に、ウェハ１内部に高密度微小欠陥領
域３が形成されたＩＧウェハを得ることができる（第３
図（ｃ）図示）。
２〜５時間程度熱処理する。この時、ウェハ１中の過飽
和酸素が析出し、微小欠陥の核１５が発生する（第３図
（ｂ）図示）。次いで、１１００℃の酸化性雰囲気中で
４時間程度熱処理を行なうことによりウェハ１表面付近
の微小、欠陥１５が外部に逃散（アウターディフュージ
ョン）してウェハ１表面層に欠陥のない無欠陥領域２が
、形成されると共に、ウェハ１内部に高密度微小欠陥領
域３が形成されたＩＧウェハを得ることができる（第３
図（ｃ）図示）。
しかしながら、上述した従来の処理方法にあっては゛高
温、長時間の熱処理を必要とするため厚さの小さな無欠
陥領域（たとえば５μｍ）を形成することは困難であっ
た。またウェハに反りが発生し、この反りによりウモハ
１の無欠陥領域２に欠陥が発生する問題がある。また、
その熱処理工程中に汚染不純物（例えばＦｅ 、 Ｃｕ
。
温、長時間の熱処理を必要とするため厚さの小さな無欠
陥領域（たとえば５μｍ）を形成することは困難であっ
た。またウェハに反りが発生し、この反りによりウモハ
１の無欠陥領域２に欠陥が発生する問題がある。また、
その熱処理工程中に汚染不純物（例えばＦｅ 、 Ｃｕ
。
Ａｇ ）がウェハ１に取り込まれる可能性がある。
更に、熱処理はウェハ１表面の汚染防止を目的として酸
化性雰囲気で行なうため、ウェハ１表面に酸化膜が積層
され、これに伴なってウェハ表面に積層欠陥が新たに生
じるという問題がある。その他、高温、長時間の熱処理
を必要とすることからＩＧウェハの製造コストの高騰化
を招く。また、逆に高温熱処理を行なった後は低温熱処
理を行なう゛方法もある。しかしながら、この場合は低
温処理に長時間要す木。
化性雰囲気で行なうため、ウェハ１表面に酸化膜が積層
され、これに伴なってウェハ表面に積層欠陥が新たに生
じるという問題がある。その他、高温、長時間の熱処理
を必要とすることからＩＧウェハの製造コストの高騰化
を招く。また、逆に高温熱処理を行なった後は低温熱処
理を行なう゛方法もある。しかしながら、この場合は低
温処理に長時間要す木。
本発明は半導体ウェハへの反り発生を抑制ないし防止し
つつ表面層に無欠陥領域、内部に高密度微小欠陥領域が
形成されたＩＧクエハを低コストで製造し得る処理方法
を提供しようとするものである。
つつ表面層に無欠陥領域、内部に高密度微小欠陥領域が
形成されたＩＧクエハを低コストで製造し得る処理方法
を提供しようとするものである。
本発明は半導体ウェハに不純物をＩ ＭｅＶ以上の高エ
ネルギーでイオン注入し、ウエノ１内部に該不純物によ
る微小欠陥を発生せしめることな特徴とするものである
。こうした方法によれば不純物、例えば酸素の濃度の低
いウェハな用いることが可能となり、ウェハ表層の過飽
和酸素又は微小欠陥を退勢（アウトディフュージョン）
させるための高温熱処理を短縮できることによって、表
面層に無欠陥領域、それより内部（１１１１Ｋ。
ネルギーでイオン注入し、ウエノ１内部に該不純物によ
る微小欠陥を発生せしめることな特徴とするものである
。こうした方法によれば不純物、例えば酸素の濃度の低
いウェハな用いることが可能となり、ウェハ表層の過飽
和酸素又は微小欠陥を退勢（アウトディフュージョン）
させるための高温熱処理を短縮できることによって、表
面層に無欠陥領域、それより内部（１１１１Ｋ。
高密度欠陥領域が形成され、かつ無欠陥領域中への二次
的な欠陥発生を低減した反り峠の少ないＩＧウェハを量
産的に得ることができる。 ′上記不純物とは、酸素、
炭素、仝集成いはこれらの混合物である。
的な欠陥発生を低減した反り峠の少ないＩＧウェハを量
産的に得ることができる。 ′上記不純物とは、酸素、
炭素、仝集成いはこれらの混合物である。
上記不純物のイオン注入時における打込みエネルギー（
加速電圧）を上記の如く限定した理由は加速電圧をＩ
ＭｅＶ未渦にすると、高密度微小欠陥領域を形成ずぺぎ
半導体ウェハ内部に十分な量の不純物を注入できなくな
るからである。
加速電圧）を上記の如く限定した理由は加速電圧をＩ
ＭｅＶ未渦にすると、高密度微小欠陥領域を形成ずぺぎ
半導体ウェハ内部に十分な量の不純物を注入できなくな
るからである。
なお、このイオン注入にあたりて、半導体ウェハの結晶
軸、例えば（１１ｏ）＞ 、（ＩＪ ２）、（ｚ ００
＞。
軸、例えば（１１ｏ）＞ 、（ＩＪ ２）、（ｚ ００
＞。
（Ｊ Ｊ Ｊ＞方向に略平行にイオン注入するチャンネ
リング効果を利用すれば、低加速電圧で不純物を半導体
ウェハの内部に注入できる利点を有する。
リング効果を利用すれば、低加速電圧で不純物を半導体
ウェハの内部に注入できる利点を有する。
次に、本発明の実施例を図面を参照して詳卸１に匝り」
する。
する。
実７１１！１例１
まず、不純物として例えば酸素を５×１０Ｉ７（１ｉＦ
２ｙ＃３詮む単結晶シリコンウェハ２１に酸素を加速電
圧２ ＭｅＶ、ドーズｉ １ Ｘ １０” ａｎ−”の
条件でイオン注入した。この時、第４図（ａ）に示す如
くウェハ２１主面から深さ４μｍに酸素濃度のピークを
もつ酸；（８イオン注入層２２が形成された。
２ｙ＃３詮む単結晶シリコンウェハ２１に酸素を加速電
圧２ ＭｅＶ、ドーズｉ １ Ｘ １０” ａｎ−”の
条件でイオン注入した。この時、第４図（ａ）に示す如
くウェハ２１主面から深さ４μｍに酸素濃度のピークを
もつ酸；（８イオン注入層２２が形成された。
次いで、８００℃の酸化性雰囲気中で２時間熱処理を施
した。この時、酸素イオン注入層２２において過飽和酸
素が析出し、微小欠陥２３・・・が高ｍ−塵で生成され
た。同時に、高密度の微小欠陥２３・・・が生成された
以外の領域にも過飽和１夜累の析出による微小欠陥２３
・・・が散在して生Ｊ反された（第４図（ｂ）図示）。
した。この時、酸素イオン注入層２２において過飽和酸
素が析出し、微小欠陥２３・・・が高ｍ−塵で生成され
た。同時に、高密度の微小欠陥２３・・・が生成された
以外の領域にも過飽和１夜累の析出による微小欠陥２３
・・・が散在して生Ｊ反された（第４図（ｂ）図示）。
次いで、１１００℃の酸化性雰囲気中で２時間熱処理を
施した。この時、ウェハ２１表層に散在した微小欠陥２
３・・・がアウトデフニージョンして微小欠陥が消滅し
た。同時に、ウェハ２１内部の高密度の微小欠陥２３・
・・が周辺に散在した微小欠陥２３・・・をとり込みな
がら集積された。その結果、第４図（、）に示す如く表
面層にス１（（欠陥領域２４が、それより深い内部に高
密度微小欠陥領域２５が、形成されたＩＧウェハが製造
された。
施した。この時、ウェハ２１表層に散在した微小欠陥２
３・・・がアウトデフニージョンして微小欠陥が消滅し
た。同時に、ウェハ２１内部の高密度の微小欠陥２３・
・・が周辺に散在した微小欠陥２３・・・をとり込みな
がら集積された。その結果、第４図（、）に示す如く表
面層にス１（（欠陥領域２４が、それより深い内部に高
密度微小欠陥領域２５が、形成されたＩＧウェハが製造
された。
しかして本実施例１によれば、単結晶シリコンウェハ２
１に酸素を所定の加速電圧でイオン注入してウェハ２１
の内部に高濃度の酸素注入層を形成することにより、シ
リコンウェハ２〕として酸素濃度がＩ Ｘ １０ ”
（ｆｌＩｅ＋”と低いものを使用できる。このため、低
温熱死］■においてシリコンウェハ２１の表層には微小
欠陥２３・・・は散在して生成され、かつ高密度微小欠
陥、ｆｉｌ（域を形成すべき領域には微小欠陥２３・・
・を高密度で生成できるので、ウェハ２１表層の微小欠
陥２３・・・をアウトデフニージョンすると共に、内部
の微小欠陥２３・・・を集積するための高温熱処理工程
を短縮できる。その結果、高温熱処理工程を短縮できる
ことにより、ＩＧウェハの反り発生を抑制でき、ひいて
は反り発生に伴なう無欠陥領域２４への欠陥発生を著し
く抑制できる。また、酸素をイオン注入すること、ウニ
ノー２１のイ１（酸素濃度化及び高温熱処理時間の短縮
化によって、従来法では困難であった極めて薄い無欠陥
領域（例えば５〜１０μｍ以下、又はそれ以下）の形成
が可能となる。更に、高温炉を用いる高温熱処理時間を
短縮できることにより、炉壁から拡散した不純物による
二次汚染を抑制できる。
１に酸素を所定の加速電圧でイオン注入してウェハ２１
の内部に高濃度の酸素注入層を形成することにより、シ
リコンウェハ２〕として酸素濃度がＩ Ｘ １０ ”
（ｆｌＩｅ＋”と低いものを使用できる。このため、低
温熱死］■においてシリコンウェハ２１の表層には微小
欠陥２３・・・は散在して生成され、かつ高密度微小欠
陥、ｆｉｌ（域を形成すべき領域には微小欠陥２３・・
・を高密度で生成できるので、ウェハ２１表層の微小欠
陥２３・・・をアウトデフニージョンすると共に、内部
の微小欠陥２３・・・を集積するための高温熱処理工程
を短縮できる。その結果、高温熱処理工程を短縮できる
ことにより、ＩＧウェハの反り発生を抑制でき、ひいて
は反り発生に伴なう無欠陥領域２４への欠陥発生を著し
く抑制できる。また、酸素をイオン注入すること、ウニ
ノー２１のイ１（酸素濃度化及び高温熱処理時間の短縮
化によって、従来法では困難であった極めて薄い無欠陥
領域（例えば５〜１０μｍ以下、又はそれ以下）の形成
が可能となる。更に、高温炉を用いる高温熱処理時間を
短縮できることにより、炉壁から拡散した不純物による
二次汚染を抑制できる。
同様な埋山によりウニノ・２１表面への酸化膜の成長膜
厚を尚くできるため、厚い酸化膜成長によるウェハ２ノ
表面（無欠陥領域２４）への積層欠陥の発生を抑制でき
る。
厚を尚くできるため、厚い酸化膜成長によるウェハ２ノ
表面（無欠陥領域２４）への積層欠陥の発生を抑制でき
る。
したがって、無欠陥領域２４中の不純物のダック効果に
ｆｌＪｔｓか２不要キヤリアの高密度微小欠陥領域２５
での再結合性に優れ、牛導体メモリやＣＣＤ等の基板に
適したＩＧウニノーを量産的に得ることができる。
ｆｌＪｔｓか２不要キヤリアの高密度微小欠陥領域２５
での再結合性に優れ、牛導体メモリやＣＣＤ等の基板に
適したＩＧウニノーを量産的に得ることができる。
実施例２
不純物として例えば酸素を５Ｘ１０１フイＭ＋＋＋３＠
む単結晶シリコンウェハに酸素イオンの入射方向を該ウ
ェハの〈１１０＞結晶軸に対し±０．３°以内に軸合せ
した後、同酸素イオンを加速′Ｅｌｉ、圧ＩＭｅＶ 、
ドーズ値Ｉ Ｘ １０１６ｃｔｎ−２の条件でチャン坏
リングイオン注入した以外、実施例１と同：ｌｊＡな方
法でＩＧウェハを製造した。
む単結晶シリコンウェハに酸素イオンの入射方向を該ウ
ェハの〈１１０＞結晶軸に対し±０．３°以内に軸合せ
した後、同酸素イオンを加速′Ｅｌｉ、圧ＩＭｅＶ 、
ドーズ値Ｉ Ｘ １０１６ｃｔｎ−２の条件でチャン坏
リングイオン注入した以外、実施例１と同：ｌｊＡな方
法でＩＧウェハを製造した。
しかして、本実施例２によれば、チャンネリングイオン
注入により酸素をウェハにドーピングさせるため、低い
打込エネルギーでウェハ内に高密度微小欠陥領域を形成
できる。
注入により酸素をウェハにドーピングさせるため、低い
打込エネルギーでウェハ内に高密度微小欠陥領域を形成
できる。
実施例３
まず、不純物として例えば酸素を５Ｘ１０”イ１ｔＶｔ
３）ｒｔ３ 含む単結晶シリコンウェハ２１に酸素イオ
ンの入射方向を該ウェハ２ノのく１１０〉結晶軸に対し
±０．３°以内に軸合ぜした後、同削素イオンを加速電
圧ＩＭａｖ、ドーズｉ １ ×１０ ’ ６ａｎ ２の
条件でチャンネリングイオン注入を行なった。
３）ｒｔ３ 含む単結晶シリコンウェハ２１に酸素イオ
ンの入射方向を該ウェハ２ノのく１１０〉結晶軸に対し
±０．３°以内に軸合ぜした後、同削素イオンを加速電
圧ＩＭａｖ、ドーズｉ １ ×１０ ’ ６ａｎ ２の
条件でチャンネリングイオン注入を行なった。
この１１．＋ｉ、第５ Ｆ２；Ｉ （ａ）に示す如、く
ウェハ２１主面から深さ５μｍＫ酸素濃度のピークをも
つ酸素イオン注入ＪＶｊ２２が形成された。
ウェハ２１主面から深さ５μｍＫ酸素濃度のピークをも
つ酸素イオン注入ＪＶｊ２２が形成された。
次いで、１１００℃の酸化性雰囲気中で２時間熱処理を
施した。どの時、ウェハ２１ 表面Ｉ）過飽和酸素がア
ウトデ、イフユージョンすると共に、酸素イオン注入さ
れたウェハ２１の領域に微小欠陥の核２６・・・が生成
された（第５図（ｂ）図示）。
施した。どの時、ウェハ２１ 表面Ｉ）過飽和酸素がア
ウトデ、イフユージョンすると共に、酸素イオン注入さ
れたウェハ２１の領域に微小欠陥の核２６・・・が生成
された（第５図（ｂ）図示）。
次いで、ウェハ２１を８００℃の酸化性雰囲気中で２時
間熱処理を施した。この時、ウェハ２１内部の高密度の
微小欠陥の核を中心にして微小欠陥２３・・・が生成さ
れ、かつウェハ２１表面には核がないため、第５図（ｃ
）に示す如く表面層に無欠陥領域２４が、それより深い
部分に高密度微小欠陥領域２５が形成され、ＩＱウェハ
が製造された。
間熱処理を施した。この時、ウェハ２１内部の高密度の
微小欠陥の核を中心にして微小欠陥２３・・・が生成さ
れ、かつウェハ２１表面には核がないため、第５図（ｃ
）に示す如く表面層に無欠陥領域２４が、それより深い
部分に高密度微小欠陥領域２５が形成され、ＩＱウェハ
が製造された。
し、かして、本実施例３によれば実施１例１と同様、無
欠陥領域２４中の不純物のｒ２夕効果に俊れ、かつ不要
キャリアの高密度微小欠陥領域２５での再結合性に優れ
たＩＧウェハなＭ性的に得ることができる。
欠陥領域２４中の不純物のｒ２夕効果に俊れ、かつ不要
キャリアの高密度微小欠陥領域２５での再結合性に優れ
たＩＧウェハなＭ性的に得ることができる。
なお、上記実ｈｍ例１〜３での低温熱処理工程は７００
〜９００℃の温度範囲で行なえばよ＜、。
〜９００℃の温度範囲で行なえばよ＜、。
高温熱処理工程は１０５０〜１２ｏｏ℃の温度範囲で行
なえばよい。°また、実施例３の場合では低温熱処理を
代りにＬＳＩ等の素子製造プロセスの熱工程（例えば９
００’Ｃ程度）を利用して微小欠陥の核を中心にして微
小欠陥を形成してもよい。
なえばよい。°また、実施例３の場合では低温熱処理を
代りにＬＳＩ等の素子製造プロセスの熱工程（例えば９
００’Ｃ程度）を利用して微小欠陥の核を中心にして微
小欠陥を形成してもよい。
実施例４
まず、不純物として例えば酸素を５ Ｘ １０１７饅へ
３含む単結晶シリコンウェハ２１に酸素イオンの入射方
向を該ウェハ２１のく１１ｏ〉結晶軸に対し±０．３°
以内に軸合ぜした後、同酸系イオンヲ加速電圧Ｉ Ｍａ
Ｖ ％’ ｌ’ −ｉ ｉ Ｉ Ｘ ｌ”０”ｏｒｒ
”の条件でチャンネリングイオン注入を行なった。
３含む単結晶シリコンウェハ２１に酸素イオンの入射方
向を該ウェハ２１のく１１ｏ〉結晶軸に対し±０．３°
以内に軸合ぜした後、同酸系イオンヲ加速電圧Ｉ Ｍａ
Ｖ ％’ ｌ’ −ｉ ｉ Ｉ Ｘ ｌ”０”ｏｒｒ
”の条件でチャンネリングイオン注入を行なった。
この、時、“扁６図（ａ）に示す如く、ウェハ２１主面
から深さ５μｍに酸素濃度のピークをもつ酸素イオン注
入層２２が形成された。
から深さ５μｍに酸素濃度のピークをもつ酸素イオン注
入層２２が形成された。
次いで、８００℃の酸化性雰囲気中で２時間熱処理を施
した。この時、酸素イオン注入層２２において過飽和酸
素が析出し、微小欠陥２３が高密度で生成された。同時
に、高密度の微小欠陥２３・・・が生成された以外の領
域にも過飽和酸素の析出による微小欠陥２３・・・が散
散して生成された（第６図（ｂ）図示）。
した。この時、酸素イオン注入層２２において過飽和酸
素が析出し、微小欠陥２３が高密度で生成された。同時
に、高密度の微小欠陥２３・・・が生成された以外の領
域にも過飽和酸素の析出による微小欠陥２３・・・が散
散して生成された（第６図（ｂ）図示）。
次いで、シリコンウェハ２１主面に波長１．０６μｍ、
出力０．１ ｍＪ／ノ臂ルパルス以上ＡＧレーデビーム
を走査しながら照射した。この時、ウェハ２１主面に近
い部分の散在した微小欠陥がアウトディフュージョンし
て微小欠陥が消滅した。
出力０．１ ｍＪ／ノ臂ルパルス以上ＡＧレーデビーム
を走査しながら照射した。この時、ウェハ２１主面に近
い部分の散在した微小欠陥がアウトディフュージョンし
て微小欠陥が消滅した。
同時に、ウェハ２ノの主面より深い部分の高密度の微小
欠陥２３・・・が周辺に散在した微小欠陥２３・・・を
とり込みながら集積された。なお、主面とは反対側のウ
ェハ２１の微小欠陥２３・・・は散在した状態でそのま
ま残った。その結果、第６図（ｃ）に示す如く主面層に
無欠陥領域２４が、それより深い内部に一定の厚さをも
つ高密度微小欠陥領域２５が、形成されたＩＧウニノー
が製造された。
欠陥２３・・・が周辺に散在した微小欠陥２３・・・を
とり込みながら集積された。なお、主面とは反対側のウ
ェハ２１の微小欠陥２３・・・は散在した状態でそのま
ま残った。その結果、第６図（ｃ）に示す如く主面層に
無欠陥領域２４が、それより深い内部に一定の厚さをも
つ高密度微小欠陥領域２５が、形成されたＩＧウニノー
が製造された。
しかして本実施例４によれば微小欠陥２３０アウトデイ
フユージヨンをレーザビームの照射により行なうため、
ＩＧウニへの反り発生笠を実施例１の方法に比べて一層
防止できる。また、ウェハ２１主面のみを加熱できるた
め、一層薄い無欠陥領域を制御性よく形成できる。更に
、高温炉中での熱処理工程を省屹できるため、炉壁の不
純物からの二次汚染や酸化膜の成長による無欠陥領域へ
の積層欠陥の発生を顕著に抑制できる。したがって、芙
施例１でイケられたＩＧウェハに比べて格段に優れたＩ
ＧウェハをＪｉ１産的に得ることができる。
フユージヨンをレーザビームの照射により行なうため、
ＩＧウニへの反り発生笠を実施例１の方法に比べて一層
防止できる。また、ウェハ２１主面のみを加熱できるた
め、一層薄い無欠陥領域を制御性よく形成できる。更に
、高温炉中での熱処理工程を省屹できるため、炉壁の不
純物からの二次汚染や酸化膜の成長による無欠陥領域へ
の積層欠陥の発生を顕著に抑制できる。したがって、芙
施例１でイケられたＩＧウェハに比べて格段に優れたＩ
ＧウェハをＪｉ１産的に得ることができる。
なお、上記実施例４ではウェハな低温熱処理した後レー
ザビームを照射したが、これに限定されない。例えばレ
ーザビームの照射後に低温熱処理を施してもよい。レー
デビームを低温熱処理工程として用いてもよく、或いは
低温、高温の熱処理工程を全てレーザビームを用〜′・
て行なってもよい。また、レーデビームとして出力Ｑ、
１ ｍＪ／ ノ”ルスのものを用いたが、ｏ、ｏｉ〜
０．３ｍＪ／／？ルづ程度のＹＡＧレーザビームを用い
れば現様な効果を発揮できる。更にＹＡＧレーザビーム
に代ってＣＯ２レーザビームの他のレーザビーム、エレ
クトロンビーム等のエネルギービームを用いてもよい。
ザビームを照射したが、これに限定されない。例えばレ
ーザビームの照射後に低温熱処理を施してもよい。レー
デビームを低温熱処理工程として用いてもよく、或いは
低温、高温の熱処理工程を全てレーザビームを用〜′・
て行なってもよい。また、レーデビームとして出力Ｑ、
１ ｍＪ／ ノ”ルスのものを用いたが、ｏ、ｏｉ〜
０．３ｍＪ／／？ルづ程度のＹＡＧレーザビームを用い
れば現様な効果を発揮できる。更にＹＡＧレーザビーム
に代ってＣＯ２レーザビームの他のレーザビーム、エレ
クトロンビーム等のエネルギービームを用いてもよい。
実施例５
レーデビームの照射の代りに出力２０ ｋＷの赤外線閃
光ランプからのフラッシュ光（波長４０００〜４０００
０Ｘ）を照射した以外、実施例４と同様な方法によりＩ
Ｃウニノーを製造した。
光ランプからのフラッシュ光（波長４０００〜４０００
０Ｘ）を照射した以外、実施例４と同様な方法によりＩ
Ｃウニノーを製造した。
しかして、実施例５の方法によれば実施例４と同＠な侵
れすこゲッタ効果等を有するＩＧウェハをより簡単かつ
量産的に得ることができる。
れすこゲッタ効果等を有するＩＧウェハをより簡単かつ
量産的に得ることができる。
なお、上記実施例５ではウニノ１を低温熱処理した後フ
ラッシュ光を照射したが１．これに限定されない。例え
ばフラッシュ光の照射後に低温熱処理を施してもよい。
ラッシュ光を照射したが１．これに限定されない。例え
ばフラッシュ光の照射後に低温熱処理を施してもよい。
また、フラッシュ光を低温熱処理工程として用いてもよ
く、或（１は低温、高温の熱処理工程を全てフラッシュ
光で行なってもよい。
く、或（１は低温、高温の熱処理工程を全てフラッシュ
光で行なってもよい。
実施例６
まず、シリコンウェハ２１表面に酸化膜２７を形成し、
この酸化膜２２に開口部゛２８を形成した後、該開口部
２８から露出するウェハ２）を種結晶として全面に単結
晶シリコン層を成長させ、更にこのシ四コン層をノリー
ニングして酸素を５ Ｘ １０”＠／ｃｍ”含む単結晶
シリコンパターン２９を形成した。次いで、この単結晶
シリコンパターン２９の実施例４と同様な処理を施して
主面層に無欠陥領域２４が、それより内部に高密度微小
欠陥領域２５が形成されたインドリシックｒ２タリング
シリコン層を有するＳＯＩを製造した（第７図図示）。
この酸化膜２２に開口部゛２８を形成した後、該開口部
２８から露出するウェハ２）を種結晶として全面に単結
晶シリコン層を成長させ、更にこのシ四コン層をノリー
ニングして酸素を５ Ｘ １０”＠／ｃｍ”含む単結晶
シリコンパターン２９を形成した。次いで、この単結晶
シリコンパターン２９の実施例４と同様な処理を施して
主面層に無欠陥領域２４が、それより内部に高密度微小
欠陥領域２５が形成されたインドリシックｒ２タリング
シリコン層を有するＳＯＩを製造した（第７図図示）。
しかして、本実施例６によればゲッタ効果等の優れ、三
次元集積回路の基板として適したＳＯＩを量産的に得る
ことができる。
次元集積回路の基板として適したＳＯＩを量産的に得る
ことができる。
なお、上記実施例６ではＳＯＩウェハを対象として処理
を行なったが、シリコンウェハ上に単結晶シリコン層を
成長させたもの、或いは５ｏｓ（５ｌｌｉｃｏｎ ｏｎ
５ａｐｐｈｉｒｅ） ウェハ等にも同様に適用できる
〇 また、上記各実施例ではイオン注入する不純物として酸
素を用いたが、炭素、窒素或いは酸素と炭素などの混合
物を用いても同様な効果を発揮できる。
を行なったが、シリコンウェハ上に単結晶シリコン層を
成長させたもの、或いは５ｏｓ（５ｌｌｉｃｏｎ ｏｎ
５ａｐｐｈｉｒｅ） ウェハ等にも同様に適用できる
〇 また、上記各実施例ではイオン注入する不純物として酸
素を用いたが、炭素、窒素或いは酸素と炭素などの混合
物を用いても同様な効果を発揮できる。
以上詳述した如く、本発明によれば半導体ウェハへの反
り発生を抑制ないし防止しつつ表面層に無欠陥領域、内
部に高密度微小欠陥領域が形成され、半導体メモリやＣ
ＣＤ等の基板に適した工Ｇウェハを低コストで製造し得
る処理方法を提供できる。
り発生を抑制ないし防止しつつ表面層に無欠陥領域、内
部に高密度微小欠陥領域が形成され、半導体メモリやＣ
ＣＤ等の基板に適した工Ｇウェハを低コストで製造し得
る処理方法を提供できる。
第１図はＩＧウェハを示す断面図、第２図はＩＧウェハ
より製造された半導体メモリを示す断面図、第３図（、
）〜（ｅ）は従来法によるＩＧウニへの製造工程を示す
断面図、第４図（、）〜（Ｃ）は本発明の実施例１にお
けるＩＧウウニ飄の製造工程を示す断面図、第５図（、
）〜＜Ｃ）は本発明の実施例３にオｄけるＩＧウニノー
の製造工程を示す断面図、第６図（、）〜（ｅ）は実施
例４におけるＩＣウニノ・の製造−〒程を示す断面図、
第７図レエ実施例６により得られたイントリシックダッ
クリンダシ１ノコフ層を有するＳＯＩの断面図である。 ２１・・・単結晶シリコンウニノ・、２２・・・酸素イ
オン注入層、２３・・・微小欠陥、２４・・・無欠陥領
域、２５・・・高密度微小欠陥領域、２９・・・単結晶
シリコンパターン。 第１図 ２ 第２図 第３図 第４図 第５図 第６図 第７図
より製造された半導体メモリを示す断面図、第３図（、
）〜（ｅ）は従来法によるＩＧウニへの製造工程を示す
断面図、第４図（、）〜（Ｃ）は本発明の実施例１にお
けるＩＧウウニ飄の製造工程を示す断面図、第５図（、
）〜＜Ｃ）は本発明の実施例３にオｄけるＩＧウニノー
の製造工程を示す断面図、第６図（、）〜（ｅ）は実施
例４におけるＩＣウニノ・の製造−〒程を示す断面図、
第７図レエ実施例６により得られたイントリシックダッ
クリンダシ１ノコフ層を有するＳＯＩの断面図である。 ２１・・・単結晶シリコンウニノ・、２２・・・酸素イ
オン注入層、２３・・・微小欠陥、２４・・・無欠陥領
域、２５・・・高密度微小欠陥領域、２９・・・単結晶
シリコンパターン。 第１図 ２ 第２図 第３図 第４図 第５図 第６図 第７図
Claims (1)
- 【特許請求の範囲】 （］）牛４｛、１＼ウエハに不純物をＩ ＭｅＶ以上の
高エネルギーでイオン注入し、ウェハ内部に該不純物に
よる微小欠陥を発生せしめることを特徴どする半導体ウ
ェハの処理方法。 （２） 不純物をチャンネリング効果を利用して半４ノ
体ウェハにイオン注入せしめることを特徴とする特許請
求の範囲第１項記載の半導体ウェハの処理方法。 （３）不純物が酸素、炭素又は留累のいずれかのもので
あることを特徴とする特許請求の範囲第１項記載の半導
体ウェハ・の処理方法。 （４）十４リイトウエハが単結晶シリコンからなること
を特徴とする特許請求の範囲第１項記載の半導体ウェハ
の処理方法。 （５）半導体ウェハが絶縁物上に形成された単結晶シリ
コン層からなるものであることを特徴とする特許請求の
範囲第１項記載の半導体ウェハの処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150986A JPS6042839A (ja) | 1983-08-19 | 1983-08-19 | 半導体ウエハの処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150986A JPS6042839A (ja) | 1983-08-19 | 1983-08-19 | 半導体ウエハの処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6042839A true JPS6042839A (ja) | 1985-03-07 |
Family
ID=15508783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58150986A Pending JPS6042839A (ja) | 1983-08-19 | 1983-08-19 | 半導体ウエハの処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042839A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0234932A (ja) * | 1988-07-25 | 1990-02-05 | Sony Corp | 半導体ウエハのゲッタリング方法 |
| FR2704949A1 (fr) * | 1993-05-06 | 1994-11-10 | Bosch Gmbh Robert | Procédé pour la fabrication de capteurs et capteur fabriqué selon ce procédé. |
| US5502010A (en) * | 1992-07-17 | 1996-03-26 | Kabushiki Kaisha Toshiba | Method for heat treating a semiconductor substrate to reduce defects |
| JP2002368001A (ja) * | 2001-06-07 | 2002-12-20 | Denso Corp | 半導体装置及びその製造方法 |
-
1983
- 1983-08-19 JP JP58150986A patent/JPS6042839A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0234932A (ja) * | 1988-07-25 | 1990-02-05 | Sony Corp | 半導体ウエハのゲッタリング方法 |
| US5502010A (en) * | 1992-07-17 | 1996-03-26 | Kabushiki Kaisha Toshiba | Method for heat treating a semiconductor substrate to reduce defects |
| US5885905A (en) * | 1992-07-17 | 1999-03-23 | Kabushiki Kaisha Toshiba | Semiconductor substrate and method of processing the same |
| FR2704949A1 (fr) * | 1993-05-06 | 1994-11-10 | Bosch Gmbh Robert | Procédé pour la fabrication de capteurs et capteur fabriqué selon ce procédé. |
| JP2002368001A (ja) * | 2001-06-07 | 2002-12-20 | Denso Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222253B1 (en) | Buried oxide layer in silicon | |
| KR100875909B1 (ko) | Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼 | |
| CN1194380C (zh) | 绝缘体上单晶硅(soi)材料的制造方法 | |
| US7727867B2 (en) | Method for manufacturing SIMOX wafer | |
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| JPWO2015186625A1 (ja) | ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 | |
| JPH08102448A (ja) | 半導体基板の製造方法 | |
| CN101176194A (zh) | 半导体器件及其制造方法 | |
| JP2856157B2 (ja) | 半導体装置の製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPS6042839A (ja) | 半導体ウエハの処理方法 | |
| KR100543252B1 (ko) | Ｓｏｉ 기판 | |
| US6518150B1 (en) | Method of manufacturing semiconductor device | |
| JPS58180028A (ja) | 半導体ウエハの処理方法 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JPS59217333A (ja) | 半導体ウエハの処理方法 | |
| JPH023539B2 (ja) | ||
| US5556793A (en) | Method of making a structure for top surface gettering of metallic impurities | |
| JPS63164440A (ja) | 半導体装置の製造方法 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 | |
| JPS6042838A (ja) | 半導体ウェハの処理方法 | |
| KR960012288A (ko) | 반도체 소자 제조용 웨이퍼 및 그 제작방법 | |
| JPS59119842A (ja) | 半導体装置の製造方法 | |
| JPS6042840A (ja) | 半導体ウエハの処理方法 | |
| CN118588725A (zh) | 一种图像传感器及其制造方法 |