JPS6043823A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6043823A JPS6043823A JP58151310A JP15131083A JPS6043823A JP S6043823 A JPS6043823 A JP S6043823A JP 58151310 A JP58151310 A JP 58151310A JP 15131083 A JP15131083 A JP 15131083A JP S6043823 A JPS6043823 A JP S6043823A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- semiconductor substrate
- etching
- light
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関するものである。一
般に、半導体基板上に所望のパターンを形成する場合、
フォトレジストパターン形成工程でフォトレジストをパ
ターンニングした後、エツチング工程にお（・て上記フ
ォトレジストをマスクとして半導体基板上のイリコン・
シリコン酸化物、アルミニウム等をエツチングし又はア
ルミニウムの陽な（酸化を行う。
般に、半導体基板上に所望のパターンを形成する場合、
フォトレジストパターン形成工程でフォトレジストをパ
ターンニングした後、エツチング工程にお（・て上記フ
ォトレジストをマスクとして半導体基板上のイリコン・
シリコン酸化物、アルミニウム等をエツチングし又はア
ルミニウムの陽な（酸化を行う。
しかし、通常の半導体工場においてはフォトレジストパ
ターン形成工程はレジストが感光することを避けるため
特殊な照明を用いているが、エツチング工程では螢光灯
の照明を使用している塚合が多（・。従ってフォトレジ
ストパターン形成工程でパターンニングされたフォトレ
ジストは、エツチング工程にお（・てエツチング作業を
行うまで光にさらされている。そのためフォトレジスト
は時間とともに変型するため、パターン精度が低１し、
フォトレジストの残渣等に敏感に左右される工程におい
ては不良の要因となる。エツチング工程ではプロセス管
理に色で判断する工程等があるため、一様に特殊な照明
を用（・ることは困難である。従ってフォトレジストパ
ターン形成工程終了からエツチング工程終了までの時間
が制限され、半導体装置の製造処理能力を低下させると
ともに微細化への障害となる等の欠点があった。
ターン形成工程はレジストが感光することを避けるため
特殊な照明を用いているが、エツチング工程では螢光灯
の照明を使用している塚合が多（・。従ってフォトレジ
ストパターン形成工程でパターンニングされたフォトレ
ジストは、エツチング工程にお（・てエツチング作業を
行うまで光にさらされている。そのためフォトレジスト
は時間とともに変型するため、パターン精度が低１し、
フォトレジストの残渣等に敏感に左右される工程におい
ては不良の要因となる。エツチング工程ではプロセス管
理に色で判断する工程等があるため、一様に特殊な照明
を用（・ることは困難である。従ってフォトレジストパ
ターン形成工程終了からエツチング工程終了までの時間
が制限され、半導体装置の製造処理能力を低下させると
ともに微細化への障害となる等の欠点があった。
本発明は、上記の様な欠点を緩和し、処理能力を向上さ
せるとともに微細化を一歩進める製造方法を提供するも
のである。
せるとともに微細化を一歩進める製造方法を提供するも
のである。
すなわち、本発明は、フォトレジストパターン形成工程
でフォトレジストをパターンニングされた半導体基板を
エツチング工程まで暗箱等に入れたまま保管した後エツ
チングすることにより、光によってフォトレジストが変
型し、バクーン精度が低下することを防ぐとともにＰＲ
工程終了からエツチング工程終了までの時間制限を緩和
する半導体装置の製造方法である。
でフォトレジストをパターンニングされた半導体基板を
エツチング工程まで暗箱等に入れたまま保管した後エツ
チングすることにより、光によってフォトレジストが変
型し、バクーン精度が低下することを防ぐとともにＰＲ
工程終了からエツチング工程終了までの時間制限を緩和
する半導体装置の製造方法である。
次に本発明を実施例により説明する。第１図は、従来の
製造方法、第２図は本発明の製造方法である。フォトレ
ジストパターン形成工程でパターンニングされた第１図
（ａ）、第２図（ａ）の半導体基板１上のフォトレジス
ト２は、従来の場合エツチング工程への運搬及び保管の
間に当たる光４により変型しく第１図（ｂ））、第１図
（Ｃ１に示すようにエツチングの精度が低下するため、
エツチングまでの時間を制限して（・た。しかし、本発
明では半導体基板を暗箱３に入れたまま運搬、保管する
ことにより、ンオトレジスト２は光４による変型を防止
され（第２図（ｂ））、エツチングの精度も維持される
（第２図（Ｃ））。以上説明した様に、本発明はパター
ン精度向上、処理能方向上に有力寿効果を発揮する半導
体装置の製造方法を提供する。
製造方法、第２図は本発明の製造方法である。フォトレ
ジストパターン形成工程でパターンニングされた第１図
（ａ）、第２図（ａ）の半導体基板１上のフォトレジス
ト２は、従来の場合エツチング工程への運搬及び保管の
間に当たる光４により変型しく第１図（ｂ））、第１図
（Ｃ１に示すようにエツチングの精度が低下するため、
エツチングまでの時間を制限して（・た。しかし、本発
明では半導体基板を暗箱３に入れたまま運搬、保管する
ことにより、ンオトレジスト２は光４による変型を防止
され（第２図（ｂ））、エツチングの精度も維持される
（第２図（Ｃ））。以上説明した様に、本発明はパター
ン精度向上、処理能方向上に有力寿効果を発揮する半導
体装置の製造方法を提供する。
第１図及び第２図はそれぞれ従来及び本発明の製造方法
の各工程の断面図である。尚、図にお（・て、（ａ）は
ＰＲ工程、（ｂ）は運搬、保管方法、（Ｃ１はエツチン
グ工程を示し、又、各図にお（・て１は半導体基板、２
はフォトレジスト、３は暗箱、４は光を示す。 （θジ （ｂ） ２ （Ｃ） ｕ７ 図 （θ） ［− （ｂ） （（） 冥 ２ 図
の各工程の断面図である。尚、図にお（・て、（ａ）は
ＰＲ工程、（ｂ）は運搬、保管方法、（Ｃ１はエツチン
グ工程を示し、又、各図にお（・て１は半導体基板、２
はフォトレジスト、３は暗箱、４は光を示す。 （θジ （ｂ） ２ （Ｃ） ｕ７ 図 （θ） ［− （ｂ） （（） 冥 ２ 図
Claims (1)
- 半導体基板上ｌ（所望のフォトレジストパターンを形成
した後、次工程まで暗所で保管することを荷重２とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151310A JPS6043823A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151310A JPS6043823A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6043823A true JPS6043823A (ja) | 1985-03-08 |
Family
ID=15515854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58151310A Pending JPS6043823A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989000334A1 (fr) * | 1987-07-08 | 1989-01-12 | Sumitomo Electric Industries, Ltd. | Conservation de substrats semi-conducteurs |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53137670A (en) * | 1977-04-25 | 1978-12-01 | Rca Corp | Device for simultaneously treating plural substrates |
-
1983
- 1983-08-19 JP JP58151310A patent/JPS6043823A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53137670A (en) * | 1977-04-25 | 1978-12-01 | Rca Corp | Device for simultaneously treating plural substrates |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989000334A1 (fr) * | 1987-07-08 | 1989-01-12 | Sumitomo Electric Industries, Ltd. | Conservation de substrats semi-conducteurs |
| US5105628A (en) * | 1987-07-08 | 1992-04-21 | Sumitomo Electric Industries, Ltd. | Method of storing semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI404141B (zh) | 圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置 | |
| US7358111B2 (en) | Imageable bottom anti-reflective coating for high resolution lithography | |
| US4546066A (en) | Method for forming narrow images on semiconductor substrates | |
| JPS6043823A (ja) | 半導体装置の製造方法 | |
| JPS6115582B2 (ja) | ||
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| US6200886B1 (en) | Fabricating process for polysilicon gate | |
| US5236811A (en) | Method of producing a λ/4-shifted diffraction grating | |
| US20050255411A1 (en) | Multiple exposure and shrink to achieve reduced dimensions | |
| JP2775251B2 (ja) | 半導体製造用位相反転マスク及びその製造方法 | |
| EP0766138A2 (en) | Spun-on glass layer as a dry etch-mask, for fabricating a metallic mask by means of a bi-level process | |
| JPH06267842A (ja) | 微細パターン形成方法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JPS63233531A (ja) | パタ−ン形成方法 | |
| JPH02106919A (ja) | 逆テーパ形状のフォトレジストパターンの形成方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR960008568B1 (ko) | 반도체 콘텍트 제조방법 | |
| KR100329605B1 (ko) | 반도체소자의금속배선제조방법 | |
| KR960001367Y1 (ko) | 패턴 마스크 구조 | |
| KR980006348A (ko) | 반도체소자의 캐패시터 제조방법 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| JPH04180623A (ja) | 薄膜パターンの形成方法 | |
| JPH01283854A (ja) | 半導体装置の製造方法 | |
| JPS599924A (ja) | 局所的グレ−テイング作製方法 |