JPS6044749B2 - Ｍｏｓ記憶器に対する関数発生器 - Google Patents

Ｍｏｓ記憶器に対する関数発生器

Info

Publication number
JPS6044749B2
JPS6044749B2 JP52081905A JP8190577A JPS6044749B2 JP S6044749 B2 JPS6044749 B2 JP S6044749B2 JP 52081905 A JP52081905 A JP 52081905A JP 8190577 A JP8190577 A JP 8190577A JP S6044749 B2 JPS6044749 B2 JP S6044749B2
Authority
JP
Japan
Prior art keywords
transistor
flip
node
flop
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52081905A
Other languages
English (en)
Other versions
JPS537141A (en
Inventor
クラウス・チベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS537141A publication Critical patent/JPS537141A/ja
Publication of JPS6044749B2 publication Critical patent/JPS6044749B2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 この発明は、それぞれ負荷トランジスタおよびスイツチ
ングトランジスタから成る２個の反結合された分岐から
成るＭＯＳトランジスタのフリッププフロツプの、スイ
ツチングトランジスタのソース電極により、ＭＯＳ記憶
器から供給された読．出し信号の増幅のために形成され
た節点における、電圧を発生するための関数発生器にお
いて、各フリツプフロツプは負荷およびスイツチングト
ランジスタの接続点をもつて、それぞれＭＯＳ記憶器の
ビツト線の部分区間と接続され、しかして・節点に導か
れた電圧は下記のような経過をとる、すなわち読出し過
程のサイクル開始に際し節点を充電し、ビツト線上の読
出し信号の評価の際、フリツプフロツプがビツト線上の
読出し信号により指定された位置に転換するように節点
が放電される如き経過をとるようになつてものに係る。
ダイナミツクＭＯＳ記憶器の読出し信号の評価のため、
各ビツト線を２個の部分区間に分割し、かつ両部分区間
の間にフリツプフロツプとして実施された読出し増幅回
路を配置することは公知である（例えば固体回路のＩＥ
ＥＥＪＯｕｍａｌ，ｌ９７２年１０月、巻ＳＣ７，ＮＯ
．５，３３６〜３４０頁参照）。かかる読出し増幅回路
は操作されるフリツプフロツプのＪ形式に構成される。
この読出し増幅回路の主特長は、対称性、パラメータ変
化に余り関係せず、かつ記憶された信号の自動的再生に
ある。かかる読出し増幅回路は特にＭＯＳ記憶器で使用
され、それにおいて各個の記憶セルは単トランジスタ記
憶−セルから成る。ＭＯＳ記憶器の技術の発展は、記憶
器プロツク当りの記憶器密度の一層の増大をもたらした
。
このことは一層小さい読出し信号へ、および構成素子パ
ラメータの大きな変化へと導く。かかる・ＭＯＳ記憶器
から読出し信号を評価するため、例えば固体回路のＩＥ
ＥＥＪＯｕｒｎａｌ，ｌ９７詳１０月、巻ＳＣ８，ＮＯ
．５，３ｌＯ乃至３１８頁、および同ＪＯｕｍａｌ，ｌ
９７拝４月、巻９，Ｎ０．２，４９乃至５４頁に記憶さ
れたような増幅回路が良く適する。この読出し増幅回路
においてフリツプフロツプの負荷トランジスタは、負荷
トランジスタおよびスイツチングトランジスタの間の接
続点におけるビツト線の部分区間の予充電のみに役立つ
。読出し信号の評価過程中負荷トランジスタは閉塞され
たままである。ビツト線の部分区間上に、記憶セルから
情報の読出し後に信号電圧が設定された場合、続いてス
イツチングトランジスタソース電極の間の接続点におい
て電圧は緩慢に低下する。之によりスイツチングトラン
ジスタの１つのみ、すなわち制御電極に読出し信号が印
加されたものが導通制御されることになる。かかる動作
仕方においてフリツプフロツプの増幅度は極めて大きく
、トランジスタの寸法およびビツト線の容量の変化は殆
んど影響しない。この読出し増幅回路は評価時間が比較
的長いのが欠点である。そこでスイツチングトランジス
タのソース電極の接続点における電圧を、対応して最適
の経過曲線で低下させる研究が行われた。その際曲線は
、スイツチングトランジスタの１つが正確に閉塞限界に
あり、或は電流が一定である所の弱い伝導状態で交互に
動作するように形成される。この方策により評価時間が
短縮される。しかし評価時間はなお比較的長い。之は場
所節約のため記憶器モジユールの多数の読出し増幅回路
を、下記のような回路、すなわちそれによりスイツチン
グトランジスタのソース電極の接続点（節点）における
電圧を調整する所の回路と接続する場合に特にそうであ
る。この際隣接しないスイツチングトランジスタの比較
的大きいしきい値電圧変動は、評価時間の著しい延長を
必要としない。この発明の目的は、読出し信号の評価の
ために多数のフリツプフロツプが接続された節点におけ
る電圧の発生のための関数発生器において、節点に接続
された多数のフリツプフロツプが読出し信号の評価時間
に影響を与えないように動作するものを得ることにある
。この目的はこの発明によれば、特許請求のど囲第１項
に記載された構成により達成される。すなわちこの予放
電により、ビツト線の部分区間はフリツプフロツプのス
イツチングトランジスタのしきい値電圧が既に考慮され
た電圧に調整されることが達成される。
従つて評価過程中の節点における電圧の各変化は、すべ
てのフリツプフロツプに同じ仕方で作用し、フリツプフ
ロップのスイツチングトランジスタの種々のしきい値電
圧はもはや影響を持たない。予放電回路は、並列に接続
されかつクロツク信号により制御される２個のトランジ
スタから成ることができる。
その際両トランジスタは下記のよ．うな寸法であり、し
かしてクロツク信号は時間的に下記のように決定するこ
とができる。すなわち両トランジスタを経る節点の放電
は下記のような大きさでのみ、すなわちビツト線のすべ
ての部分区間は、スイツチングトランジスタのしきい値
電．”圧が種々てあるにも拘らず、しきい値電圧により
生じる節点電圧の変化に各個に調整され得るようにのみ
行われるのである。次に図示実施例についてこの発明を
説明する。
第１図はフリツプフロツプおよび関数発生器を・持つ読
出し増幅回路、第２図は予放電回路を持つ関数発生器の
実施例、第３図は予放電回路に対するクロツク信号発生
のための回路、第４図は第１図の読出し増幅回路作用を
説明する信号ダイヤグラム、第５図は予放電回路に導入
されるクロツク信号のダイヤグラムを示す。第１図の読
出し増幅回路はフリツプフロツプＦＦｌおよび予放電回
路を包含する関数発生器ＦＧから成る。
フリップフロップ下Ｆはそれぞれ負荷トランジスタＴＬ
およびスイツチングトランジスタＬから成る２個の分岐
から成る。
一方の分岐は負荷トランジスタＴＬｌおよびスイツチン
グトランジスタノＴＳｌを包含し、他方の分岐は同じく
ＴＬ２および′ＩＳ２を包含する。従つてスイツチング
トランジスタＬおよび負荷トランジスタＴＬの接続点に
ビット線の部分区間が存在する。ＴＬｌとＴＳｌの間の
接続点ｐ１にビツト線の部分区間ＢＬが存在・し、それ
に対しＴＬ２およびＴＳ２の間の接続点Ｐ２にはビツト
線の部分区間ＢＲが接続される。更に接続点ｐ１および
Ｐ２はトランジスタＴＯ（対称トランジスタと呼ばれる
）を経て接続される。スイツチングトランジスタＴＳｌ
およびＴＳ２のソース電極の接続点は節点Ｋと呼ばれる
。負荷トランジスタＴＬｌおよびＴＬ２はクロツク信号
Ｓ２により、対称トランジスタＴＯはクロツク信号Ｓ３
により制御される。負荷トランンジスタＴＬｌ，ＴＬ２
には更に固定電圧ＶＤＤが存在する。節点Ｋには図示の
フリップフロップ下Ｆのみならず、それに対応して構成
された多数のフリツプフロツプも接続される。しかし後
者のフリツプフロツプはスイツチングトランジスタＴＳ
が持つ性質で相違する。すなわちフリツプフロツプのス
イツチングトランジスタが、すべてが同じしきい値電圧
を持つように実現することは不可能である。それ故に節
点Ｋに接続された関数発生器ＦＧは下記のように構成さ
れる、すなわち関数発生器から節点Ｋに送出された電圧
が、種々のフリツプフロツプのスイツチングトランジス
タＴＳの種々のしきい値電圧が評価過程に影響しないよ
うに、フリツプフロツプに影響するように構成される。
第４図と一緒に、如何にしてスイツチングトランジスタ
の種々のしきい値電圧の影響を除去できるかを説明する
。その際トランジスタとしてｎチヤネルトランジスタを
使用することから出発する。従つて第４図に示す電圧は
正電圧である。ビツト線区「坦ＬおよびＢＲに印加され
た読出し信号を評価できる前に、読出し増幅回路は予充
電されねばならない。そのため対称トランジスタＴＯが
導通制御され、それに信号Ｓ３が導入される。負荷トラ
ンジスタＴＬｌ，ＴＬ２がクロツク信号Ｓ２の印加によ
りやはり導通状態にもたらされる。その際節点Ｋには電
圧Ｕ３が印加され、之はこの場合なお低い。この事実に
おいてビツト線区間ＢＬ，ＢＲは電圧ＵＤＤ−ＵＴに充
電される。ここでＵＴは負荷トランジスタＴＬｌ或はＴ
Ｌ２のしきい値電圧てある。ビツト線区間ＢＬ，ＢＲは
図示しないトランジスタを経て、このトランジスタに信
号ＳＯ（第４図第１行）を印加することにより充電する
ことも可能である。その際ビツト線区間ＢＲ，ＢＬを他
の電圧、例えばＵＤＤ−２ＵＴに充電することもやはり
可能である。ビツト線区間ＢＲ，ＢＬの充電は、別個の
トランジスタを経るか、或は（および）負荷トランジス
タＴＬを経て行うことができるので、第４図には信号Ｓ
２がビツト線区間の予充電の間、破線のみで示してある
。この相においてスイツチングトランジスタトＩ，ＴＳ
２はやはり導通状態にある。節点Ｋはまた殊にほぼ電圧
Ｕ３＝ＵＤＤ−ＵＴ−（ＵＴ＋ΔＵＴＩＴｌａＸ）に充
電される。ここでΔＵＴｍａＯは節点Ｋに接続される全
スイツチングトランジスタへの、現われた最大のしきい
値電圧差である。予充電相は時間ｔ１乃至Ｔ２の間続く
。この時間中節点Ｋが充電される。予充電相の終りすな
わち時刻Ｔ２において、予充電のための信号ＳＯ或はＳ
２は遮断される。
このことは負荷トランジスタＴＬｌ，ＴＬ２が閉塞状態
に移行したことを意味する。予充電に読出し準備の時間
範囲が続き、之はＴ２乃至Ｔ３およびＴ３乃至Ｔ４から
合成される。
時間範囲Ｔ２乃至Ｔ３中対称トランジスタＴＯになおり
ロツク信号Ｓ３が印加される。すなわちトランジスタＴ
Ｏはなお導通制御され、ビツト線区間ＢＬおよびＮＲは
なお相互に接続される。さて関数発生器ＦＧにより、殊
に予放電回路の補助により、節点Ｋ（７）電圧は第４図
の曲線経過により低下する。スイツチングトランジスタ
ＴＳｌ，′ＹＳ２が導通状態にあるので、節点Ｋの電圧
はスイツチングトランジスタを経てビツト線区旧？Ｌ，
ＢＲに達する。これらビツト線区間には、節点の電圧Ｕ
３＋ＵＴ．ｎｉｎが設定される。ここでＵ′ＩＴｎｉｎ
はスイツチングトランジスタＴＳｌ，ＴＳ２の低い方の
しきい値電圧である。従つてビツト線区ｍβＲ，ＢＬに
は、スイツチングトランジスタ％のしきい値電圧に関係
する電圧が形成される。節点に接続された種々のしきい
値電圧を持つ多数のフリツプフロツプにおいて、種々の
しきい値電圧に対応して種々のビツト線の区間ＢＲ，Ｂ
Ｌに種々の電圧が設定される。その際スイツチングトラ
ンジスタのしきい値電圧が高い程、ビツト線の対応する
区間の電圧はそれだけ正である。従つて節点Ｋの電圧の
それぞれの変化は全フリツプフロツプに同じように作用
することが保証される。すなわちフリツプフロツプの転
換の時刻は、全フリツプフロツプに対して等しく、もは
や各個のスイツチングトランジスタの種々のしきい値電
圧には無関係である。予放電回路により節点Ｋの電圧は
、スイツチングトランジスタのしきい値電圧に関係する
値だけ変化され、之はほぼ１ボルトであると良い。Ｔ３
乃至Ｔ４の時間範囲において、クロツク信号Ｓ３が遮断
され、対称トランジスタＴＯは閉塞・される。
従つてビツト線区間βＲおよびＢＬは分離される。クロ
ツク信号Ｓ３の低下の結果更に、ビット線区（支）βＲ
，ＢＬの電圧が対称トランジスタＴＯの寄生容量により
低下することになる。之によリスイツチングトランジス
タＴＳは時刻Ｔ４後確・実に閉塞される。時刻Ｔ４後記
憶セルからの読出し過程が始まる。
その際時間範囲Ｔ４乃至Ｔ５において記憶セルから情報
が読出され、対応して両ビツト線区間に電圧差すなわち
読出し信号Ｕｓｉ，が設定される。ノ之は第４図におい
て２個の矢印により、時間範囲Ｔ４乃至Ｔ５において、
ビツト線区ｍ？Ｌ，ＢＲの電圧但ＢＬ，ＵＢＲで示され
る。ビツト線区間ＢＲおよびＢＬ上に電圧差が設定され
ることが分かる。フリツプフロツプのスイツチングトラ
ンジスタＩＩ，ＴＳ２は更に閉塞される。時刻Ｔ５にお
いて評価過程が始まる。
そのため信号Ｓ１により関数発生器ＦＧの部分が接続さ
れ、之が節点１（を再び放電する。その際放電は第４図
の電圧Ｕ３に対して与えられた曲線に対応し）て行われ
る。すなわち節点Ｋの電圧はまず急速に低下する。節点
Ｋの電圧Ｕ３の急速な低下は、情報の読出しによる電圧
変化が制御電極に印加された、フリップフロップ下Ｆ中
のスイツチングトランジスタを導通制御するようになる
。ビツト線区間ＢＬに存在する記憶セルが読出されると
仮定する場合、スイツチングトランジスタＴＳｌが導通
制御される。従つてこのトランジスタを経て電流が流れ
得る（第４図にスイツチングトランジスタ′ＶＳｌ或は
ＴＳ２を経る電流Ｊｌ２或はＪ２２を示す。時刻Ｔ６乃
至Ｔ７の間に節点Ｋの電圧Ｕ３は極めて緩慢に低下する
のみで、ほぼ一定のままである。
この過程は最初は緩慢に加速され、実施例においては今
まで閉塞されたスイツチングトランジスタが再び導通す
る如き仕方で行われる。図示例ではトランジスタ爲２で
ある。このことは第４図の電圧ＵＢＬ，［ＪＢＲ或は電
流Ｊｌ２，Ｊ２２の経過によつて与えられる。しかし節
点Ｋの電圧Ｕ３の低下の経過は、スイツチングトランジ
スタの寸法およびビツト線区間の容量の差にも拘らず、
すなわち不満足な条件下で、フリツプフロツプは再びそ
の転換点に達し、すなわち例のスイツチングトランジス
タＴＳ２は再び閉塞される。この状態は時刻Ｔ８で与え
られる。対応してスツチングトランジスタＴＳ２を通る
電流は減少する。之に反しビツト線区間の電圧差は急速
に増大する。時刻Ｔ９に負荷トランジスタＴＬｌ，ＴＬ
２にクロツク信号Ｓ２が印加され、導通制御される。そ
の結果ビツト線区間ＢＲおよびＢＬは０レベル或は１レ
ベルに調整される。之に反し節点Ｋの放電は更に促進さ
れる。節点は時刻ＴｌＯまで放電される。情報読出しに
より電圧変化が存在したビツト線区間例えばＢＲに１レ
ベルが設定され、之は読出された記憶セルを再生するの
に用いることができる。時刻ＴｌＯにクロツク信号Ｓ１
が遮断され、従つて関数発生器ＦＧはフツプフロツプＦ
Ｆから分離される。
時刻Ｔｌｌに読出しおよび再生過程が終了する。次に読
出し増幅回路の作用を、極めて有利である放電の曲線と
一緒に説明する。
もちろん節点Ｋの放電は他の仕方で、例えば前記の文献
に記載されたような形式で行うこともできる。すなわち
節点の放電により時間範囲Ｔ２乃至Ｔ３における節点Ｋ
の予放電には触れない。更にフリツプフロツプについて
読出し増幅回路の動作を説明した。節点Ｋに第１図のフ
リツプフロツプＦＦに対応して構成された多数のフリッ
プフロップ下Ｆを接続できることを既に述べた。このフ
リツプフロップは第１図のフリップフロップ下Ｆについ
て説明したのと全く同様に動作する。第２図は関数増幅
器ＦＧの実施形を示す。
関数増幅器は時間範囲Ｔ２乃至Ｔ３において動作する予
放電回路ＶＲと、時間範囲Ｔ５乃至ＴｌＯにおいて作用
する放電回路ＥＳとから成る。放電回路ＥＳにおいては
本出願人の特許出願明細書に既に記載された回路を扱つ
ている。よつてそれについては極めて簡単に触れる。予
放電回路ＶＲは２個のトランジスタＴＲｌ，ＴＲ２から
構成され、これは互に並列に接続され、その制御される
区間が節点Ｋおよび固定電位ＶＳＳの間に存在する。
トランジスタＴＲｌの制御入力には第１のロクツク信号
ＳｌＯが、トランジスタＴＲ２の制御入力には第２のク
ロツク信号Ｓｌｌが印加される。これらクロツク信号Ｓ
ｌＯ，Ｓｌｌは第５図の時間範囲Ｔ２乃至Ｔ３において
現われる。トランジスタＴＲ２は、予放電の開始に当り
放電過程を促進するため、クロツク信号Ｓｌｌにより極
めて短時間に導通制御される。クロツク信号Ｓｌｌと同
時に印加されるクロツク信号ＳｌＯは長く継続し、節点
Ｋを更に放電する。しかしトランジスタＴＲｌおよびＴ
Ｒ２は異なる寸法を持つので、節点Ｋの放電への影響が
異なる。トランジスタＴＲｌはＴＲ２より小さい。すな
わちＷ対しの比（チヤネルの巾対長さ）は例えばトラン
ジスタＴＲ２に対し２００であり、゛ｍ１に対し４０に
選定される。従つてトランジスタＴＲｌ，ＴＲ２の”Ｗ
：Ｌの比の選択或はクロツク信号ＳｌＯ，Ｓｌｌの時間
長さにより、節点Ｋの予放電の程度を希望の仕方で影響
することができる。クロツク信号Ｓｌｌは例えば２０〜
３０ナノ秒、クロツク信号ＳｌＯは４０〜５０ナノ秒で
あり得る。放電回路ＥＳは時間範囲Ｔ５乃至Ｔ６におい
て節点Ｋを極めて急速に放電する接続と、節点Ｋの残り
の放電を引受ける接続とから成る。
急速な放電はトランジスタＴＲ６，ＴＲ７および容量Ｃ
によつて行われる。トランジスタＴＲ６の制御入力に）
は、信号ＣＶが印加される。すなわちこのモジユールが
選択される、すなわちこのモジユールに選択信号ＣＥが
導かれない場合に信号が印加される。信号Ｃ「が印加さ
れている間、トランジスタＴＲ６は導通され、接続箇所
Ｐ５に節点Ｋの電圧に充電される。評価過程の開始に当
り、クロツク信号Ｓ１によりトランジスタＴＲ７が導通
制御され、それに反しトランジスタＴＲ３は閉塞される
。之により容量Ｃは極めて迅速に放電され、対応して節
点Ｋの電圧は迅速に変化される。節点Ｋの引続いての放
電はトランジスタＴＲ３，ＴＲ４，ＴＲ５および遅延回
路ＶＺｌ，ＶＺ２によつて行われる。
クロツク信号Ｓ１はトランジスタＴＲ３に直接導かれ、
之を導通状態にもたらす。従つて節点Ｋはトランジスタ
ＴＲ３を経て放電できる。遅延回路ＶＺｌにより決定さ
れる遅延時間の経過後、トランジスタＴＲ４も導通され
る。之は節点Ｋの放電過程を促進する。遅延回路ＶＺ２
による他の遅延時間の経過後、最後にトランジスタＴＲ
５も導通制御される。従つて３個の全トランジスタＴＲ
３，ＴＲ４，ＴＲ５が導通するので、時間範囲Ｔ９乃至
ＴｌＯにおける節点Ｋの放電は比較的迅速に行われる。
トランジスタＴＲ３，ＴＲ４，ＴＲ５或は遅延回路ＶＺ
ｌ，ＶＺ２の遅延時間の選定により放電曲線を形を確定
することができる。第３図はクロツク信号ＳｌＯ，Ｓｌ
ｌを発生する回路を示す。
この回路はダイオードＤ１およびトランジスタＴＲｌＯ
乃至ＴＲｌ９から成る。クロツク信号Ｓｌｌ，ＳｌＯは
モジユール選択信号ＣＥにより開始される。回路はクロ
ツク信号ＳｌＯ，Ｓｌｌがまずモジユール選択信号ＣＥ
に続くように動作し、よつてモジユール選択信号ＣＥの
振幅よりも小さい振幅をとるようにされる。モジユール
選択信号ＣＥが印加せず、それに反ば『が印加する間、
トランジスタＴＲｌ３は導通制御され、接続点ＰｌＯが
充電され得る。ぞの結果トランジスタＴＲｌｌ，ＴＲｌ
５は導通制御される。之に反しトランジスタＴＲｌ８，
ＴＲｌ２は閉塞される。しかしトランジスタＴＲｌ９，
ＴＲｌｌにモジユール選択信号ＣＥがなお印加されず、
すなわちその点の電位が零なので、信号ＳｌＯ，Ｓｌｌ
の電位も零である。さてモジユール選択信号ＣＥが印加
された場合、まずクロツク信号Ｓｌｌ，ＳｌＯが信号Ｃ
Ｅに直接続く。しかし選択信号ＣＥにより同時にトラン
ジスタＴＲｌＯが導通制御されるので、接続点ＰｌＯは
放電する。その結果或る時間後トランジスタＴＲｌ５は
閉塞され、それに反対にトランジスタＴＲｌ４は導通制
御され、トランジスタＴＲｌ６も導通状態になる。従つ
てトランジスタＴＲｌ８は導通し、之に反しトランジス
タＴＲｌ９は閉塞される。従つてクロツク信号Ｓｌｌは
再び初期値に戻る。之に反しトランジスタＴＲｌｌは導
通のままである。しかし之によりクノロツク信号ＳｌＯ
の振幅は制限される。信号百了が時刻Ｔ３にトランジス
タＴＲｌ２に印加されたときに始めて、之は開放され、
クロツク信号ＳｌＯは初期状態に戻る。選択信号ＣＥお
よびクロツク信号ＳｌＯ，Ｓｌｌの関係は第５図から分
かる。
ここでクロツク信号ＳｌＯ，Ｓｌｌはまずモジユール還
択信号ＣＥに直接続き、しかし回路の設計により与えら
れる時間後、選択信号ＣＥの上昇にもはや伴わない。更
にクロツク信号ＳｌｌがＳｌＯよりも早く消滅”するこ
とが示される。この発明の関数発生器の利点は、本来の
放電の前の節点Ｋの予放電回路の補助により、読出し信
号の評価時間中に予放電され、従つてフリツプフロツプ
のスイツチングトランジスタの種々の限界電圧が評価時
間に影響することを除去する点にある。
【図面の簡単な説明】
第１図はフリツプフロツプおよび関数発生器を持つ読出
し増幅回路、第２図は予放電回路を持つ関数発生器の実
施例、第３図は予放電回路に対するクロツク信号発生の
ための回路、第４図は第１図の読出し増幅回蕗の作用を
説明する信号ダイヤグラム、第５図は予放電回路に導入
されるクロツク信号のダイヤグラムを示す。 ＢＬ，ＢＲ・・・ビツト線部分区間、ＣＥ・・・モジユ
ール選択信号、び・・・相補モジユール選択信号、ＥＳ
・・・放電回路、ＦＦ・・・フリツプフロツプ、ＦＧ・
・・関数発生器、Ｋ・・・節点、ＴＬｌ，ＴＬ２・・・
負荷トランジスタ、ＴＳｌ，ＴＳ２・・・スイツチング
トランジスタ、ＶＲ・・・予放電回路。

Claims (1)

  1. 【特許請求の範囲】 １ ＭＯＳ記憶器から供給された読出し信号を増幅する
    ためにそれぞれ１個の負荷トランジスタとしてのＭＯＳ
    トランジスタと１個のスイッチングトランジスタとして
    のＭＯＳトランジスタとから成つておりそれぞれ負荷ト
    ランジスタとスイッチングトランジスタとの間の接続点
    でＭＯＳ記憶器の１つのビット線のそれぞれ１つの部分
    区間と接続されているフリップフロップのそれぞれ２個
    の交差結合された分岐のスイッチングトランジスタのソ
    ース電極により形成される１つの節点に、この節点が読
    出し過程のサイクル開始の際に充電されるように、また
    ビット線上の読出し信号の評価のためにフリップフロッ
    プをビット線上の読出し信号により定められる状態に反
    転させるべく放電されるようにする電圧経過を生じさせ
    るための関数発生器において、節点の充電と放電との間
    の時間（ｔ２〜ｔ３）中に節点を予放電する１個の予放
    電回路ＶＲが設けられており、この予放電の結果として
    、節点に接続されているフリップフロップのスイッチン
    グトランジスタＴＳ１，ＴＳ２が導通状態に切換られて
    いる状態のもとに、フリップフロップのスイッチングト
    ランジスタのしきい値電圧を節点における電圧から差し
    引いた電圧がビット線の部分区間に現れることを特徴と
    する関数発生器。 ２ 予放電回路ＶＲは第１のクロック信号Ｓ１０により
    制御される第１のトランジスタＴＲ１と、第１のトラン
    ジスタに並列に接続され第２のクロック信号Ｓ１１によ
    り制御される第２のトランジスタＴＲ２から成り、また
    両トランジスタＴＲ１，ＴＲ２の寸法およびクロック信
    号Ｓ１０，Ｓ１１の形が予放電の間に節点Ｋにおける電
    圧の経過を所望の電圧経過とするように選定されている
    ことを特徴とする特許請求の範囲第１項記載の関数発生
    器。 ３ 第１および第２のクロック信号Ｓ１０およびＳ１１
    は、最初はモジュール選択信号ＣＥの立ち上がり縁に沿
    つて立ち上がり、途中からモジュール選択信号の振幅よ
    りも小さい振幅に制限されるように、モジュール選択信
    号ＣＥから導き出されることを特徴とする特許請求の範
    囲第２項記載の関数発生器。 ４ 第２のトランジスタＴＲ２の寸法が第１のトランジ
    スタＴＲ１の寸法より大きく選定されており、また第２
    のクロック信号Ｓ１１の継続時間が第１のクロック信号
    Ｓ１０の継続時間よりも短く選定されていることを特徴
    とする特許請求の範囲第３項記載の関数発生器。 ５ 予放電回路が、１つのスイツチングトランジスタＴ
    Ｒ１４およびモジュール選択信号ＣＥに対して相補性の
    信号ＣＥにより制御される１つの負荷トランジスタＴＲ
    １３から成る第１の分岐と１つのスイツチグトランジス
    タＴＲ１５およびモジュール選択信号ＣＥにより制御さ
    れる１つの負荷トランジスタＴＲ１６から成り第１の分
    岐と交差結合された第２の分岐とを有する１つのフリッ
    プフロップと、このフリップフロップの第１の出力端ｐ
    １７に接続されておりモジュール選択信号ＣＥにより制
    御される１つのトランジスタＴＲ１０および１つのダイ
    オードＤ１から成る第１の直列回路と、制御入力端でフ
    リップフロップの第１の出力端と接続されており且つ被
    制御電流路の一方の電極にモジュール選択信号ＣＥを与
    えられている１つのトランジスタＴＲ１１およびクロッ
    ク信号Ｓ３により制御される第２のトランジスタＴＲ１
    ２から成る第２の直列回路と、制御入力端でフリップフ
    ロップの第１の出力端と接続されており且つ被制御電流
    路の一方の電極にモジュール選択信号ＣＥを与えられて
    いる１つのトランジタＴＲ１９および制御入力端でフリ
    ップフロップの第２の出力端と接続されている第２のト
    ランジスタＴＲ１８から成る第３の直列回路とから成つ
    ており、第２の直列回路のトランジスタＴＲ１１，ＴＲ
    １２の接続点から第１のクロック信号Ｓ１０が、また第
    ３の直列回路のトランジスタＴＲ１８，ＴＲ１９の第２
    のクロック信号Ｓ１１が取り出されることを特徴とする
    特許請求の範囲第４項記載の関数発生器。
JP52081905A 1976-07-08 1977-07-08 Ｍｏｓ記憶器に対する関数発生器 Expired JPS6044749B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2630797A DE2630797C2 (de) 1976-07-08 1976-07-08 Funktionsgenerator zur Erzeugung einer Spannung an einem Knoten, an den den Bitleitungen eines MOS-Speichers zugeordnete Flip-Flops aus MOS-Transistoren angeschlossen sind
DE2630797.1 1976-07-08

Publications (2)

Publication Number Publication Date
JPS537141A JPS537141A (en) 1978-01-23
JPS6044749B2 true JPS6044749B2 (ja) 1985-10-05

Family

ID=5982530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52081905A Expired JPS6044749B2 (ja) 1976-07-08 1977-07-08 Ｍｏｓ記憶器に対する関数発生器

Country Status (5)

Country Link
US (1) US4119871A (ja)
JP (1) JPS6044749B2 (ja)
DE (1) DE2630797C2 (ja)
FR (1) FR2357980A1 (ja)
GB (1) GB1587130A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168490A (en) * 1978-06-26 1979-09-18 Fairchild Camera And Instrument Corporation Addressable word line pull-down circuit
US4208730A (en) * 1978-08-07 1980-06-17 Rca Corporation Precharge circuit for memory array
US4543501A (en) * 1978-09-22 1985-09-24 Texas Instruments Incorporated High performance dynamic sense amplifier with dual channel grounding transistor
US4274013A (en) * 1979-02-09 1981-06-16 Bell Telephone Laboratories, Incorporated Sense amplifier
US4421996A (en) * 1981-10-09 1983-12-20 Advanced Micro Devices, Inc. Sense amplification scheme for random access memory
US4694205A (en) * 1985-06-03 1987-09-15 Advanced Micro Devices, Inc. Midpoint sense amplification scheme for a CMOS DRAM
GB0229763D0 (en) * 2002-12-23 2003-01-29 Renishaw Plc Signal transmission system for a trigger probe

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE789500A (fr) * 1971-09-30 1973-03-29 Siemens Ag Memoire a semiconducteurs avec elements de memorisation a un seul transistor
DE2309192C3 (de) * 1973-02-23 1975-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Regenerierschaltung nach Art eines getasteten Flipflops und Verfahren zum Betrieb einer solchen Regenerierschaltung
US3949381A (en) * 1974-07-23 1976-04-06 International Business Machines Corporation Differential charge transfer sense amplifier
GB1523752A (en) * 1974-08-28 1978-09-06 Siemens Ag Dynamic semiconductor data stores
US4000413A (en) * 1975-05-27 1976-12-28 Intel Corporation Mos-ram
US3993917A (en) * 1975-05-29 1976-11-23 International Business Machines Corporation Parameter independent FET sense amplifier
US4025907A (en) * 1975-07-10 1977-05-24 Burroughs Corporation Interlaced memory matrix array having single transistor cells
US4050061A (en) * 1976-05-03 1977-09-20 Texas Instruments Incorporated Partitioning of MOS random access memory array
US4028557A (en) * 1976-05-21 1977-06-07 Bell Telephone Laboratories, Incorporated Dynamic sense-refresh detector amplifier

Also Published As

Publication number Publication date
US4119871A (en) 1978-10-10
FR2357980B1 (ja) 1984-08-10
GB1587130A (en) 1981-04-01
DE2630797B1 (de) 1977-12-15
JPS537141A (en) 1978-01-23
DE2630797C2 (de) 1978-08-10
FR2357980A1 (fr) 1978-02-03

Similar Documents

Publication Publication Date Title
US5461590A (en) Low power VCC and temperature independent oscillator
US4388705A (en) Semiconductor memory circuit
US4612462A (en) Logic circuit having voltage booster
US4063225A (en) Memory cell and array
US4574203A (en) Clock generating circuit providing a boosted clock signal
US4162416A (en) Dynamic sense-refresh detector amplifier
KR100332331B1 (ko) 다이나믹 감지 증폭기 및 디지탈 데이타 출력 신호 발생 방법
KR0134773B1 (ko) 반도체 기억장치
US3938109A (en) High speed ECL compatible MOS-Ram
US4119870A (en) Read-out amplifier circuit for a dynamic MOS memory
JPS6044749B2 (ja) Ｍｏｓ記憶器に対する関数発生器
EP0470394B1 (en) Semiconductor memory device with current to voltage conversion amplifier
JPH08287689A (ja) マルチ・リファレンス・センス・アンプ
US20040017713A1 (en) Ferroelectric memory supplying predetermined amount of direct-current bias electricity to first and second bit lines upon reading data from memory cell
US4736343A (en) Dynamic RAM with active pull-up circuit
US7054212B2 (en) Sense amplifier with adaptive reference generation
JPS5810799B2 (ja) 半導体記憶装置
US5610863A (en) Memory device having a booster circuit and a booster circuit control method
US4060740A (en) Sensing amplifier for capacitive MISFET memory
JPH04212783A (ja) メモリバスのプリチャージ回路
US5444398A (en) Decoded-source sense amplifier with special column select driver voltage
JPS599735A (ja) クロツク発生回路
JP3167323B2 (ja) ダイナミック半導体メモリ
JPH0787038B2 (ja) ワード・ライン駆動回路
KR100301820B1 (ko) 센스 앰프