JPS6046470A - 印刷回路基板検査装置 - Google Patents

印刷回路基板検査装置

Info

Publication number
JPS6046470A
JPS6046470A JP59086069A JP8606984A JPS6046470A JP S6046470 A JPS6046470 A JP S6046470A JP 59086069 A JP59086069 A JP 59086069A JP 8606984 A JP8606984 A JP 8606984A JP S6046470 A JPS6046470 A JP S6046470A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
inspection apparatus
board inspection
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59086069A
Other languages
English (en)
Inventor
シユロモ バラク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OPUTOROTETSUKU Ltd
Original Assignee
OPUTOROTETSUKU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OPUTOROTETSUKU Ltd filed Critical OPUTOROTETSUKU Ltd
Publication of JPS6046470A publication Critical patent/JPS6046470A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/304Contactless testing of printed or hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は、印刷回路基板検査装置に関し、特に印刷回路
を設けた回路基板の検査を行うための装置1“tに関す
るものである。
[従来技術] ’%:子回路の製造にあたっては、その種々の段階にお
いて電子回路の検査を行うだめの種々の種類の装置が知
られている。特に成功を収めた印刷回路基板の検査装置
は、本願人の先のイスラエル国特許出願第88599号
において開示されている。この検査装置は、単層を設け
た回路基板、すなわちその1−に部品を取伺けていない
回路基板の光学式検査を行うのに適している。
現在の製造技術によれば、多層の印刷回路基板を製造す
ることができる。これら基板は上述した光学式装置によ
って検査することはできない。従来は、この種基板の検
査は、回路基板上の種々の点のセットの間での電気的連
続性を決定することにより′電気的に行われている。こ
のような電気的連続性の検査は、マルチプローブ電気コ
ンタクトユニット、一般に「ベッド オフ ネイルズ(
bedof nails)J と称されているものを用
いて行なわれる。この慣例のコンタクトユニットは多数
のばねをとりつけたビンを有し、これらビンを間隔の密
な格子パターン状に配置して、検査される回路基板上の
対応する多数の位置に接触させる。
[ベット オフ ネイルズ」を回路基板検査装置の回路
基板インターフェース装置として用いることには多くの
欠点がある。すなわち、■、 密度については限度があ
り、1平方インチあたり約200ピン以上の密度の場合
には適していない。また、オフグリッド(off gr
id)の回路配置にも適していない。このようなオフグ
リッドの配置は、基板」:の回路の密度を高め、しかも
コンピュータ処理によるPCB設計によっては解決され
ないトポロジーの問題を克服したいという要望とともに
益々一般的になってきている。
2、「ベッド オフ ネイルズ」型検査装置のコストは
極めて高い。その理由は、ばねをとりつけたビンの各々
は個別の導体によって個別の操作スイッチに結合されて
いるからである。従って、この種従来の検査装置は数千
のスイッチと何キロメートルもの導体とを含むものとな
り得る。従って、このような検査装置は非常に大きくか
つ複雑なものとなる。
[目的1 そこで、本発明の目的は、「ベッド オフ ネイルズ」
型のコンタクトユニットの例をとりあげて説りjした従
来の印刷回路基板検査装置の重大な欠点を解決した印刷
回路基板検査装置を提供することにある。
[発明の構成] かかる目的を達成するために、本発明は、検査される印
刷回路基板に対する検査部と、走査されたエネルギー人
力を印刷回路基板ヒの導電位置に供給するための高速度
走査装置と、その走査装置により走査された導電位置の
電位を検知するための電子捕集装置とを具えたものであ
る。
本発明の一実施例では、走査された導電位置の電位に関
する情報の相関をとって6回路基鈑上の走査された位置
の組の間の導電状態の出力表示を形成する相関装置を設
けることができる。
さらに、他の実施例では、相関装置に加えて、導電状1
ルの出力表示をマスター回路基板に対応して予め定めた
基準表示と比較する比較装置を設ける。
さらにまた、他の実施例では、検査される印刷回路基板
に少なくともひとつの予め定めた電気入力を供給する手
段を設ける。
さらに加えて、本発明の好適例では、電気入力供給装置
は、少なくともひとつの時間と共に変化する電気人力を
前記印刷回路基板に供給し、前記相関装置は、前記印刷
回路基板に供給される電気入力の相異なる状態に各々対
応する複数個の出力表示を形成する。ここで、走査装置
は、Uvv査装置のような光学式走査装置を具えること
ができる。未発IJ1の他の例では、走査装置は電子走
査製鎖を具えることもできる。
[実施例1 以下、実施例に基づいて本発明の詳細な説明する。
第1図を参照するに、この第1図は本発明装置の大略を
示す。かかる本発明装置は、検査室、すなわち検査部1
0を有し、ここに、印刷回路基板12のテスト中この印
刷回路基板12を位置させる。検査室10は通常は減圧
状態に維持しておくものとし、この検査室lOには印刷
回路基板12上の電気回路を外部電気信号または電位源
16に結合するための電気接続ケーブルI4を設ける。
検査室IOに関連して走査装置18を設ける。この走査
装置18は任意の適当な種類の電気的または光学式走査
装置とすることができるが、その詳細については後述す
る。
検査されるべき印刷回路基板12上の種々の位置の電位
を検知するための装置20を検査室lO及び走査装置1
8に関連させ、この装置20からは、当該印刷回路基板
上の種々の位置の充電状態を示す出力信号を相関回路2
2に供給する。この相関回路22は検査されるべき印刷
回路基板12上の走査された位ziの種々の組の間の導
電状態を示す出力を供給するように動作する。この相関
回路22は走査装W18あるいは相関を取るための他の
制御または検知回路からの入力信号をも受信する。
相関回路22の出力はコンパレータ24のような他の信
号処理回路に供給することができる。このコンパレータ
24はかかる導電状態の出力の表示をマスター回路基板
の特性を表す基準源26により供給される基準と比較す
るものとすることができる。
コンパレータ24の出力をディスプレイや欠陥マーカー
のような利用回路28に供給することができる。
次に第2図を参照するに、この第2図は本発明の好適例
に従って構成され及び動作する印刷回路、J、lj板検
査装置の一実施例を一部分斜視図の形態で示し、一部分
ブロック線図の状態で示すものであり、この例では光学
式走査を用いている。第2図の装置は、第3図につき後
に詳述する検査室5oと、符号52で総称して示しであ
る光学式走査のサブシステムと、符号54で総称して示
す信号処理サブシステムとを有する。これら各部分の全
てに共通にコンピュータ56を接続してシステム動作の
とりまとめを行ない、このコンピュータ56を慣例の端
末58、プリンタ60及びディスクドライブのようなメ
モリュニント62に関連させる。
光学式走査サブシステム52は走査コントローラトロー
ラ63からはラスター走査と同期信号出力及びUV源電
力供給源64に対する出力を含むタイミング出力を発生
させる。このUv源電電力源64よりUV放射源66に
給電する。なお、可視スペクトラムにおける放射を含む
他の波長の放射もまたuv放射とともにあるいはUv放
射に代えて走査のために用いることができる。Uv放射
源θBの放射出力を合成ミラー70によってHeNeレ
ーザー 68の出力と合成させる。この合成ミラー70
は慣例の構造のものとすることができ、その合成出力を
符号72で示す走査アセンブリーに供給する。
このHeNeレーザー出力により走査放射ビームの位置
を示す可視マーカーを供給する。この走査アセンブリー
72はいかなる適当な走査アセンブリーであってもよく
、ビデオラスター走査速度で動作するものとす6好適で
ある。このような走査アセンブリーの一例はイスラエル
国特許第3111390号のr光学式走査発生器J (
1975年2月10日発行)に記述されている。
図示の実施例においては、走査アセンブリー72は、中
心軸の周りに回転するとともに入来する放射を受けて、
ライン走査を行う、モータで駆動される回転多面鏡74
と、この回転多面鏡74から反射された放射ビームを受
けてそれを検査装置50の平坦な表面78上に向けて反
射させ、それによりライン走査に直交する走査を行う、
個別のモーターで駆動される揺動ミラー(noddin
g m1rror)7Bとを有する。平坦な表面78上
のコヒーレントラスター走査パターンはミラー74及び
76の走査動作を調整することにより実現することがで
きる。すなわち、走査コントローラ63により適当な同
期及び制御信号を回転多面鏡制御回路80及び揺動ミラ
ー制御回路82に供給して各ミラー74及び7Bの動作
を制御することによってかかるコヒーレントラスター走
査パターンを得ることができる。
つぎに第7図を参照するに、この第7図は走査コントロ
ーラ回路63及び制御回路80及び82の構成カポ−)
A及びBを含み、これらタイマー出力期出力をモニター
124及びインターフェイス回路128(第2図)に供
給する。
回転多面鏡制御回路80は、たとえば、回転多面鏡モー
タ及びエンコーダ83に対する電力供給を制(芯 御する2N 3055のようなパワートランジスタと、
ミラーアクチュヱータ出力回路82は、たとえば、揺動
ミラーアクチュエータ85に対する電力Uj給を制御す
る2N 3055のような)くワートランジスタをイi
する。ここで、揺動ミラーアクチュエータ85は可動コ
イルの形式とすることができる。
つぎに、検査室50の構成及び動作を第3図及び第6図
を参照して説明する。図示するように、検査室50は、
気密封止可能な/\ウジング′80を有する。このハウ
ジング80は、たとえ#f、プラスチックまたはガラス
で形成され、tlV放射及び)l 、e N e放射に
対してほぼ透明な材料により形成された抜身(受けつけ
カバー82を有する。)\ウジフグ80の内at±適当
な導管84を介して回転ポンプ式とすることのできる真
空ポンプ88(第2図)のような減圧発生装置に結合す
るのが好適である0通常番よ、ハウジング80の内部を
約数ミクロンHgの減圧状態に維持する。
木兄りJの図示例では、カバー32は着脱可能となし、
このカバー82をハウジングθ0の残余の部分に対して
周縁をとりまくガスケット88により着脱自在に封止し
、検査すべき印刷回路基板の挿入及び除去を行なうこと
ができるようにする。木兄tJjの他の例では、カバー
表面82を固定的に封止し、ハウジングの側部に出入口
手段を設け、それと共に印刷回路を自動的に供給し位置
決めを行う手段をも設けることもできる。
カバー92の内側表面上にはコーティング100を施し
、その厚さをたとえば入来する放射の波長の1/4に等
しくなし、すなわち約0.00025mmとなし、スズ
酸化物のような一般的Uv放射に対して透明な導体で構
成、する、ハウジング80の内側の底部表面102に沿
って金属板104を配置し、この金属板104にはマイ
ラーR(Mylar R)のような絶縁性材ネ1による
層108を配置する。検査すべき印刷回路基板108を
層lθ4により支持されている絶縁性層toe上に配置
する。
適当なコネクタ109により、印刷回路基板1081、
の1つ又は2つ以上の回路を電位又は信号源】6(第1
図)に接続することができる。
第2図に示すように、金属板104を電源110の負側
電位源に接続し、透明導体102を、たとえば数メグオ
ームの抵抗112を介して、電源110の正側電位源に
接続する。
つぎに、検査室50の動作について簡単に述べる。 U
V放射のビームにより表面78を走査すると、このビー
ムは導電層100を通過して印刷回路基板108上の種
々の位置に射突する。かかるビームが印刷回路基板10
B上の導電位置に射突する時に、このビームは光電効果
により導体から電子を釈放させる。これら自由電子は、
検査室50内で反対方向に荷電された導体100と金属
板104とにより形成される静電界により正方向に荷電
された導体100に向けて移動する。導体100におい
てこれら電子を受取ると、その導体100の電位は一時
的に変化し、従って電気的な信号を発生する。
それと同時に、電子が導体から釈放されることによって
、その導体100はあらかじめ定めた時間にわたって正
方向に荷電されて電荷は再び平衡状態となる。この予め
定めた時間は20tasのオーダーである。導体100
がその予め定めた位置の走査から正方向に荷電されてい
る間に、−、h述した予め定めた時間内にUV放射がそ
の導体100」二の別異の位置に射突すると、その導体
からは電子は殆ど釈放されない。
適当な闇値を設けて、あらかじめ定めた時間内に走査さ
れた導体を同じ時間内に走査されなかった導体から識別
することにより、導体100からの出力信号を用いて導
体の相互接続についてのマツピング情報を含む出力表示
を形成するのが好適である。この情報は、走査コントロ
ーラ63によす供給される同期情報に結合されて、多層
回路基板に対してさえも、可視的に検知可能な導体マツ
プを提供することができる。かかるマツプは印刷回路基
板中の欠陥を表示する。
さらに本発明の他の好適例では、第1図およびpt42
1fflの検査室および装置を用いて、これに装着され
た印刷回路基板の動作テストを行うことができる。この
技術では、テスト信号発生器120のような電位または
信号源1B(第1図)によって印刷回路基板−ヒの電気
回路にテスト信号を供給する。
かかるテスト信号発生器120は、データへ誌よってコ
ンピュータ58に結合されたインターフェースを有する
のが好適である。テスト信号は時間と共に変化するもの
とすることもでき、そしネ回路基板の走査のタイミング
を適切に定めることによって基板上の電気回路上の複数
の信号状態の組合せに対応する導体の電位マツプを得る
ようにする。上述したようにして形率された導体電位マ
ツプを適切に分析することによって装着された基板の動
作テスト出力表示を得る。かかる分析は慣例の技術によ
って自動的に実行するこ、とができる。
再び第2図に戻り、ビデオ速度のラスク走査により得ら
れたビデオ信号であるのが好適な出カマツブ信号を導体
100から電源lieへの正側の電源接続から取り出し
て、この出力信号をアナログ信号処理回路122に供給
する。
コントローラ63から同期信号をも受信する。アナログ
信号処理回路122の他方の出力を閾値回路126に供
給する。この閾値回路12BはA/D回路を含むものと
することができる。回路12Bの出力をインターフェー
ス回路128に供給する。このインピユータ56と交信
する。
次に第8図を参照するに、第8図は回路部分122.1
28および!28の好適例を示す、信号処理同数個一般
的に図示のように配置して構成する。悶+21−3 ちのひとつからの出力を供給し、同負側入力端子には閾
値電圧を供給し、その出力を回路128に供給する。こ
の回路+28は、例えば、テキサス イる。
ここで第4図を参照するに、この第4図は本発明の実施
例に従って構成され及び動作する印刷回路基板検査装置
の他の実施例を示し、この実施例では第2図の実施例の
ような光学式走査の代わりに電子ビーム走査を用いてい
る。
第2図の実施例の場合と同様に、コンピュータ56、及
びこのコンピュータ56とデータバスを介して交信する
関連する端末58、プリンタ60およびディスクドライ
ブのようなメモリユニット62を用いている。この実施
例においては、走査サブシステムは 慣例のラスター走
査受像管のようなCRT管150を有し、このCRT管
150から蛍光スクリーンをあらかじめ取除いておき、
その代わりに検査室151を設けておく。この検査室1
51については第5図を参照して後に述べる。
慣例の設計及び構成であって、符号149により一括し
て示される電源及び集束及び輝度制御回路によって、制
御信号を、改造されたCRT管150に慣例の形態で供
給する。これら制御回路148からの出力信号を慣例の
偏向回路+48に供給する。この偏向回路148により
動作信号を改造されたCRTZi今150のヨーク14
7に供給し、さらにまたラスター走査同期信号を、第2
図に示したところと同じような形態で本装置の他の部分
に供給する。
ここで、第5図を参照するに、この第5図は改造された
CRT管150の一部分を形成する検査室151を示す
。この検査室151は/\ウジング152を有し、この
ハウジング152をCRT管150に封着する。この検
査室151はCRT管150の内部と連通し、たとえば
、第3図の実施例の場合と同様に、CRT管150の内
部と同じ減圧状態に維持するものとする。検査室151
は補集メツシュ154を備え、この補集メツシュ154
を抵抗15Elを介して電源+53の正側電位源に結合
する。ハウジング152の底部表面には金属板158を
設け、この金属板15Bを電源153の負側電位源に結
合する。金属板158の上には、絶縁性材料、たとえば
マイラーRの層160を設ける。検査される印刷回路基
板162を絶縁性材料の層160の上に載せる。
検査室151の動作について簡単に述べる。改造された
CRT’t150からの電子ビームが、検査される印刷
回路基板182の導体上に射突すると、電子が放出され
る。これら電子は検査室151内の静電界によって補集
メツシュ154に引かれる。第2図および第3図の装置
に関連して上述したように、電子の釈放は導体の充電状
態の関数で、従って導体配置の形状および接続状態の関
数である。第2図および第3図の装置の場合と同様に、
本例においても正側に接続された電子の受容器、本例で
は補集メツシュ、の接続部から信号を取り出し、この取
り出された信号により出力表示を提供し、この出力表示
を適当な同期入力と共に用いて導体のマツプ出力を取り
出すことができる。第4図の実施例におけるそれ以降の
信号の処理およびディスプレイ装置は、図示の程度にお
いては、第2の実施例の場合と木質的に同様であり、従
って、これら部分は第2図と同一の符号で示すものとす
る。
なお、本発明は上述し、図示した実施例にのみ限定され
るものではなく、本発明の範囲内におし1て当業者は種
々変更して実施することができるものである。
【図面の簡単な説明】
第1図は本発明の好適実施例に従って構成されおよび動
作する印刷回路基板検査装置を示すブロック線図。 第2図は第1図示の装置の一実施例として光学式走査を
用いた場合の実施例を、一部分斜視図で、および一部分
ブロック線図で示す線図、第3図は第2図の実施例に関
連して用いることのできる検査室の一例を示す断面伺面
図、第4図は第1図の装置の他の実施例として電子ヒー
ム走査を用いた実施例を、一部分斜視図で、一部分ブロ
ック線図で示す線図、 第5図は第4図の実施例に関連して用いることのできる
検査室の一実施例を示す断面側面図、第6図は第3図に
示した種類の検査室の内側に配j4された印刷回路基板
を示す説’JJ図。 第7図は第2図の回路の一部分の一実施例を示すブロッ
ク線図、および 第8図は第2図の回路の一部分の一実施例を示すブロッ
ク線図である。 lO・・・検査室(検査部)、 12・・・印刷回路基板、 14・・・電気接続ケーブル、 16・・・外部電気信号または電位源。 18・・・走査装置、 20・・・電位検知装置、 22・・・相関回路、 24・・・コンパレータ、 26・・・基準源、 2S・・・利用回路(ディスプレイまたは欠陥マーカー
ン。 特許出願人 オプトロチツク リミテッド化 理 人 
弁理士 谷 義 − 1、事件の表示 特願昭59−086.OH号 2、発明の名称 印刷回路基板検査装置 3、補正をする者 事件との関係 特許出願人 オプトロチツク リミテッド 4、代理人 〒107 5、補正命令の日付 昭和58年7月11日(発送日:昭和58年7月31日
)6、補正の対象 願書の特許出願人の欄、委任状1図面 および法人証明書 7、補正の内容

Claims (1)

  1. 【特許請求の範囲】 1)検査される印刷回路基板に対する検査部と、 走査されたエネルギー人力を前記印刷回路基板上の導電
    位置に供給するための高速度走査装置と、 該走査装置により走査された導電位置の電位を検知する
    ための電子捕集装置とを具えたことを特徴とする印刷回
    路基板検査装置。 2、特許請求の範囲第1項記載の印刷回路基板検査装置
    において、前記走査された導電位置の電位に関する情報
    の相関をとって、前記回路基板」二の走査された位置の
    組のIIJIの導電状態の出力表示を形成する相関装置
    を具えたことを特徴とする印刷回路基板検査装置。 3)特許請求の範囲第2項記載の印刷回路基板検査装置
    において、前記導電状態の出力表示をマスター回路基板
    に対応して予め定めた基準表示と比較する比較装置を具
    えたことを特徴とする印刷回路基板検査装置。 4)特許請求の範囲第1項ないし第3項のいずれかの項
    に記載の印刷回路基板検査装置において、検査される印
    刷回路基板に少なくともひとつの予め定めた電気入力を
    供給する手段を具えたことを特徴とする印刷回路基板検
    査装置。 5)特許請求の範囲−第4項記載の印刷回路基板検査装
    置において、前記電気入力供給手段は、少なくともひと
    つの時間と共に変化する電気入力を前記印刷回路基板に
    供給し、前記相関装置は、前記印刷回路基板に供給され
    る電気入力の相異なる状態に各々対応する複数個の出力
    表示を形成することを特徴とする印刷回路基板検査装置
    。 6)特許請求の範rM第1項ないし第5項のいずれかの
    項に記載の印刷回路基板検査装置において、前記走査装
    置は光学式走査手段を具えたことを特徴とする印刷回路
    基板検査装置。 7)特許請求の範囲第6項記載の印刷回路基板検査装置
    において、前記光学式走査手段はUV走査手段を具えた
    ことを特徴とする印刷回路基板検査装置。 8)特許請求の範囲第1項ないし第5項のいずれかの項
    に記載の印刷回路基板検査装置において、前記走査装置
    は電子走査手段を几えたことを特徴とする印刷回路基板
    検査装置。 9)特許請求の範囲第1項ないし第8項のいずれかの項
    に記載の印刷回路基板検査装置おいて、前記検査部は減
    圧閉鎖容器を具えたことを特徴とする印刷回路基板検査
    装置。
JP59086069A 1983-05-04 1984-04-27 印刷回路基板検査装置 Pending JPS6046470A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IL68568 1983-05-04
IL68568A IL68568A0 (en) 1983-05-04 1983-05-04 Apparatus and method for automatic inspection of printed circuitboards

Publications (1)

Publication Number Publication Date
JPS6046470A true JPS6046470A (ja) 1985-03-13

Family

ID=11054222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59086069A Pending JPS6046470A (ja) 1983-05-04 1984-04-27 印刷回路基板検査装置

Country Status (5)

Country Link
EP (1) EP0128107A1 (ja)
JP (1) JPS6046470A (ja)
AU (1) AU2720784A (ja)
IL (1) IL68568A0 (ja)
ZA (1) ZA843009B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788078B2 (en) 2001-11-16 2004-09-07 Delaware Capital Formation, Inc. Apparatus for scan testing printed circuit boards

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0264481B1 (en) * 1986-10-23 1992-05-13 International Business Machines Corporation Testing method for integrated circuit packaging boards using a laser in vacuum
DE3683053D1 (de) * 1986-10-23 1992-01-30 Ibm Verfahren zur kontaktfreien pruefung von platinen fuer integrierte schaltungen unter atmosphaerischen bedingungen.
FR2623615B1 (fr) * 1987-11-20 1991-01-25 Thomson Csf Dispositif de mesure electronique d'une surface, notamment applicable au controle de connexion
US20010015641A1 (en) * 1998-09-23 2001-08-23 Mark A. Swart Circuit board testing apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD100564A1 (ja) * 1972-03-01 1973-09-20
DE2700252C2 (de) * 1977-01-05 1985-03-14 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Prüfen definierter Strukturen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788078B2 (en) 2001-11-16 2004-09-07 Delaware Capital Formation, Inc. Apparatus for scan testing printed circuit boards
US7071716B2 (en) 2001-11-16 2006-07-04 Delaware Capital Formation, Inc. Apparatus for scan testing printed circuit boards

Also Published As

Publication number Publication date
AU2720784A (en) 1984-11-08
IL68568A0 (en) 1983-09-30
EP0128107A1 (en) 1984-12-12
ZA843009B (en) 1984-11-28

Similar Documents

Publication Publication Date Title
EP0264482B1 (en) Method for contactless testing of integrated circuit packaging boards under atmospheric conditions
US6605951B1 (en) Interconnector and method of connecting probes to a die for functional analysis
US4507605A (en) Method and apparatus for electrical and optical inspection and testing of unpopulated printed circuit boards and other like items
US5017863A (en) Electro-emissive laser stimulated test
US6369591B1 (en) Apparatus and method using photoelectric effect for testing electrical traces
JPS6046470A (ja) 印刷回路基板検査装置
TWI345751B (en) Control-device with improved test-properties
US5357194A (en) Testing bed and apparatus including same for testing printed circuit boards and other like articles
US7446543B2 (en) Non-contact electrical connections test device
US4621232A (en) Inspection of unsintered single layer or multilayer ceramics using a broad area electrical contacting structure
WO2007055012A1 (ja) コンタクトユニットおよび検査システム
JP2002026100A (ja) 半導体基板および電気回路製造プロセスの検査方法並びに電気回路装置の製造方法
JP3804046B2 (ja) 回路基板の検査装置および検査方法
JP2588565B2 (ja) 印刷配線板の導通検査装置
JPS63269198A (ja) 液晶表示器用駆動回路基板の検査方法
JP4748392B2 (ja) Tftアレイ基板検査装置
JP4287255B2 (ja) 基板検査装置及び基板検査方法
JPH1194918A (ja) 電極検査装置
JP4181019B2 (ja) 基板検査装置及び基板検査方法
JP2001352144A (ja) 電子回路基板の微小穴検査装置
JPS5933996B2 (ja) 未焼結セラミツクの検査装置
JP3804047B2 (ja) 回路基板の検査装置および検査方法
JP2010008996A (ja) 導電性構造部、特に薄膜トランジスタ型液晶ディスプレイの非接触式コンタクト形成のための装置及び方法
JP2591347B2 (ja) 実装ボード検査装置
GB2103374A (en) Method and apparatus for testing circuits