JPS6046851B2 - transistor circuit - Google Patents

transistor circuit

Info

Publication number
JPS6046851B2
JPS6046851B2 JP7464076A JP7464076A JPS6046851B2 JP S6046851 B2 JPS6046851 B2 JP S6046851B2 JP 7464076 A JP7464076 A JP 7464076A JP 7464076 A JP7464076 A JP 7464076A JP S6046851 B2 JPS6046851 B2 JP S6046851B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
emitter
collector
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7464076A
Other languages
Japanese (ja)
Other versions
JPS5355A (en
Inventor
雅博 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7464076A priority Critical patent/JPS6046851B2/en
Publication of JPS5355A publication Critical patent/JPS5355A/en
Publication of JPS6046851B2 publication Critical patent/JPS6046851B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Amplitude Modulation (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 本発明は利得制御回路、乗算回路、スイッチング回路
等に適用して好適なトランジスタ回路に関し、動作の安
定化を図つたものを提案せもとするものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a transistor circuit suitable for application to gain control circuits, multiplier circuits, switching circuits, etc., and aims to propose a transistor circuit that is capable of stabilizing its operation.

以下に図面を参照して本発明トランジスタ回路の一例
について説明しよう。
An example of the transistor circuit of the present invention will be explained below with reference to the drawings.

第1図は本発明トランジスタ回路の基本的な一実施例
を示す。
FIG. 1 shows a basic embodiment of the transistor circuit of the present invention.

第1のトランジスタQ、のコレクタが電源+Bの一端(
他端に接地されている)に接続され、そのベースは基準
バイアス電源+Brの一端(他端は接地されている)に
接続され、そのエミッタが第2のトランジスタQ2のベ
ースに接続されると共に、第1の電流源IK、を通じて
接地される。第2のトランジスタQ2のコレクタが電源
+Bの一端に接続され、そのエミッタが差動回路DKを
構成する一方のトランジスタたる第3のトランジスタQ
3のベースに接続されると共に第2の電流源IK。を通
じて接地される。差動回路DKを構成する他方のトラン
ジスタたる第4のトランジスタQ4のベースが第5のト
ランジスタQ5のエミッタに接続され、第3及び第4の
トランジスタQ、、Q。のエミッタが定電流源IK。を
通じて接地される。第5のトランジスタQ5のコレクタ
が電源+Bの一端に接続され、そのエミッタが第3の電
流源IK。を通じて接地され、そのベースが第3のトラ
ンジスタQ3のコレクタに接続されると共にダイオード
として動作するトランジスタQ6を介して基準バイアス
電源+Brの一端に接続される。尚、トランジスタqは
ダイオードとして動作させるため、ベースとコレクタと
を基準バイアス電源+Brに接続したが、これはベース
を基準バイアス電源+Brに接続し、コレクタを電源+
Bに接続しても同様の動作を行なう。更に、差動回路D
Kには負荷Lが設けられ、本例ては例えば第4のトラン
ジスタQ4のコレクタと電源との間に負荷Lが接続され
る。この回路ては第1及び第2の電流源の一方を第1の
信号で制御すると共に、第1及び第2の電流源の他方又
は第3の電流源を第2の信号で制御するようにする。
The collector of the first transistor Q is connected to one end of the power supply +B (
The other end is grounded), its base is connected to one end of the reference bias power supply +Br (the other end is grounded), and its emitter is connected to the base of the second transistor Q2. It is grounded through a first current source IK. The collector of the second transistor Q2 is connected to one end of the power supply +B, and the emitter of the third transistor Q2 is one of the transistors forming the differential circuit DK.
3 and a second current source IK. grounded through. The base of the fourth transistor Q4, which is the other transistor constituting the differential circuit DK, is connected to the emitter of the fifth transistor Q5, and the third and fourth transistors Q, , Q. The emitter of is a constant current source IK. grounded through. The collector of the fifth transistor Q5 is connected to one end of the power supply +B, and its emitter is connected to the third current source IK. The base of the transistor Q3 is connected to the collector of the third transistor Q3, and to one end of the reference bias power supply +Br via the transistor Q6 which operates as a diode. Note that in order to operate the transistor q as a diode, the base and collector are connected to the reference bias power supply +Br.
The same operation is performed when connected to B. Furthermore, the differential circuit D
K is provided with a load L, and in this example, the load L is connected between the collector of the fourth transistor Q4 and the power supply. In this circuit, one of the first and second current sources is controlled by the first signal, and the other of the first and second current sources or the third current source is controlled by the second signal. do.

更に、この回路は例えばICで構成されており、トラン
ジスタQ1〜qは特性が夫々等しくされる。
Furthermore, this circuit is composed of, for example, an IC, and the transistors Q1-q are made to have the same characteristics.

基準バイアス電源+Brの電圧をErlトランジスタQ
1〜Q6のベース●エミッタ間電圧をVbe,〜Vbe
6とすると次式が成立する。(1)式を変形すると、次
式が得られる。ここでトランジスタQ3のHFEが充分
大きいものとし、トランジスタQ3のコレクタ電流とエ
ミッタ電流とが略等しいと仮定すると次式が成立する。
The voltage of reference bias power supply +Br is connected to Erl transistor Q
The base-emitter voltage of 1 to Q6 is Vbe, ~Vbe
6, the following equation holds true. By transforming equation (1), the following equation is obtained. Here, assuming that the HFE of the transistor Q3 is sufficiently large and assuming that the collector current and emitter current of the transistor Q3 are approximately equal, the following equation holds true.

(3)式を(2)式に代人すると しかるに、各トランジスタQl,Q2,Q4,Q5のエ
ミッタ電流11,12,14,15は飽和電流をISl
電子の電荷をq1ボルツマン定数をk1絶対温度をT度
とすると、次式て表わされる。
However, when formula (3) is substituted for formula (2), the emitter currents 11, 12, 14, and 15 of each transistor Ql, Q2, Q4, and Q5 have a saturation current ISl.
If the electron charge is q1, the Boltzmann constant is k1, and the absolute temperature is T degrees, it is expressed by the following formula.

Expや〉1であるから、(5)〜(8)式は次のよう
更に、■Bel,■Be2,■Be4,Vbe5につい
て変形すれば、次のように表わされる。
Since Exp and >1, equations (5) to (8) can be expressed as follows by further transforming .beta.Bel, .beta.Be2, .beta.Be4, and Vbe5 as follows.

次に、(13)、(14)、(15)、(16)式を(
4)式に代人して整理すると、(17)式のように表わ
される。
Next, convert equations (13), (14), (15), and (16) into (
4) When rearranged by proxy, it can be expressed as equation (17).

(17)式より1112=1415 従つて、第1の電流源1K1を第1の信号で制御し、即
ちトランジスタQ1のエミッタ電流11に入力信号を重
畳し、トランジスタQ2のエミッタ電流12又はトラン
ジスタ9のエミッタ電流15の何れか一方を変化させれ
は利得制御増巾回路を構成することができる。
From equation (17), 1112=1415 Therefore, the first current source 1K1 is controlled by the first signal, that is, the input signal is superimposed on the emitter current 11 of the transistor Q1, and the emitter current 12 of the transistor Q2 or the emitter current 12 of the transistor 9 is By changing either one of the emitter currents 15, a gain control amplifier circuit can be constructed.

又、第1の電流源1K1及び第2の電流源1K2を夫々
独立の第1の信号及び第2の信号て制御して、即ちトラ
ンジスタQ1のエミッタ電流11、トランジスタQ2の
エミッタ電流12に夫々独立の信号を重畳すれば掛算器
又はスイッチング検波回路による周波数変換回路を構成
できる。
In addition, the first current source 1K1 and the second current source 1K2 are controlled by independent first and second signals, that is, the emitter current 11 of the transistor Q1 and the emitter current 12 of the transistor Q2 are controlled independently. By superimposing the signals, a frequency conversion circuit using a multiplier or a switching detection circuit can be constructed.

又、この回路はトランジスタQ5によつて負帰還作用が
行なわれるように構成されており、差動増巾回路DKの
構成と共に動作の安定化が図られている。
Further, this circuit is configured so that a negative feedback effect is performed by the transistor Q5, and the operation is stabilized together with the configuration of the differential amplifier circuit DK.

即ち、負荷電流であるトランジスタQ4のコレクタ電流
が増加しようとするとトランジスタαとて差動増巾回路
DKを構成する他方のトランジスタQ3のコレクタ電流
が減少する。これにより、トランジスタQ5のコレクタ
電流が減少してトランジスタQ4のコレクタ電流、即ち
負荷電流は減少しようとする。次に、第2図を参照して
本発明トランジスタ回路を利得制御増巾回路に適用した
例について説明しよう。
That is, when the collector current of the transistor Q4, which is the load current, attempts to increase, the collector current of the other transistor Q3, which constitutes the differential amplifier circuit DK as the transistor α, decreases. As a result, the collector current of transistor Q5 decreases, and the collector current of transistor Q4, that is, the load current tends to decrease. Next, an example in which the transistor circuit of the present invention is applied to a gain control amplifier circuit will be explained with reference to FIG.

第2図において第1図と対応する部分には同一符号を付
して重複説明を省略する。第2図に示す回路は第1図に
おいて定電流源回路1K1,IK291K491K5を
トランジスタQ79Q89Q99QlO等で構成したも
のである。即ち、トランジスタQ1のエミッタはトラン
ジスタQ7のコレクタに接続され、そのベースは信号源
V1及び電池E1の直列回路を介して接地され、そのエ
ミッタは抵抗器R1を介して接地される。トランジスタ
Q2のエミッタはトランジスタQ8のコレクタに接続さ
れ、そのベースは電圧を変化させることができる電池E
2を介して接地され、そのエミッタは抵抗器R2を介し
て接地される。トランジスタQ3のエミッタはトランジ
スタQ9のコレクタに接続され、そのエミッタは抵抗器
R3を介して接地され、そのベースは抵抗器R5,R6
の接続中点に接続される。トランジスタQ4のベースは
トランジスタQlOのコレクタに接続され、そのエミッ
タは抵抗器R4を介して接地され、そのベースは抵抗器
R5,R6の接続中点に接続される。又、抵抗器R5,
R6,R7は電源と接地との間に接続され、抵抗器R7
,R6の接続中点はトランジスタQllのベースに接続
され、そのコレクタは電源+Bに接続され、そのエミッ
タはトランジスタQ1のベースに接続されると共にトラ
ンジスタQ6のコレクタ及びベースに接続される。そし
て、トランジスタQllのエミッタには基準電圧Erが
得られる。又、トランジスタQ4のコレクタと電源+B
との間には負荷抵抗器R8が挿入され、トランジスタα
のコレクタは出力電圧端子VOutに接続される。第2
図に示す利得制御増巾回路においては、トランジスタQ
1のエミッタ電流11に信号源V1に基づく電流を重畳
し、電池E2の電圧を変化させることによりトランジス
タQ2のエミッタ電流12を変化させて上流した(17
)式より理解されるようにトランジスタαのエミッタ電
流14の大きさが制御され、負荷抵抗器R8の両端に得
られる出力電圧が制御される。次に、第3図を参照して
本発明トランジスタ回路を掛算回路又は周波数変換回路
に適用した例について説明しよう。
In FIG. 2, parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and redundant explanation will be omitted. In the circuit shown in FIG. 2, the constant current source circuits 1K1 and IK291K491K5 in FIG. 1 are constructed from transistors Q79Q89Q99QlO and the like. That is, the emitter of transistor Q1 is connected to the collector of transistor Q7, its base is grounded via a series circuit of signal source V1 and battery E1, and its emitter is grounded via resistor R1. The emitter of transistor Q2 is connected to the collector of transistor Q8, the base of which is connected to a battery E that can vary the voltage.
2 and its emitter is grounded through resistor R2. The emitter of transistor Q3 is connected to the collector of transistor Q9, its emitter is grounded through resistor R3, and its base is connected to resistors R5, R6.
connected to the connection midpoint of The base of transistor Q4 is connected to the collector of transistor QlO, its emitter is grounded via resistor R4, and its base is connected to the midpoint between resistors R5 and R6. Also, resistor R5,
R6 and R7 are connected between the power supply and ground, and resistor R7
, R6 are connected to the base of transistor Qll, their collectors are connected to the power supply +B, and their emitters are connected to the base of transistor Q1 and to the collector and base of transistor Q6. Then, a reference voltage Er is obtained at the emitter of the transistor Qll. Also, the collector of transistor Q4 and the power supply +B
A load resistor R8 is inserted between the transistor α
The collector of is connected to the output voltage terminal VOut. Second
In the gain control amplifier circuit shown in the figure, the transistor Q
By superimposing the current based on the signal source V1 on the emitter current 11 of the transistor Q1 and changing the voltage of the battery E2, the emitter current 12 of the transistor Q2 is changed and the current is increased upstream (17
), the magnitude of the emitter current 14 of the transistor α is controlled, and the output voltage obtained across the load resistor R8 is controlled. Next, an example in which the transistor circuit of the present invention is applied to a multiplication circuit or a frequency conversion circuit will be explained with reference to FIG.

第3図において第2図と対応する部分には同一符号を付
して重複説明を省略する。第3図に示す回路は第2図に
おいてトランジスタQ8のベースを信号源V2及び電池
E2の直列回路を介して接地したものである。即ち、第
3図に示す掛算回路又は周波数変換回路においては、ト
ランジスタQl,Q2のエミッタ電流11,12に夫々
独立の信号源Vl,V2に基づく電流を重畳させて、(
17)式より理解されるようにトランジスタQ4のエミ
ッタ電流Lを信号源Vl,V2の信号により変化させて
いる。そして、負荷抵抗器R8の両端に得られる出力電
圧は任意に設定する信号源Vl,■2の信号により制御
され、第3図の回路は掛算回路又は周波数変換回路とし
て動作する。次に、第4図を参照して本発明トランジス
タ回路を平衡型の周波数変換回路に適用した例について
説明しよう。
In FIG. 3, parts corresponding to those in FIG. 2 are designated by the same reference numerals, and redundant explanation will be omitted. In the circuit shown in FIG. 3, the base of transistor Q8 in FIG. 2 is grounded through a series circuit of signal source V2 and battery E2. That is, in the multiplication circuit or frequency conversion circuit shown in FIG. 3, currents based on independent signal sources Vl and V2 are superimposed on the emitter currents 11 and 12 of transistors Ql and Q2, respectively,
As can be understood from equation 17), the emitter current L of the transistor Q4 is changed by the signals from the signal sources Vl and V2. The output voltage obtained across the load resistor R8 is controlled by arbitrarily set signals from the signal sources V1 and 2, and the circuit shown in FIG. 3 operates as a multiplication circuit or a frequency conversion circuit. Next, an example in which the transistor circuit of the present invention is applied to a balanced frequency conversion circuit will be explained with reference to FIG.

第4図において第3図と対応する部分には同一符号を付
して説明する。第4図に示す回路は、即ち第3図におけ
るトランジスタQ1〜QlOより成る回路と並列に、こ
れと略回路構成の等しいトランジスタQll〜Q2Oよ
り成る回路を接続したものである。トランジスタQ1〜
QlOに対応するトランジスタにはQll〜Q2Oの符
号を順次付している。そして、トランジスタQ1のエミ
ッタはトランジスタQ7のコレクタに接続され、そのエ
ミッタは抵抗器R1を介してトランジスタQ32のコレ
クタに接続され、そのベースはコンデンサC2を介して
第1の信号源V2に接続されると共に抵抗器・R9、電
池E1を介して接地される。
In FIG. 4, parts corresponding to those in FIG. 3 will be described with the same reference numerals. The circuit shown in FIG. 4 is a circuit in which a circuit made up of transistors Q11-Q2O having substantially the same circuit configuration as the circuit made up of transistors Q1-Q1O shown in FIG. 3 is connected in parallel. Transistor Q1~
The transistors corresponding to QlO are sequentially numbered Qll to Q2O. The emitter of transistor Q1 is then connected to the collector of transistor Q7, the emitter of which is connected to the collector of transistor Q32 via resistor R1, and the base of which is connected to the first signal source V2 via capacitor C2. It is also grounded via resistor R9 and battery E1.

トランジスタQ2のエミッタはトランジスタqのコレク
タに接続され、そのエミッタは抵抗器R2を介してトラ
ンジスタQ3lのコレクタに接続され、そのベースはコ
ンデンサC1を介して第2の信号源V1に接続ノされる
と共に抵抗器RlO、電池E2を介して接地される。一
方、トランジスタQ2lのエミッタはトランジスタQ2
7のコレクタに接続され、そのエミッタは抵抗器R2l
を介してトランジスタQ32のコレクタに接続され、そ
のベースはコンデンサC22を介して第1の信号源V1
に接続されると共に抵抗器R29、電池E2lを介して
接地される。トランジスタQ2。のエミッタはトランジ
スタQ28のコレクタに接続され、そのエミッタは抵抗
器R22を介してトランジスタQ3lのコレクタに接続
され、そのベースはコンデンサC2lを介して第2の信
号源V2に接続されると共に抵抗器R3Ol電池E22
を介して接地される。更に、電源+Bと接地との間には
抵抗器R7,R6,R5,R33が直列に接続され、抵
抗器R5とR33との接続中点はトランジスタQ3l,
Q32のベースに接続され、夫々のエミッタは抵抗器R
3l,R32を介して接地される。次に、上述した回路
の動作を説明しよう。
The emitter of transistor Q2 is connected to the collector of transistor q, its emitter is connected to the collector of transistor Q3l via a resistor R2, its base is connected to the second signal source V1 via a capacitor C1, and It is grounded via the resistor RlO and the battery E2. On the other hand, the emitter of transistor Q2l is
7 and its emitter is connected to the resistor R2l
is connected to the collector of the transistor Q32 through the capacitor C22, and its base is connected to the first signal source V1 through the capacitor C22.
and grounded via resistor R29 and battery E2l. Transistor Q2. is connected to the collector of transistor Q28, whose emitter is connected to the collector of transistor Q3l via resistor R22, whose base is connected to the second signal source V2 via capacitor C2l and to the collector of transistor Q3l. Battery E22
grounded through. Further, resistors R7, R6, R5, and R33 are connected in series between the power supply +B and the ground, and the midpoint between the resistors R5 and R33 is the transistor Q3l,
connected to the base of Q32, and the respective emitters are connected to the resistor R
3l and grounded via R32. Next, let us explain the operation of the circuit described above.

今、トランジスタQ7のコレクタ電流を11+Δ11、
トランジスタQ8のコレクタ電流12+Δ12、トラン
ジスタQ7のコレクタ電流を11−Δ11、トランジス
タQ28のコレクタ電流を12−Δ12(但し、Δ11
,Δ12は第1及び第2の信号源Vl,V2による電流
11,12の変化量とする)とする。ここで、負荷抵抗
器R8を流れる電流10utは電流14,124の和て
表わされ、又、電流!は(18)式によつてし\yと表
わ) − 15されるので、第4
図の場合には 占士AいC九Aりと表わされ、電流124は同様にLし
て更辻A占χ5=〜aと表わされる。
Now, the collector current of transistor Q7 is 11+Δ11,
The collector current of transistor Q8 is 12 + Δ12, the collector current of transistor Q7 is 11 - Δ11, and the collector current of transistor Q28 is 12 - Δ12 (however, Δ11
, Δ12 are the amounts of change in the currents 11 and 12 due to the first and second signal sources Vl and V2). Here, the current 10ut flowing through the load resistor R8 is represented by the sum of the currents 14 and 124, and the current ! is expressed as \y) - 15 according to equation (18), so the fourth
In the case of the figure, it is expressed as fortune teller A C9A, and the current 124 is similarly L and expressed as Saratsuji A fortune χ5=~a.

よつてし ・10utはL(512
4との和であるので、IOutはと表わされる。
・10ut is L (512
Since it is the sum of 4, IOut is expressed as.

従つて、今、第4図に示す回路において第1及び第2の
信号源Vl,V2の適切な周波数の信号を供給すれば、
負荷電流10utには信号源Vl,V2による電流Δ1
1,Δ12の積の成分が得られる。
Therefore, if signals of appropriate frequencies are supplied from the first and second signal sources Vl and V2 in the circuit shown in FIG.
For load current 10ut, current Δ1 due to signal sources Vl and V2
1, Δ12 product component is obtained.

第4図に示す回路は、第3図に示す回路と比較すると、
第1及び第2の信号源が不平衡でなく平衡で挿入されて
おり、負荷電流10utも14と124との和で表わさ
れているので、信号源Vl,V2から適当な周波数の信
号を供給することにより、この回路は全平衡型の周波数
変換回路として動作する。斯くして、本発明トランジス
タ回路によれば回路構成として、トランジスタQ3,Q
4(乃びトランジスタQ23,Qゥ)より成る差動回路
を設けているので、回路動作の安定化を図ることができ
る。
The circuit shown in FIG. 4 is compared with the circuit shown in FIG.
Since the first and second signal sources are inserted in a balanced manner rather than unbalanced, and the load current 10 ut is also represented by the sum of 14 and 124, signals of appropriate frequencies are generated from the signal sources Vl and V2. This circuit operates as a fully balanced frequency conversion circuit. Thus, according to the transistor circuit of the present invention, the circuit configuration includes transistors Q3 and Q.
4 (and transistors Q23 and Qu), the circuit operation can be stabilized.

又、トランジスタQ5(及びトランジスタQ25)によ
り負帰還回路を構成しているので回路動作が更に安定と
なる。更に、本発明トランジスタ回路はIC(半導体集
積回路)にて容易に構成することができる。
Further, since the transistor Q5 (and the transistor Q25) constitute a negative feedback circuit, the circuit operation becomes more stable. Furthermore, the transistor circuit of the present invention can be easily constructed using an IC (semiconductor integrated circuit).

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明トランジスタ回路の一実施例を示す回路
図、第2図は本発明を利得制御増巾回路に適用した例を
示す回路図、第3図は本発明を掛算回路又は周波数変換
回路に適用した例を示す回路図、第4図は本発明を平衡
型の周波数変換回路bに適用した例を示す回路図である
。 Q1〜Q5は第1〜第5のトランジスタ、DKは差動回
路、IKl〜IK3は第1〜第3の電流源である。
FIG. 1 is a circuit diagram showing an embodiment of the transistor circuit of the present invention, FIG. 2 is a circuit diagram showing an example of applying the present invention to a gain control amplifier circuit, and FIG. 3 is a circuit diagram showing an example of applying the present invention to a multiplication circuit or a frequency conversion circuit. FIG. 4 is a circuit diagram showing an example in which the present invention is applied to a balanced frequency conversion circuit b. Q1 to Q5 are first to fifth transistors, DK is a differential circuit, and IKl to IK3 are first to third current sources.

Claims (1)

【特許請求の範囲】[Claims] 1 第1のトランジスタのコレクタが電源の一端に接続
され、そのエミッタが第2のトランジスタのベースに接
続されると共に、第1の電流源を通じて上記電源の他端
に接続され、そのベースが基準バイアス電源の一端に接
続され、上記第2のトランジスタのコレクタが上記電源
の一端に接続され、そのエミッタが差動回路を構成する
一方のトランジスタたる第3のトランジスタのベースに
接続されると共に、第2の電流源を通じて上記電源の他
端に接続され、上記差動回路を構成する他方のトランジ
スタたる第4のトランジスタのベースが第5のトランジ
スタのエミッタに接続され、上記第5のトランジスタの
コレクタが上記電源の一端に接続され、そのエミッタが
第3の電流源を通じて上記電源の他端に接続され、上記
第3のトランジスタのコレクタが第6のトランジスタの
エミッタ・ベースを通じて上記第1のトランジスタのベ
ースに接続され、上記第5のトランジスタのベースが上
記第3のトランジスタのコレクタと上記第6のトランジ
スタのエミッタとの接続点に接続され、上記第3及び第
4のトランジスタのエミッタが第4の電流源を通じて上
記電源の他端に接続され、上記差動回路に負荷が接続さ
れて成り、上記第1及び第2の電流源の一方を第1の信
号で制御すると共に、上記第1及び第2の電流源の他方
又は上記第3の電流源を第2の信号で制御するようにし
たことを特徴とするトランジスタ回路。
1 The collector of the first transistor is connected to one end of the power supply, the emitter thereof is connected to the base of the second transistor, and the other end of the power supply is connected through the first current source, and the base is connected to the reference bias. The collector of the second transistor is connected to one end of the power supply, the emitter of the second transistor is connected to the base of a third transistor which is one transistor constituting a differential circuit, and the second transistor is connected to one end of the power supply. The base of a fourth transistor, which is the other transistor constituting the differential circuit, is connected to the other end of the power supply through a current source, and the collector of the fifth transistor is connected to the emitter of the fifth transistor. the third transistor is connected to one end of the power source, the emitter of which is connected to the other end of the power source through a third current source, and the collector of the third transistor is connected to the base of the first transistor through the emitter-base of a sixth transistor; The base of the fifth transistor is connected to a connection point between the collector of the third transistor and the emitter of the sixth transistor, and the emitters of the third and fourth transistors are connected to a fourth current source. is connected to the other end of the power supply through the differential circuit, and a load is connected to the differential circuit, and one of the first and second current sources is controlled by the first signal, and A transistor circuit characterized in that the other of the current sources or the third current source is controlled by a second signal.
JP7464076A 1976-06-24 1976-06-24 transistor circuit Expired JPS6046851B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7464076A JPS6046851B2 (en) 1976-06-24 1976-06-24 transistor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7464076A JPS6046851B2 (en) 1976-06-24 1976-06-24 transistor circuit

Publications (2)

Publication Number Publication Date
JPS5355A JPS5355A (en) 1978-01-05
JPS6046851B2 true JPS6046851B2 (en) 1985-10-18

Family

ID=13553001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7464076A Expired JPS6046851B2 (en) 1976-06-24 1976-06-24 transistor circuit

Country Status (1)

Country Link
JP (1) JPS6046851B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57183110A (en) * 1981-05-07 1982-11-11 Nippon Telegr & Teleph Corp <Ntt> Bipolar gain control circuit

Also Published As

Publication number Publication date
JPS5355A (en) 1978-01-05

Similar Documents

Publication Publication Date Title
JPH0452645B2 (en)
JPS6269308A (en) Reference voltage generation circuit device
US4157493A (en) Delta VBE generator circuit
JP2869664B2 (en) Current amplifier
JP4674947B2 (en) Constant voltage output circuit
JPH0527139B2 (en)
US4230980A (en) Bias circuit
US4356455A (en) Amplifier
JPS62102612A (en) Gain control circuit
JPH0471364B2 (en)
JP3406468B2 (en) Constant voltage generator
JPS6117622Y2 (en)
SU1084960A1 (en) Operational amplifier
JP2609617B2 (en) Current generation circuit
JPH0115224Y2 (en)
JP2566596Y2 (en) Active filter
JPS602649Y2 (en) bias circuit
JPS5829621Y2 (en) signal conversion circuit
JP3204387B2 (en) Oscillation circuit
JPS6123691B2 (en)
JPH0363847B2 (en)
JPH0320086B2 (en)
JPH0680997B2 (en) Multiplication circuit
JPH06152271A (en) Buffer circuit
JPH06303051A (en) Buffer circuit